CN109507817A - 显示装置、阵列基板及其工艺方法 - Google Patents

Abstract

本发明公开一种显示装置、阵列基板以及其工艺方法，其中，该阵列基板包括：多个像素单元，所述像素单元包括多个子像素，所述子像素包括主像素区和副像素区；其中，所述主像素区处的绝缘层厚度为第一厚度d1，所述副像素区处的绝缘层厚度为第二厚度d2，所述d1和d2满足：d1＞d2。本发明技术方案能简化阵列基板的结构。

Description

显示装置、阵列基板及其工艺方法

技术领域

本发明涉及显示产品技术领域，特别涉及一种显示装置、阵列基板及其工艺方法。

背景技术

液晶显示屏因液晶分子的轴向透光特性，在解决大视角色偏的技术课题上一直有新的解法出现。广视角主流技术多域垂直对准(Multi-domain Vertical Alignment，简称MVA)阵营多是采用将像素区分为亮区与暗区，以改善大视角的色偏效果，为了实现亮区和暗区，示例性技术采用电压分压的方式，即分别对像素的两个区域施加不同大小的电压，从而使该两个区域呈现不同的亮度，如此，要求每一像素中必须配置有复杂的电压分压结构，设计较为复杂。

发明内容

本发明的主要目的是提出一种阵列基板，旨在解决现有技术中MVA阵营采用将像素分为亮区和暗区以改善色偏的方式，需要配置有电压分压结构，以致其整体设计复杂的技术问题。

为实现上述目的，本发明提出的阵列基板，包括：

多个像素单元，所述像素单元包括多个子像素，所述子像素包括主像素区和副像素区；其中，

所述主像素区处的绝缘层厚度为第一厚度d1，所述副像素区处的绝缘层厚度为第二厚度d2，所述d1和d2满足：d1＞d2。

可选地，所述第一厚度d1与所述第二厚度d2的差值介于50nm～1000nm之间。

可选地，所述主像素区的面积小于或等于所述副像素区的面积。

可选地，所述主像素区与副像素区的控制电压相等。

可选地，所述主像素区与副像素区上像素电极的排布方式一致。

本发明还提出一种阵列基板的工艺方法，包括以下步骤：

对光刻胶层的第一区域和第二区域进行显影，使第一区域相对绝缘层的蚀刻程度小于第二区域；

于所述第一区域和第二区域上设置像素电极，所述第一区域形成主像素区，所述第二区域形成副像素区。

可选地，所述对光刻胶的第一区域和第二区域进行显影，使第一区域相对绝缘层的蚀刻程度小于第二区域的步骤具体包括：

光源透过滤光罩的第一滤光部分照射到所述第一区域，光源透过滤光罩的第二滤光部分照射到所述第二区域，所述第一滤光部分的透光率小于所述第二部分。

可选地，所述第一滤光部分的透光率为0％～10％，所述第二滤光部分的透光率为20％～40％。

可选地，在所述于所述第一区域和第二区域上设置像素电极，所述第一区域形成主像素区，所述第二区域形成副像素区的步骤之后还包括：

于所述主像素区和副像素区朝向彩膜基板的一侧覆盖保护层。

本发明还提出一种显示装置，包括阵列基板，该阵列基板包括：

像素单元，所述像素单元的每一子像素包括主像素区和副像素区；其中，

所述主像素区处的绝缘层厚度为第一厚度d1，所述副像素区处的绝缘层厚度为第二厚度d2，所述d1和d2满足：d1＞d2。

本发明技术方案阵列基板的子像素包括主像素区和副像素区，并通过将主像素区处背离彩膜基板一侧的绝缘层厚度设置为比副像素区大，如此，在阵列基板厚度一致、以及其与彩膜基板的间隔一致的情况下，使主像素区的像素电极与彩膜基板上公共电极的间距相对副像素区更小，继而使主像素区对应的电容大于副像素区的电容，在施加同等电压的情况下，主像素区的亮度大于副像素区，在不引入分压结构的情况下，实现子像素亮区和暗区的划分，改善大视角情况下的色偏效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明显示装置一实施例的阵列基板和彩膜基板的剖面示意图；

图2为图1中子像素的等效电路图；

图3为图2中像素电极与公共电极施加电压的等效电路图；

图4为本发明阵列基板的工艺方法的加工示意图；

图5为图4中阵列基板的工艺方法的流程示意图。

附图标号说明：

标号	名称	标号	名称
				100	阵列基板	11	光刻胶层
111	主像素区	112	副像素区
				12	绝缘层	13	保护层
14	玻璃层	2	像素电极
				3	滤光罩	31	第一滤光部分
32	第二滤光部分	200	彩膜基板
				d1	第一厚度	d2	第二厚度

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种阵列基板以及具有该阵列基板的显示面板，该显示面板包括但不限于液晶显示面板、有机发光二极管显示面板、场发射显示面板、等离子显示面板、曲面型面板，液晶面板包括薄膜晶体管液晶显示面板、TN面板、VA类面板、IPS面板等。

参照图1至图3，本实施例中，该显示面板为液晶显示面板，其包括该阵列基板100、及与该阵列基板100匹配的彩膜基板200。在本发明实施例中，该阵列基板100包括：

多个像素单元，像素单元包括多个子像素，子像素包括主像素区111和副像素区112；其中，

主像素区111处背离彩膜基板200一侧的绝缘层12厚度为第一厚度d1，副像素区112处背离彩膜基板200一侧的绝缘层12厚度为第二厚度d2，d1和d2满足：d1＞d2。

参照图1至图3，可以理解，彩膜基板200上设有对应主像素区111和副像素区112的公共电极，公共电极与主像素区111和副像素区112中的像素电极2之间构成电容，根据电容公式：

C＝Q/U＝εS/4πd

式中：C——电容量(F)

Q——一个电极板上储存的电荷(C)

U——个电极板上的电位差(V)

ε——绝缘介质的介电常数

S——金属极板的面积(m²)

d——极板间的距离(cm)

可知，电容大小与公共电极、像素电极2之间的间距成反比，而在阵列基板100总厚度一定的情况下，显示区背离彩膜基板200一侧的绝缘层12厚度越大，公共电极与像素电极2之间的间距就越小，由于d1＞d2，则主像素区111的电容会大于副像素区112的电容，因此，在对主像素区111和副像素区112施加同等电压的情况下，主像素区111的亮度会大于副像素区112的亮度，即实现了子像素亮区、暗区的划分，以改善大视角的色偏效果，而由于对子像素所施加的控制电压相等，因此也无需额外引入分压结构，从而简化了阵列基板100的整体结构，有利于降低阵列基板100的生产造价。

本实施例中，通过调整阵列基板100制程的工艺，特别针对像素绝缘层12使用半色调工艺，以达到主像素区111和副像素区112绝缘层12厚度不一致的效果。具体地，参照图1至图3，首先，将光刻胶层11、绝缘层12以及玻璃层14依次由上至下叠放，将显影光源朝向光刻胶层11照射，且显影光源与光刻胶层11之间隔设有一滤光罩3，该滤光罩3包括第一滤光部分31和第二滤光部分32，第一滤光部分31与第二滤光部分32的透光率不同，以使光刻胶层11对应第一滤光部分31的第一区域和对应第二滤光部分32的第二区域在经过照射后，相对绝缘层12呈现不同的蚀刻程度，两者之间表现为呈台阶状设置，待到光刻胶层11完成蚀刻后，光刻胶层11即成为绝缘层12的一部分，于较高的台阶面上铺设像素电极2，以形成子像素的主像素区111，于较低的台阶面上铺设像素电极2，以形成子像素的副像素区112，最后，再对主像素区111和副像素区112覆盖有保护层13，以一方面对像素电极2与公共电极之间形成绝缘隔离，另一方面保护像素电极2不受到外界结构的磕碰。可以理解，如此设置，通过调整阵列基板100工艺的方式，有效改变子像素不同分区的绝缘层12厚度，从而实现亮区和暗区的划分。应当说明的是，本设计不限于此，于其他实施例中，还可具体通过其他工艺方法，来改变子像素中主像素区111和副像素区112所对应的绝缘层12厚度。

本发明技术方案阵列基板100的子像素包括主像素区111和副像素区112，并通过将主像素区111处背离彩膜基板200一侧的绝缘层12厚度设置为比副像素区112大，如此，在阵列基板100厚度一致、以及其与彩膜基板200的间隔一致的情况下，使主像素区111的像素电极2与彩膜基板200上公共电极的间距相对副像素区112更小，继而使主像素区111对应的电容大于副像素区112的电容，在施加同等电压的情况下，主像素区111的亮度大于副像素区112，在不引入分压结构的情况下，实现子像素亮区和暗区的划分，改善大视角情况下的色偏效果。

本实施例中，第一厚度d1与第二厚度d2的差值介于50nm～1000nm之间。可以理解，d1和d2差值过大，会导致主像素区111与副像素区112之间亮度差异过大，继而影响到显示面板的整体成像效果，而d1和d2差值过小，又会导致主像素区111与副像素区112之间亮度差异过小，其对大视角情况下的色偏改善效果太微弱。具体地，第一滤光部分31的透光率为0％，第二滤光部分32的透光率为30％，即光刻胶层11的第一区域完全未溶入绝缘层12内，而第二区域部分溶入绝缘层12内，如此，能够使d1与d2的差值满足在50nm～1000nm之间；当然，于其他实施例中，第一滤光部分31的透光率、第二滤光部分32的透光率还可具体为其他数值，本设计不限于此。

进一步地，主像素区111的面积小于或等于副像素区112的面积。可以理解，如此设置，相对于子像素而言，有利于避免子像素的整体亮度过大，继而影响显示面板的整体成像效果。应当说明的是，本设计不限于此，于其他实施例中，主像素区111的面积也可大于副像素区112的面积。

进一步地，主像素区111与副像素区112上像素电极2的排布方式一致。可以理解，如此设置，有利于简化子像素的整体结构设计，继而降低阵列基板100的生产造价。不失一般性，主像素区111和副像素区112内的像素电极2均采用斜条纹图案的形式排布，可以理解，斜条纹图案的排布形式是现有像素电极2广泛采用的方式；当然，于其他实施例中，主像素区111和副像素区112内的像素电极2还可采用其他方式排布，本设计不限于此。

参照图4和图5，本发明还提出一种阵列基板的工艺方法，包括以下步骤：

步骤S1、对光刻胶层11的第一区域和第二区域进行显影，使第一区域相对绝缘层12的蚀刻程度小于第二区域；

可以理解，在显影过程中，第一区域和第二区域相对绝缘层12的蚀刻程度不同，后期即会导致两者各自与彩膜基板200之间的间隔不同。

步骤S2、于第一区域和第二区域上设置像素电极2，第一区域形成主像素区111，第二区域形成副像素区112。

可以理解，完成显影后，光刻胶层11成为绝缘层12的一部分，因此，主像素区111处的绝缘层12厚度大于副像素区112，以致主像素区111的像素电极2与彩膜基板200上的公共电极的距离更近，根据C＝Q/U＝εS/4πd可知，其产生的电容相较于副像素区112更大，从而在与副像素区112施加的控制电压相同的情况下，能呈现更大的亮度，换言之，主像素区111和副像素区112实现了亮区和暗区的划分，在无需分压结构的情况下，达到了大视角改善色偏的效果。

进一步地，对光刻胶层11的第一区域和第二区域进行显影，使第一区域相对绝缘层12的蚀刻程度小于第二区域的步骤具体包括：光源透过滤光罩3的第一滤光部分31照射到第一区域，光源透过滤光罩3的第二滤光部分32照射到第二区域，第一滤光部分31的透光率小于第二部分。

可以理解，如此设置，能够方便、快捷地改变第一区域和第二区域相对绝缘层12的蚀刻程度，从而使两者之间呈台阶状设置。应当说明的是，本设计不限于此，于其他实施例中，分别使用两不同光强的显影光源对第一区域和第二区域进行照射，以使第一区域相对绝缘层12的蚀刻程度小于第二区域。

进一步地，第一滤光部分31的透光率为0％～10％，第二滤光部分32的透光率为20％～40％。可以理解，第一滤光部分31和第二滤光部分32透光率的不同，对应的是主像素区111和副像素区112所在位置处绝缘层12厚度的不同，差值过大，会导致主像素区111与副像素区112之间亮度差异过大，继而影响到显示面板的整体成像效果，而差值过小，又会导致主像素区111与副像素区112之间亮度差异过小，其对大视角情况下的色偏改善效果太微弱。例如但不限于，第一滤光部分31的透光率为0％，第二滤光部分32的透光率为30％，当然，于其他实施例中，第一滤光部分31的透光率、第二滤光部分32的透光率还可具体为其他数值，本设计不限于此。

进一步地，在于第一区域和第二区域上设置像素电极2，第一区域形成主像素区111，第二区域形成副像素区112的步骤之后还包括：步骤S3、于主像素区111和副像素区112朝向彩膜基板200的一侧覆盖保护层13。可以理解，如此设置，一方面，对像素电极2与彩膜基板200的公共电极之间形成绝缘隔离，另一方面，也能有效保护像素电极2不受到外界结构的磕碰。

本发明还提出一种显示装置，该显示装置包括阵列基板，该阵列基板的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：

多个像素单元，所述像素单元包括多个子像素，所述子像素包括主像素区和副像素区；其中，

所述主像素区处的绝缘层厚度为第一厚度d1，所述副像素区处的绝缘层厚度为第二厚度d2，所述d1和d2满足：d1＞d2。

2.如权利要求1所述的阵列基板，其特征在于，所述第一厚度d1与所述第二厚度d2的差值介于50nm～1000nm之间。

3.如权利要求1所述的阵列基板，其特征在于，所述主像素区的面积小于或等于所述副像素区的面积。

4.如权利要求1所述的阵列基板，其特征在于，所述主像素区与副像素区的控制电压相等。

5.如权利要求1所述的阵列基板，其特征在于，所述主像素区与副像素区上像素电极的排布方式一致。

6.一种阵列基板的工艺方法，其特征在于，包括以下步骤：

对光刻胶层的第一区域和第二区域进行显影，使第一区域相对绝缘层的蚀刻程度小于第二区域；

于所述第一区域和第二区域上设置像素电极，所述第一区域形成主像素区，所述第二区域形成副像素区。

7.如权利要求6所述的阵列基板的工艺方法，其特征在于，所述对光刻胶的第一区域和第二区域进行显影，使第一区域相对绝缘层的蚀刻程度小于第二区域的步骤具体包括：

光源透过滤光罩的第一滤光部分照射到所述第一区域，光源透过滤光罩的第二滤光部分照射到所述第二区域，所述第一滤光部分的透光率小于所述第二滤光部分。

8.如权利要求7所述的阵列基板的工艺方法，其特征在于，所述第一滤光部分的透光率为0％～10％，所述第二滤光部分的透光率为20％～40％。

9.如权利要求6所述的阵列基板的工艺方法，其特征在于，在所述于所述第一区域和第二区域上设置像素电极，所述第一区域形成主像素区，所述第二区域形成副像素区的步骤之后还包括：

于所述主像素区和副像素区朝向彩膜基板的一侧覆盖保护层。

10.一种显示装置，其特征在于，包括如权利要求1至5任意一项所述的阵列基板。