CN109119475A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN109119475A CN109119475A CN201810966198.7A CN201810966198A CN109119475A CN 109119475 A CN109119475 A CN 109119475A CN 201810966198 A CN201810966198 A CN 201810966198A CN 109119475 A CN109119475 A CN 109119475A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- region
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- 210000000746 body region Anatomy 0.000 claims abstract 13
- 230000000149 penetrating effect Effects 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 167
- 239000000463 material Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005915 ammonolysis reaction Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种场效应晶体管及其制造方法，其包括：第一导电类型的衬底；形成于所述衬底的上表面的第一导电类型的外延层；自所述外延层的上表面向下延伸的第二导电类型的体区；自所述体区的上表面向下延伸的第一导电类型的源区；覆盖所述体区、所述源区及漂移区的上表面的氮化硅层；贯穿位于沟道区上方的所述氮化硅层的第一凹槽；填充所述第一凹槽的氧化硅层；覆盖所述氮化硅层及所述氧化硅层的上表面的半绝缘多晶硅层；贯穿位于漂移区上方的所述半绝缘多晶硅层及所述氮化硅层的第二凹槽；填充所述第二凹槽的氮氧化硅层；以及覆盖所述半绝缘多晶硅层及所述氮氧化硅层的上表面的多晶硅层。所述场效应晶体管具有导通损耗低、开关损耗低的特点。
Description
技术领域
本发明涉及一种半导体芯片制造工艺技术领域，尤其涉及一种场效应晶体管及其制造方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)因其漏源两极分别在上下两侧，使电流在内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管(VDMOS)的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中，功率器件的导通损耗很大一部分是器件的栅极漏电产生的。器件工作状态下，栅极需要承受一定的工作电压，无法避免出现栅极漏电，栅极漏电除了会增加功率器件的导通损耗外，还会对功率器件的可靠性造成影响。而功率器件的开关损耗由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中，栅漏电容对功率器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。
传统的功率器件产品的导电损耗较大，器件可靠性不高；并且自身电容通常在几十、甚至上百pF，对高频信号的衰减作用很大，不能满足当今的信息传输需求。为了满足功率器件适应高频应用的要求，降低功率器件的导通损耗和开关损耗，提高功率器件的工作效率，具有重要的意义。
发明内容
本发明所要解决的技术问题是如何提供一种导通损耗低、开关损耗低的场效应晶体管。
为了解决上述问题，本发明提供了一种场效应晶体管，其包括：
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底的上表面；
第二导电类型的体区，自所述外延层的上表面向下延伸；
第一导电类型的源区，自所述体区的上表面向下延伸；
氮化硅层，覆盖所述体区、所述源区及漂移区的上表面；
第一凹槽，贯穿位于沟道区上方的所述氮化硅层；
氧化硅层，填充所述第一凹槽；
半绝缘多晶硅层，覆盖所述氮化硅层及所述氧化硅层的上表面；
第二凹槽，贯穿位于漂移区上方的所述半绝缘多晶硅层及所述氮化硅层；
氮氧化硅层，填充所述第二凹槽；
多晶硅层，覆盖所述半绝缘多晶硅层及所述氮氧化硅层的上表面；
所述氮化硅层、所述氧化硅层、所述半绝缘多晶硅层、所述氮氧化硅层及所述多晶硅层共同形成栅绝缘层。
所述场效应晶体管通过在沟道区的上表面采用所述氮化硅和氧化硅两种材料复合而成的栅氧结构，降低了界面缺陷密度和界面势垒，并提高了沟道迁移率；通过在所述氮化硅层和所述氧化硅层的上表面设置所述半绝缘多晶硅层降低了沟道栅极材料应力，降低了栅极漏电，使所述场效应晶体管的导通损耗降低。另一方面，所述场效应晶体管在漂移区的上表面采用所述氮氧化硅层作为栅氧结构，氮氧化硅的介电常数要优于氧化硅，从而降低了寄生电容，进而降低了所述场效应晶体管的开关损耗。
进一步的，所述场效应晶体管还包括：
介质层，包括覆盖所述多晶硅层的上表面的第一部分，所述第一部分作为所述场效应晶体管的层间绝缘层；
介质孔，位于相邻两个第二凹槽之间自所述第一部分的上表面向下延伸至所述氮化硅层的下表面；
所述介质层还包括形成于所述介质孔的内壁的第二部分。
进一步的，所述场效应晶体管还包括：
源极金属层，所述源极金属层包括覆盖所述第一部分的第一子部分和填充所述介质孔的第二子部分，所述第二子部分与所述体区及所述源区电连接；
以及漏极金属层，形成于所述衬底的下表面。
进一步的，在垂直衬底上表面的方向上所述氮氧化硅层的厚度大于所述氮化硅层的厚度，以减小沟道漏电。
进一步的，所述第二凹槽贯穿全部的位于漂移区上方的所述半绝缘多晶硅层及所述氮化硅层，以减小寄生电容。
进一步的，所述外延层的掺杂浓度小于所述衬底的掺杂浓度，以提高击穿电压。
本发明还提供了一种场效应晶体管的制造方法，其包括以下步骤：
步骤S1：提供第一导电类型的衬底；在所述衬底的上表面形成第一导电类型的外延层，在所述外延层中预先设计出体区、源区、漂移区及预设沟道区的位置；在所述预设体区、所述预设源区及所述预设漂移区的上表面形成氮化硅层；贯穿位于所述预设沟道区的上方的所述氮化硅层形成第一凹槽；
步骤S2：填充所述第一凹槽形成氧化硅层；
步骤S3：在所述氮化硅层及所述氧化硅层的上表面形成半绝缘多晶硅层；贯穿位于所述预设漂移区的上方的所述半绝缘多晶硅层及所述氮化硅层形成第二凹槽；
步骤S4：填充所述第二凹槽形成氮氧化硅层；
步骤S5：在所述半绝缘多晶硅层及所述氮氧化硅层的上表面形成多晶硅层。
步骤S6：自所述外延层的上表面向下延伸形成第二导电类型的体区；自所述体区的上表面向下延伸形成第一导电类型的源区。
进一步的，所述场效应晶体管的制造方法，还包括以下步骤：
步骤S7：在所述多晶硅层的上表面形成介质层的第一部分；在相邻两个第二凹槽之间自所述第一部分的上表面向下延伸至所述氮化硅层的下表面形成介质孔；在所述介质孔的内壁形成介质层的第二部分。
进一步的，所述场效应晶体管的制造方法，还包括以下步骤：
步骤S8：形成源极金属层，所述源极金属层包括覆盖所述第一部分的第一子部分和填充所述介质孔的第二子部分，所述第二子部分与所述体区及所述源区电连接；在所述衬底的下表面形成漏极金属层。
附图说明
下面结合附图和实施方式对本发明进一步说明。
图1为本发明提供的场效应晶体管的剖面结构示意图；
图2至图7为图1的场效应晶体管的制造方法的详细过程示意图；
图8为图1的场效应晶体管的制造方法的流程示意图。
图中：1、衬底；2、外延层；2a、漂移区；3、体区；3a、沟道区；4、源区；5、氮化硅层；6、第一凹槽；7、氧化硅层；8、半绝缘多晶硅层；9、第二凹槽；10、氮氧化硅层；11、多晶硅层；12、栅绝缘层；13、介质层；13a、第一部分；13b、第二部分；14、介质孔；15、源极金属层；15a、第一子部分；15b、第二子部分；16、漏极金属层。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面结合附图和实施方式进一步具体说明本发明的技术方案。
请参阅图1，一种场效应晶体管100包括：
第一导电类型的衬底1；
第一导电类型的外延层2，形成于所述衬底1的上表面；
第二导电类型的体区3，自所述外延层2的上表面向下延伸；
第一导电类型的源区4，自所述体区3的上表面向下延伸；
氮化硅层5，覆盖所述体区3、所述源区4及漂移区2a的上表面；
第一凹槽6，贯穿位于沟道区3a上方的所述氮化硅层5；
氧化硅层7，填充所述第一凹槽6；
半绝缘多晶硅层8，覆盖所述氮化硅层5及所述氧化硅层7的上表面；
第二凹槽9，贯穿位于漂移区2a上方的所述半绝缘多晶硅层8及所述氮化硅层5；
氮氧化硅层10，填充所述第二凹槽9；
多晶硅层11，覆盖所述半绝缘多晶硅层8及所述氮氧化硅层10的上表面；
所述氮化硅层5、所述氧化硅层7、所述半绝缘多晶硅层8、所述氮氧化硅层10及所述多晶硅层11共同形成栅绝缘层12。
所述场效应晶体管100通过在沟道区3a的上表面采用所述氮化硅和氧化硅两种材料复合而成的栅氧结构，降低了界面缺陷密度和界面势垒，并提高了沟道迁移率；通过在所述氮化硅层5和所述氧化硅层7的上表面设置所述半绝缘多晶硅层8降低了沟道栅极材料应力，降低了栅极漏电，使所述场效应晶体管100的导通损耗降低。另一方面，所述场效应晶体管100在漂移区2a的上表面采用所述氮氧化硅层10作为栅氧结构，氮氧化硅的介电常数要优于氧化硅，从而降低了寄生电容，进而降低了所述场效应晶体管100的开关损耗。
具体的，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。在本实施方式中，所述衬底1为硅衬底，可以降低成本、保证大尺寸、且具有导电的特点，能够避免边缘效应，大幅度提高良率。
具体的，在垂直衬底1上表面的方向上所述氮氧化硅层10的厚度可以大于、小于或等于所述氮化硅层5的厚度。在本实施方式中，在垂直衬底1上表面的方向上所述氮氧化硅层10的厚度大于所述氮化硅层5的厚度。从而避免在所述氮化硅层5的侧壁形成缺陷、提升沟道迁移率。
具体的，所述第二凹槽9可以贯穿全部的或部分的位于漂移区2a上方的所述半绝缘多晶硅层8及所述氮化硅层5。在本实施方式中，所述第二凹槽9贯穿全部的位于漂移区2a上方的所述半绝缘多晶硅层8及所述氮化硅层5，以减小所述场效应晶体管100的寄生电容。
具体的，所述外延层2的掺杂浓度可以大于、小于或等于所述衬底1的掺杂浓度。在本实施方式中，所述外延层2的掺杂浓度小于所述衬底1的掺杂浓度，以提高所述场效应晶体管100的击穿电压。
所述场效应晶体管100还包括介质层13、介质孔14、源极金属层15及漏极金属层16。
所述介质层13包括覆盖所述多晶硅层11的上表面的第一部分13a。所述第一部分13a的材料为氧化硅或氮化硅或氮氧化硅。在本实施方式中，所述第一部分13a为热氧化形成的氧化硅层，作为所述场效应晶体管100的层间绝缘层，从而能够降低成本并降低制造难度。
所述介质孔14自位于相邻两个第二凹槽9之间的所述第一部分13a的上表面向下延伸至所述氮化硅层5的下表面。所述介质层13还包括形成于所述介质孔14的内壁的第二部分13b。所述第二部分13b与所述第一部分13a的材质相同。
所述源极金属层15包括覆盖所述第一部分13a的第一子部分15a和填充所述介质孔14的第二子部分15b，所述第二子部分15b与所述体区3及所述源区4电连接。所述漏极金属层16形成于所述衬底1的下表面，与所述衬底1电连接。
所述第一导电类型可以为N型掺杂，对应地，所述第二导电类型为P型掺杂；相反地，所述第一导电类型还可以为P型掺杂，对应地，所述第二导电类型为N型掺杂。在本实施方式中，所述第一导电类型为N型掺杂，所述第二导电类型为P型掺杂，所述第一导电类型的衬底1为N型衬底1，形成于所述第一导电类型的衬底1上表面的所述第一导电类型的外延层2为N型外延层2，所述第二导电类型的体区3为P型体区3，所述第一导电类型的源区4为N型源区4。
图1的功率器件100的制造方法，包括以下步骤：
步骤S1：提供第一导电类型的衬底1；在所述衬底1的上表面形成第一导电类型的外延层2，在所述外延层2中预先设计出体区3、源区4、漂移区2a及沟道区3a的位置；在所述预设体区3、所述预设源区4及所述预设漂移区2a的上表面形成氮化硅层5；贯穿位于所述预设沟道区3a的上方的所述氮化硅层5形成第一凹槽6。
步骤S2：填充所述第一凹槽6形成氧化硅层7。
步骤S3：在所述氮化硅层5及所述氧化硅层7的上表面形成半绝缘多晶硅层8；贯穿位于所述预设漂移区2a的上方的所述半绝缘多晶硅层8及所述氮化硅层5形成第二凹槽9。
步骤S4：填充所述第二凹槽9形成氮氧化硅层10。
步骤S5：在所述半绝缘多晶硅8及所述氮氧化硅层10的上表面形成多晶硅层11。
步骤S6：自所述外延层2的上表面向下延伸形成第二导电类型的体区3；自所述体区3的上表面向下延伸形成第一导电类型的源区4。
所述场效应晶体管100通过在沟道区3a的上表面采用所述氮化硅和氧化硅两种材料复合而成的栅氧结构，降低了界面缺陷密度和界面势垒，并提高了沟道迁移率；通过在所述氮化硅层5和所述氧化硅层7的上表面设置所述半绝缘多晶硅层8降低了沟道栅极材料应力，降低了栅极漏电，使所述场效应晶体管100的导通损耗降低。另一方面，所述场效应晶体管100在漂移区2a的上表面采用所述氮氧化硅层10作为栅氧结构，氮氧化硅的介电常数要优于氧化硅，从而降低了寄生电容，进而降低了所述场效应晶体管100的开关损耗。
请参阅图2至图7及图8，图1的场效应晶体管100的一种制造方法，其具体步骤包括：
步骤S1：提供第一导电类型的衬底1；在所述衬底1的上表面形成第一导电类型的外延层2，在所述外延层2中预先设计出体区3、源区4、漂移区2a及沟道区3a的位置；在所述预设体区3、所述预设源区4及所述预设漂移区2a的上表面形成氮化硅层5；贯穿位于所述预设沟道区3a的上方的所述氮化硅层5形成第一凹槽6。
具体的，请参阅图2，在本实施方式中，使用气相外延工艺在所述衬底1上表面形成所述外延层2，可以提高硅材料的完美性，提高所述场效应晶体管100的集成度，减少储存单元的漏电流。在本实施方式中，通过化学气相沉积法在在所述预设体区3、所述预设源区4及所述预设漂移区2a的上表面形成所述氮化硅层5。然后，在所述氮化硅层5的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀形成所述第一凹槽6，再去除所述第一光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
步骤S2：填充所述第一凹槽6形成氧化硅层7。
具体的，请参阅图3，在本实施方式中，通过热氧化法在所述第一凹槽6中形成所述氧化硅层7，有氮化硅的位置不形成氧化硅。
步骤S3：在所述氮化硅层5及所述氧化硅层7的上表面形成半绝缘多晶硅层8；贯穿位于所述预设漂移区2a的上方的所述半绝缘多晶硅层8及所述氮化硅层5形成第二凹槽9。
具体的，请参阅图4，在本实施方式中，通过低压化学气相沉积法在所述氮化硅层5及所述氧化硅层7的上表面形成所述半绝缘多晶硅层8。然后，在所述半绝缘多晶硅层8的上表面制备掩膜材料，所述掩膜材料具体为第二光刻胶，在所述第二光刻胶层上通过刻蚀形成所述第二凹槽9，再去除所述第二光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
步骤S4：填充所述第二凹槽9形成氮氧化硅层10。
具体的，请参阅图5，可以在氨气或笑气气氛中通过高温氮化法形成所述氮氧化硅层10。在本实施方式中，在笑气气氛下进行高温氮化。
步骤S5：在所述半绝缘多晶硅8及所述氮氧化硅层10的上表面形成多晶硅层11。
具体的，请参阅图6，在本实施例中，通过低压化学气相沉积法在所述半绝缘多晶硅8及所述氮氧化硅层10的上表面形成所述多晶硅层11。
步骤S6：自所述外延层2的上表面向下延伸形成第二导电类型的体区3；自所述体区3的上表面向下延伸形成第一导电类型的源区4。具体的，请参阅图7，通过离子注入法形成所述体区3及所述源区4。
步骤S7：在所述多晶硅层11的上表面形成介质层13的第一部分13a；在相邻两个第二凹槽9之间自所述第一部分13a的上表面向下延伸至所述氮化硅层5的下表面形成介质孔14；在所述介质孔14的内壁形成介质层13的第二部分13b。
具体的，请参阅图7，通过热氧化法形成所述第一部分13a。然后，在所述第一部分13a的上表面制备掩膜材料，所述掩膜材料具体为第三光刻胶，在所述第三光刻胶层上通过刻蚀形成所述介质孔14，再去除所述第三光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。接着，通过热氧化法在所述介质孔的内壁形成第二部分13b。
步骤S8：形成源极金属层15，所述源极金属层15包括覆盖所述第一部分13a的第一子部分15a和填充所述介质孔14的第二子部分15b，所述第二子部分15b与所述体区3及所述源区4电连接；在所述衬底1的下表面形成漏极金属层16。具体请参阅图7。
所述场效应晶体管100通过在沟道区3a的上表面采用所述氮化硅和氧化硅两种材料复合而成的栅氧结构，降低了界面缺陷密度和界面势垒，并提高了沟道迁移率；通过在所述氮化硅层5和所述氧化硅层7的上表面设置所述半绝缘多晶硅层8降低了沟道栅极材料应力，降低了栅极漏电，使所述场效应晶体管100的导通损耗降低。另一方面，所述场效应晶体管100在漂移区2a的上表面采用所述氮氧化硅层10作为栅氧结构，氮氧化硅的介电常数要优于氧化硅，从而降低了寄生电容，进而降低了所述场效应晶体管100的开关损耗。
以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施方式做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (9)
1.一种场效应晶体管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底的上表面；
第二导电类型的体区，自所述外延层的上表面向下延伸；
第一导电类型的源区，自所述体区的上表面向下延伸；
氮化硅层，覆盖所述体区、所述源区及漂移区的上表面；
第一凹槽，贯穿位于沟道区上方的所述氮化硅层；
氧化硅层，填充所述第一凹槽；
半绝缘多晶硅层，覆盖所述氮化硅层及所述氧化硅层的上表面；
第二凹槽，贯穿位于漂移区上方的所述半绝缘多晶硅层及所述氮化硅层；
氮氧化硅层，填充所述第二凹槽；
多晶硅层，覆盖所述半绝缘多晶硅层及所述氮氧化硅层的上表面；
所述氮化硅层、所述氧化硅层、所述半绝缘多晶硅层、所述氮氧化硅层及所述多晶硅层共同形成栅绝缘层。
2.根据权利要求1所述的一种场效应晶体管，其特征在于，还包括：
介质层，包括覆盖所述多晶硅层的上表面的第一部分；
介质孔，位于相邻两个第二凹槽之间自所述第一部分的上表面向下延伸至所述氮化硅层的下表面；
所述介质层还包括形成于所述介质孔的内壁的第二部分。
3.根据权利要求2所述的一种场效应晶体管，其特征在于，还包括：
源极金属层，所述源极金属层包括覆盖所述第一部分的第一子部分和填充所述介质孔的第二子部分，所述第二子部分与所述体区及所述源区电连接；
以及漏极金属层，形成于所述衬底的下表面。
4.根据权利要求1所述的一种场效应晶体管，其特征在于，在垂直衬底上表面的方向上所述氮氧化硅层的厚度大于所述氮化硅层的厚度。
5.根据权利要求1所述的一种场效应晶体管，其特征在于，所述第二凹槽贯穿全部的位于漂移区上方的所述半绝缘多晶硅层及所述氮化硅层。
6.根据权利要求1所述的一种场效应晶体管，其特征在于，所述外延层的掺杂浓度小于所述衬底的掺杂浓度。
7.一种场效应晶体管的制造方法，其特征在于，包括以下步骤：
步骤S1：提供第一导电类型的衬底；在所述衬底的上表面形成第一导电类型的外延层，在所述外延层中预先设计出体区、源区、漂移区及预设沟道区的位置；在所述预设体区、所述预设源区及所述预设漂移区的上表面形成氮化硅层；贯穿位于所述预设沟道区的上方的所述氮化硅层形成第一凹槽；
步骤S2：填充所述第一凹槽形成氧化硅层；
步骤S3：在所述氮化硅层及所述氧化硅层的上表面形成半绝缘多晶硅层；贯穿位于所述预设漂移区的上方的所述半绝缘多晶硅层及所述氮化硅层形成第二凹槽；
步骤S4：填充所述第二凹槽形成氮氧化硅层；
步骤S5：在所述半绝缘多晶硅层及所述氮氧化硅层的上表面形成多晶硅层；
步骤S6：自所述外延层的上表面向下延伸形成第二导电类型的体区；自所述体区的上表面向下延伸形成第一导电类型的源区。
8.根据权利要求7所述的一种场效应晶体管的制造方法，其特征在于，在步骤S6以后，还包括以下步骤：
步骤S7：在所述多晶硅层的上表面形成介质层的第一部分；在相邻两个第二凹槽之间自所述第一部分的上表面向下延伸至所述氮化硅层的下表面形成介质孔；在所述介质孔的内壁形成介质层的第二部分。
9.根据权利要求8所述的一种场效应晶体管的制造方法，其特征在于，在步骤S7以后，还包括以下步骤：
步骤S8：形成源极金属层，所述源极金属层包括覆盖所述第一部分的第一子部分和填充所述介质孔的第二子部分，所述第二子部分与所述体区及所述源区电连接；在所述衬底的下表面形成漏极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966198.7A CN109119475A (zh) | 2018-08-23 | 2018-08-23 | 场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966198.7A CN109119475A (zh) | 2018-08-23 | 2018-08-23 | 场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109119475A true CN109119475A (zh) | 2019-01-01 |
Family
ID=64860779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810966198.7A Withdrawn CN109119475A (zh) | 2018-08-23 | 2018-08-23 | 场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119475A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410177A (en) * | 1992-09-23 | 1995-04-25 | Temic Telefunken Microelectronic Gmbh | Planar semiconductor and Zener diode device with channel stopper region |
| EP0651435A1 (en) * | 1993-09-29 | 1995-05-03 | Fuji Electric Co. Ltd. | Semiconductor device comprising a SIPOS field plate and its manufacturing method |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| US20150028382A1 (en) * | 2012-04-25 | 2015-01-29 | Abb Schweiz Ag | Insulated gate bipolar transistor with high emitter gate capacitance |
| CN105097570A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 钝化层制造方法及高压半导体功率器件 |
| CN105244326A (zh) * | 2014-06-23 | 2016-01-13 | 北大方正集团有限公司 | 一种功率器件的钝化层结构及其制造方法 |
-
2018
- 2018-08-23 CN CN201810966198.7A patent/CN109119475A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410177A (en) * | 1992-09-23 | 1995-04-25 | Temic Telefunken Microelectronic Gmbh | Planar semiconductor and Zener diode device with channel stopper region |
| EP0651435A1 (en) * | 1993-09-29 | 1995-05-03 | Fuji Electric Co. Ltd. | Semiconductor device comprising a SIPOS field plate and its manufacturing method |
| US20150028382A1 (en) * | 2012-04-25 | 2015-01-29 | Abb Schweiz Ag | Insulated gate bipolar transistor with high emitter gate capacitance |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN105097570A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 钝化层制造方法及高压半导体功率器件 |
| CN105244326A (zh) * | 2014-06-23 | 2016-01-13 | 北大方正集团有限公司 | 一种功率器件的钝化层结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103346166B (zh) | 半导体器件及其制作方法 | |
| US20120012929A1 (en) | Semiconductor device | |
| CN101558499A (zh) | 用于在沟槽栅极fet内形成横向延伸电介质层的结构及方法 | |
| US20160027913A1 (en) | Trench mosfet and manufacturing method thereof | |
| CN107464837B (zh) | 一种超结功率器件 | |
| WO2022121306A1 (zh) | 高压非对称结构ldmos器件及其制备方法 | |
| CN111564493B (zh) | 沟渠式功率电晶体及其制作方法 | |
| WO2026011749A1 (zh) | 一种半导体器件及其制备方法 | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| CN100495728C (zh) | 高电压晶体管及其制造方法 | |
| KR20090039199A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI704606B (zh) | 溝槽式功率半導體元件及其製造方法 | |
| CN105047716A (zh) | 射频ldmos器件及其制造方法 | |
| CN115274858B (zh) | Ldmos器件、ldmos器件制造方法及芯片 | |
| TWI429073B (zh) | 半導體結構及其形成方法 | |
| WO2021114437A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN109119475A (zh) | 场效应晶体管及其制造方法 | |
| CN119603984B (zh) | Sgt mos管的器件结构制备方法 | |
| CN111276535A (zh) | 具有沟槽型栅极的器件的制作方法 | |
| CN118263328B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN119153523B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190101 |