CN109037355A - 一种底栅结构肖特基二极管及其制备方法 - Google Patents
一种底栅结构肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN109037355A CN109037355A CN201810981444.6A CN201810981444A CN109037355A CN 109037355 A CN109037355 A CN 109037355A CN 201810981444 A CN201810981444 A CN 201810981444A CN 109037355 A CN109037355 A CN 109037355A
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky diode
- dielectric layer
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，所述肖特基二极管层包括：半导体层和金属层；所述半导体层与贯穿所述第二介质层的第一电极连接；所述金属层与贯穿所述第二介质层的所述第二电极连接。该底栅结构肖特基二极管通过改变栅压来控制肖特基势垒的高度，从而降低肖特基势垒二极管的反向电流，并预计可通过改变栅压获得大范围的器件的电流调控。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种底栅结构肖特基二极管及其制备方法。
背景技术
电子信息产业作为高新技术产业，在扩大社会就业、推动经济转型升级、增强国际竞争力和维护国家安全等方面扮演着更加重要的角色。功率二极管是电路系统的关键部件，现已经被广泛应用在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统以及仪器仪表设备的军用场合。
通常应用的有普通整流二极管、肖特基二极管、PN二极管等，其中肖特基整流管由于具有较低的通态压降、较大的漏电流、反向恢复时间几乎为零等优点，应用非常广泛。
目前肖特基二极管主要有横向肖特基二极管和纵向肖特基二极管两种结构。其中纵向肖特基二极管由于具有较低的正向导通压降、较高的管芯面积利用率，受到越来越大的关注。但是，对于普通的肖特基二极管，制造完成后其肖特基势垒便已固定，反向漏电流偏大、微型化困难，难以应用于可延展性器件领域。
发明内容
本发明实施例提供了一种底栅结构肖特基二极管及其制造方法，以解决现有的二极管反向漏电流偏大、微型化困难，难以应用于可延展性器件领域的技术问题。
为解决上述问题，本发明的第一方面提供了一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，所述肖特基二极管层包括：半导体层和金属层；所述半导体层与贯穿所述第二介质层的第一电极连接；所述金属层与贯穿所述第二介质层的所述第二电极连接。
进一步地，其中所述衬底层由硅、锗及氮化镓中的一种或多种材料组成。
进一步地，其中所述底电极层的厚度为10-100纳米,所述底电极层由TiN、Pt、Al中的一种或多种材料组成。
进一步地，其中所述铁电薄膜层的厚度为3-100纳米，所述铁电薄膜的材料为Zr掺杂HfO2、Si掺杂HfO2、Al掺杂HfO2、Y掺杂HfO2等氧化铪基铁电材料中的至少一种或SrBi2Ta2O9、PbTiO3、BaTiO3、Pb(Zr,Ti)O3、BiFeO3、YMnO3中的至少一种。
进一步地，其中所述第一介质层的厚度为2-20纳米，可以保护铁电薄膜在后续的处理中不会收到损伤。
进一步地，其中所述半导体层由超薄半导体材料组成。
进一步地，其中所述金属层由石墨烯或金属相MoS2材料组成。
进一步地，其中所述第二介质层的厚度为30-100纳米。
进一步地，第一介质层和第二介质层由氧化硅(SiO2)、氧化铝(Al2O3)和氮化硅等材料组成。
进一步地，其中所述顶栅电极由Ti/Au材料组成，采用金属Ti连接可以降低接触电阻。
本发明的又一方面提供了一种底栅结构肖特基二极管的制备方法，包括：
在衬底上淀积底电极层；在底电极上沉积铁电薄膜形成铁电薄膜层；在铁电薄膜层上淀积第一介质层；将经过第一预处理的超薄半导体材料粘在第一介质层上形成半导体层；将石墨烯或金属相MoS2材料经过第二预处理后移至半导体层上形成金属层；在金属层上淀积形成第二介质层；在第二介质层进行刻蚀形成金属层和半导体层的引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；在引线层通过刻蚀刻出引线层形成电极，得到底栅结构肖特基二极管。
进一步地，其中所述第一预处理包括：将超薄半导体材料放置在胶带上，将胶带反复对折约5-10次，得到带有胶带的超薄半导体材料；将带有胶带的超薄半导体材料在第一介质层上，再缓缓撕下胶带形成半导体层。
本发明提供了一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，所述肖特基二极管层包括：半导体层和金属层；所述半导体层与贯穿所述第二介质层的第一电极连接；所述金属层与贯穿所述第二介质层的所述第二电极连接。
本发明的上述技术方案具有如下有益的技术效果：
(1)本发明的底栅结构肖特基二极管具有更低功耗、更低的正向电压降、更快的反向恢复时间等优点；
(2)采用底栅结构，改变肖特基势垒的高度，在栅极上施加正电压会在石墨烯中产生空穴，增加其功函数并增加肖特基势垒高度，使得穿过肖特基势垒的反向电流减小，并且存在可反转的自发极化，且自发极化有两个或多个可能的取向，其取向可以随外加电场而改变，正是由于它的这种特性，在非易失性存储器领域有较大发展，它可实现器件的断电仍持续调控；
(3)采用二维超薄材料取代普通肖特基二极管的阳极与阴极，并采用铁电材料作为栅来进行调控，通过改变栅压来控制肖特基势垒的高度，从而降低肖特基势垒二极管的反向电流，并预计可通过改变栅压获得大范围的器件的电流调控。
附图说明
图1是根据本发明第一实施方式的底栅结构肖特基二极管的结构示意图；
图2是根据本发明一可选实施方式的底栅结构肖特基二极管的制备方法流程图；
图3是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在衬底上沉积底电极层的结构示意图；
图4是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在底电极上沉积铁电薄膜层的结构示意图；
图5是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在铁电薄膜层上淀积第一介质层结构示意图；
图6是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在第一介质层上形成半导体层结构示意图；
图7是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在半导体层上形成金属层结构示意图；
图8是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中在金属层上沉积第二介质层结构示意图；
图9是根据本发明一可选实施方式底栅结构肖特基二极管的制备过程中引线层形成结构示意图。
附图标记：
1：水平衬底；2：底电极；3：铁电薄膜层；4：第一介质层；5：半导体层；6：金属层；7：第二介质层；8：第一电极；9：第二电极；10：栅电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
本发明第一实施例，提供了一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，肖特基二极管层包括：半导体层和金属层；半导体层与贯穿第二介质层的第一电极连接；金属层与贯穿第二介质层的第二电极连接。
可选的，其中所述衬底层由硅、锗及氮化镓中的一种或多种材料组成。
可选的，其中所述底电极层的厚度为10-100纳米,所述底电极层由TiN、Pt、Al中的一种或多种材料组成。
可选的，其中所述铁电薄膜层的厚度为3-100纳米，所述铁电薄膜的材料为Zr掺杂HfO2、Si掺杂HfO2、Al掺杂HfO2、Y掺杂HfO2等氧化铪基铁电材料中的至少一种或SrBi2Ta2O9、PbTiO3、BaTiO3、Pb(Zr,Ti)O3、BiFeO3、YMnO3中的至少一种。
可选的，其中所述第一介质层的厚度为2-20纳米，可以保护铁电薄膜在后续的处理中不会收到损伤。
可选的，其中所述半导体层由超薄半导体材料组成。
可选的，其中所述金属层由石墨烯或金属相MoS2材料组成。
可选的，其中所述第二介质层的厚度为30-100纳米。
可选的，第一介质层和第二介质层由氧化硅(SiO2)、氧化铝(Al2O3)和氮化硅等材料组成。
可选的，其中所述顶栅电极由Ti/Au材料组成，采用金属Ti连接可以降低接触电阻。
在一可选实施例中，提供了一种底栅结构肖特基二极管的制备方法，包括：
(1)在衬底上淀积底电极层；
(2)在经步骤(1)处理得到的底电极上沉积铁电薄膜形成铁电薄膜层；
(3)在经步骤(2)处理得到的铁电薄膜层上淀积第一介质层；
(4)将经过第一预处理的超薄半导体材料粘在经步骤(3)处理得到的第一介质层上形成半导体层；
(5)将石墨烯或金属相MoS2材料经过第二预处理后移至在经步骤(4)处理得到的半导体层上形成金属层；
(6)在经步骤(5)处理得到的金属层上淀积形成第二介质层；
(7)在对经步骤(5)处理得到的第二介质层进行刻蚀形成金属层和半导体层的引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；
将引线层通过刻蚀刻出引线层形成电极，得到底栅结构肖特基二极管。
可选的，其中第一预处理包括：将超薄半导体材料放置在胶带上，将胶带反复对折约5-10次，得到带有胶带的超薄半导体材料；将带有胶带的超薄半导体材料在第一介质层上，再缓缓撕下胶带形成半导体层。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
图1是根据本发明第一实施方式的底栅结构肖特基二极管的结构示意图。
如图1所示，在本发明的第一实施例中，提供了一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，肖特基二极管层包括：半导体层和金属层；半导体层与贯穿第二介质层的第一电极连接；金属层与贯穿第二介质层的第二电极连接。具体的，其中衬底层由硅、锗及氮化镓中的一种或多种材料组成。
可选的，其中底电极层的厚度为10-100纳米，且底电极层由TiN、Pt及Al其中一种或多种材料组成。通过上述材料制成的底电极进而制备的二极管性能较普通二极管单向导电性更加优良。
可选的，其中铁电薄膜层的厚度为3-100纳米，铁电薄膜的材料为氧化铪基铁电材料、SrBi2Ta2O9、PbTiO3、BaTiO3、Pb(Zr,Ti)O3、(Bi,Nd)4Ti3O12、BiFeO3、YMnO3中的至少一种，其中氧化铪基铁电材料为Zr掺杂HfO2、Si掺杂HfO2、Al掺杂HfO2、Y掺杂HfO2其中的至少一种掺杂。
可选的，其中第一介质层的厚度为2-20纳米，第一介质层由氧化硅(SiO2)和/或氧化铝(Al2O3)材料组成。
可选的，其中半导体层由二维材料β-Ga2O3和/或半导体相MoS2组成。
可选的，其中金属层由二维材料石墨烯或金属相MoS2材料组成，厚度在1-100纳米。
具体的，其中第二介质层由氧化硅(SiO2)、氧化铝(Al2O3)等材料组成，厚度为30-100纳米。
图2是根据本发明一可选实施方式的底栅结构肖特基二极管的制备方法流程图。
如图2所示，在本发明一可选实施例中，提供了一种底栅结构肖特基二极管的制备方法，包括：
S1：在衬底上淀积形成底电极层，如图3所示；
S2：在底电极上沉积铁电薄膜形成铁电薄膜层，如图4所示；
S3：在铁电薄膜层上淀积形成第一介质层，如图5所示；
S4：将经过第一预处理的超薄半导体材料粘在第一介质层上形成半导体层，如图6所示；
S5：将石墨烯或金属相MoS2材料经过第二预处理后移至半导体层上形成金属层，如图7所示；
S6：在金属层上淀积形成第二介质层，如图8所示；
S7：在第二介质层进行刻蚀形成金属层和半导体层的引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层，如图9所示；
S8：在引线层通过刻蚀刻出引线层形成电极，得到底栅结构肖特基二极管，如图1所示。
优选的，步骤S1中，底电极的形成采用磁控溅射或脉冲激光沉积等工艺；
优选的，步骤S2中，铁电薄膜可采用脉冲激光沉积、原子层沉积、磁控溅射的等工艺沉积，例如，Zr:HfO2材料可以采用原子层沉积等沉积方式沉积；
优选的，步骤S3中，第一介质层的形成采用原子层淀积或脉冲激光沉积等工艺；
优选的，步骤S4中，可采用机械剥离法、化学气相沉积等工艺；
优选的，步骤S5中，可采用机械剥离法、液相超声法、化学气相沉积、外延生长法等工艺制备二维材料金属层；
优选的，步骤S6中，采用化学气相沉积法、物理气相沉积、磁控溅射等合适工艺沉积在水平衬底上；
优选的，步骤S7中，通过采用光刻形成窗口，再通过干法刻蚀或湿法刻蚀工艺刻蚀形成引线孔；
优选的，步骤S8中，电极可采用磁控溅射工艺或热蒸发等工艺；
本实施例制作的底栅结构肖特基二极管相比于现有的二极管具有更低功耗、更低的正向电压降、更快的反向恢复时间等优点。
实施例1
清洗提供水平衬底1，利用磁控溅射工艺，在温度为300摄氏度，压强为0.28帕，溅射功率为110瓦的条件下在水平衬底上淀积TiN底电极；
利用原子层沉积工艺，在温度为280摄氏度，压强为15百帕的环境下，沉积Zr:HfO2(Zr掺杂HfO2)铁电薄膜；
利用原子层淀积工艺，在温度为260摄氏度，压强为12百帕的环境下在Zr:HfO2铁电薄膜上淀积第一介质层Al2O3；
取一片β-Ga2O3放置在Scotch胶带上，将胶带反复对折约5-10次，再将胶带粘在第一介质层上，再缓缓撕下胶带形成半导体层；
(1)将PMMA(聚甲基丙烯酸甲酯)溶液旋涂在生长有石墨烯的铜箔上，在旋涂过程中，转速在500转/分钟、旋涂时间为40秒，得到涂有PMMA的铜箔。石墨烯是通过化学气相沉积(CVD)方法生长在铜箔上，本实施例具体旋涂转速为650转/分，旋涂时间为50秒；
(2)烘烤后置于FeCl3溶液中，待铜箔溶解后得到石墨烯/PMMA结构，FeCl3溶液的浓度为500克/升；
(3)将石墨烯/PMMA结构采用去离子水清洗，清洗后进行烘烤，烘烤完将石墨烯/PMMA结构与基片直接接触转移到基片上，烘烤温度为170摄氏度；
(4)将基片浸入丙酮溶液中以去掉PMMA薄膜；
利用等离子体增强化学气相沉积法，在肖特基二极管上淀积氮化硅第二介质层100纳米，工艺温度300摄氏度；
利用光刻形成窗口，刻蚀掉肖特基二极管上的第二介质层，形成引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；
利用光刻工艺，光刻引线层，要保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线层形成电极，完成铁电栅调控的肖特基二极管的制备。
本实施例制作的底栅结构肖特基二极管相比于现有的二极管具有更低功耗、更低的正向电压降、更快的反向恢复时间等优点。
实施例2
清洗提供水平衬底1，利用磁控溅射工艺，在温度为280摄氏度，压强为0.30帕，溅射功率为130W的条件下在水平衬底上淀积TiN底电极；
利用原子层沉积工艺，在温度为280摄氏度，压强为15百帕的环境下，沉积Al:HfO2(Al掺杂HfO2)铁电薄膜；
利用原子层淀积工艺，在温度为260摄氏度，压强为12百帕的环境下在Al:HfO2铁电薄膜上淀积第一介质层Al2O3；
取一片β-Ga2O3放置在Scotch胶带上，将胶带反复对折约5-10次，再将胶带粘在第一介质层上，再缓缓撕下胶带形成半导体层；
(1)在充满氩气的烧瓶中将1.0g的MoS2粉末与10毫升的丁基锂混合，在室温下搅拌48h；
(2)用己烷洗涤去掉过量的锂和有机残留物，然后在去离子水中超声1小时，将获得的水性悬浮液以2000转/分钟的转速离心20分钟，并将上清液以10000转/分钟的转速离心30分钟，再将混合物分散到去离子水中；
(3)待MoS2分散悬浮后成膜后，再转移到基底上；
利用等离子体增强化学气相沉积法，在肖特基二极管上淀积氧化硅第二介质层100纳米，工艺温度200摄氏度；
利用光刻形成窗口，刻蚀掉肖特基二极管上的第二介质层，形成引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；
利用光刻工艺，光刻引线层，要保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线层形成电极，完成铁电栅调控的肖特基二极管的制备。
本实施例制作的底栅结构肖特基二极管相比于现有的二极管具有更低功耗、更低的正向电压降、更快的反向恢复时间等优点。
实施例3：
清洗提供水平衬底，利用磁控溅射工艺，在温度为300摄氏度，压强为0.28帕，溅射功率为110瓦的条件下在水平衬底上淀积TiN底电极；
利用脉冲激光沉积工艺，单脉冲能量300mJ，使激光脉冲的能量密度为2焦/立方厘米，激光重复频率为10赫兹沉积氧压100mTorr,沉积温度为700摄氏度，淀积厚度为400纳米的Pb(Zr0.53Ti0.47)O3铁电薄膜；
利用原子层淀积工艺，在温度为260摄氏度，压强为12百帕的环境下在Pb(Zr0.53Ti0.47)O3铁电薄膜上淀积第一介质层Al2O3；
取一片β-Ga2O3放置在Scotch胶带上，将胶带反复对折约5-10次，再将胶带粘在第一介质层上，再缓缓撕下胶带形成半导体层；
选取一片天然石墨放置在Scotch胶带上，将胶带反复对折约5-10次，再将胶带粘在基片上，再缓缓撕下胶带形成石墨烯金属层；
利用等离子体增强化学气相沉积法，在肖特基二极管上淀积氧化硅第二介质层100纳米，工艺温度200摄氏度；
利用光刻形成窗口，刻蚀掉肖特基二极管上的第二介质层，形成引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；
利用光刻工艺，光刻引线层，要保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线层形成电极，完成铁电栅调控的肖特基二极管的制备。
本实施例制作的底栅结构肖特基二极管相比于现有的二极管具有更低功耗、更低的正向电压降、更快的反向恢复时间等优点。
本发明旨在保护一种底栅结构肖特基二极管，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，肖特基二极管层包括：半导体层和金属层；半导体层与贯穿第二介质层的第一电极连接；金属层与贯穿第二介质层的第二电极连接。此底栅结构肖特基二极管通过改变栅压来控制肖特基势垒的高度，从而降低肖特基势垒二极管的反向电流，并预计可通过改变栅压获得大范围的器件的电流调控。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种底栅结构肖特基二极管，其特征在于，包括：由下至上依次层叠的衬底层、底电极层、铁电薄膜层、第一介质层、肖特基二极管层和第二介质层，
所述肖特基二极管层包括：半导体层和金属层，
所述半导体层与贯穿所述第二介质层的第一电极连接，
所述金属层与贯穿所述第二介质层的所述第二电极连接。
2.根据权利要求1所述的底栅结构肖特基二极管，其中所述衬底层由硅、锗及氮化镓中的一种或多种材料组成。
3.根据权利要求1所述的二极管，其中所述底电极层的厚度为10-100纳米。
4.根据权利要求1所述的底栅结构肖特基二极管，其中所述铁电薄膜层的厚度为3-100纳米。
5.根据权利要求1所述的底栅结构肖特基二极管，其中所述第一介质层的厚度为2-20纳米。
6.根据权利要求1所述的底栅结构肖特基二极管，其中所述半导体层由二维材料β-Ga2O3和/或半导体相MoS2组成。
7.根据权利要求1所述的底栅结构肖特基二极管，其中所述金属层由二维材料石墨烯或金属相MoS2材料组成。
8.根据权利要求1所述的底栅结构肖特基二极管，其中所述第二介质层由的厚度为30-100纳米。
9.一种底栅结构肖特基二极管的制备方法，其特征在于，包括：
在衬底上淀积底电极层；
在底电极上沉积铁电薄膜形成铁电薄膜层；
在铁电薄膜层上淀积第一介质层；
将经过第一预处理的超薄半导体材料粘在第一介质层上形成半导体层；
将石墨烯或金属相MoS2材料经过第二预处理后移至半导体层上形成金属层；
在金属层上淀积形成第二介质层；
在第二介质层进行刻蚀形成金属层和半导体层的引线孔，并通过热蒸发工艺，形成金属Ti/Au引线层；
在引线层通过刻蚀刻出引线层形成电极，得到底栅结构肖特基二极管。
10.根据权利要求9所述的底栅结构肖特基二极管的制备方法，其中所述第一预处理包括：
将超薄半导体材料放置在胶带上，将胶带反复对折约5-10次，得到带有胶带的超薄半导体材料；
将带有胶带的超薄半导体材料在第一介质层上，再缓缓撕下胶带形成半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810981444.6A CN109037355B (zh) | 2018-08-27 | 2018-08-27 | 一种基于铁电栅调控的肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810981444.6A CN109037355B (zh) | 2018-08-27 | 2018-08-27 | 一种基于铁电栅调控的肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037355A true CN109037355A (zh) | 2018-12-18 |
| CN109037355B CN109037355B (zh) | 2020-04-10 |
Family
ID=64625354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810981444.6A Active CN109037355B (zh) | 2018-08-27 | 2018-08-27 | 一种基于铁电栅调控的肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037355B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446302A (zh) * | 2020-01-17 | 2020-07-24 | 华中科技大学 | 一种柔性横向肖特基整流二极管、制备方法及系统 |
| CN111739964A (zh) * | 2020-06-29 | 2020-10-02 | 西北工业大学 | 一种双栅结构的二维半导体光电探测器及其制备方法 |
| CN112133755A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 绝缘衬底的高性能氧化镓场效应晶体管制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1332889A (zh) * | 1998-11-04 | 2002-01-23 | 因芬尼昂技术股份公司 | 铁电晶体管及其制造方法 |
| US20070026591A1 (en) * | 2002-08-12 | 2007-02-01 | Grupp Daniel E | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| CN102823009A (zh) * | 2010-03-04 | 2012-12-12 | 佛罗里达大学研究基金会公司 | 包括电渗透源极层的半导体设备及其制造方法 |
| CN106206710A (zh) * | 2016-07-15 | 2016-12-07 | 广东工业大学 | 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 |
| CN205828438U (zh) * | 2016-06-03 | 2016-12-21 | 云南师范大学 | 一种基于氧化铪缺陷调控层石墨烯铁电存储器 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
-
2018
- 2018-08-27 CN CN201810981444.6A patent/CN109037355B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1332889A (zh) * | 1998-11-04 | 2002-01-23 | 因芬尼昂技术股份公司 | 铁电晶体管及其制造方法 |
| US20070026591A1 (en) * | 2002-08-12 | 2007-02-01 | Grupp Daniel E | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| CN102823009A (zh) * | 2010-03-04 | 2012-12-12 | 佛罗里达大学研究基金会公司 | 包括电渗透源极层的半导体设备及其制造方法 |
| CN205828438U (zh) * | 2016-06-03 | 2016-12-21 | 云南师范大学 | 一种基于氧化铪缺陷调控层石墨烯铁电存储器 |
| CN106206710A (zh) * | 2016-07-15 | 2016-12-07 | 广东工业大学 | 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446302A (zh) * | 2020-01-17 | 2020-07-24 | 华中科技大学 | 一种柔性横向肖特基整流二极管、制备方法及系统 |
| CN111446302B (zh) * | 2020-01-17 | 2022-06-14 | 华中科技大学 | 一种柔性横向肖特基整流二极管、制备方法及系统 |
| CN111739964A (zh) * | 2020-06-29 | 2020-10-02 | 西北工业大学 | 一种双栅结构的二维半导体光电探测器及其制备方法 |
| CN111739964B (zh) * | 2020-06-29 | 2022-05-06 | 西北工业大学 | 一种双栅结构的二维半导体光电探测器及其制备方法 |
| CN112133755A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 绝缘衬底的高性能氧化镓场效应晶体管制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037355B (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Docampo et al. | Influence of the orientation of methylammonium lead iodide perovskite crystals on solar cell performance | |
| TWI378510B (en) | Oxide etching method | |
| CN109037355A (zh) | 一种底栅结构肖特基二极管及其制备方法 | |
| WO2014094417A1 (zh) | 阻变存储器及其制备方法 | |
| TWI862610B (zh) | 蝕刻處理方法及蝕刻處理裝置 | |
| Liu et al. | Preparation and energy-storage performance of PLZT antiferroelectric thick films via sol–gel method | |
| CN110527952A (zh) | 一种钛酸钡/镍酸镧铁电超晶格薄膜材料及其制备方法 | |
| CN112635565A (zh) | 一种性能可控的二维半导体晶体管结构及其制备方法 | |
| WO2007148459A1 (ja) | 誘電体構造及びその製造方法 | |
| CN109950321B (zh) | 一种基于氧化钨的p型场效应晶体管及其制备方法 | |
| CN108376711B (zh) | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 | |
| Suchanek et al. | Preparation of strontium titanate thin films by the hydrothermal‐electrochemical method in a solution flow system | |
| Omprakash et al. | Titanium dioxide and zinc oxide as a dielectric material for application in TFT’s | |
| WO2017142074A1 (ja) | 固体接合型光電変換素子、及びその製造方法 | |
| TW202100452A (zh) | 蝕刻處理方法 | |
| Öztürk et al. | Fabrication of ZnO nanowires at room temperature by cathodically induced sol–gel method | |
| KR20120126266A (ko) | 산화물 박막 소자의 제조방법 | |
| JP5528430B2 (ja) | 酸化層の形成方法 | |
| Ohmi et al. | The influence of Hf interlayers for ferroelectric non-doped HfO2 with suppressing the interfacial layer formation | |
| TW201205810A (en) | Method of manufacturing thin film transistors and transistor circuits | |
| TWI283475B (en) | Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same | |
| Trong Tue et al. | Lift-off process for fine-patterned PZT film using metal oxide as a sacrificial layer | |
| CN106702327A (zh) | 一种超薄镍酸镧薄膜电输运性能的优化方法 | |
| CN101315881A (zh) | 铌酸锂/ⅲ族氮化物异质结铁电半导体薄膜制备方法及应用 | |
| Tue et al. | Fine-patterning of sol-gel derived PZT film by a novel lift-off process using solution-processed metal oxide as a sacrificial layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |