[go: up one dir, main page]

CN108376711B - 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 - Google Patents

制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 Download PDF

Info

Publication number
CN108376711B
CN108376711B CN201810014816.8A CN201810014816A CN108376711B CN 108376711 B CN108376711 B CN 108376711B CN 201810014816 A CN201810014816 A CN 201810014816A CN 108376711 B CN108376711 B CN 108376711B
Authority
CN
China
Prior art keywords
layer
polymer electrolyte
dimensional semiconductor
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810014816.8A
Other languages
English (en)
Other versions
CN108376711A (zh
Inventor
包文中
昝武
许浒
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201810014816.8A priority Critical patent/CN108376711B/zh
Publication of CN108376711A publication Critical patent/CN108376711A/zh
Application granted granted Critical
Publication of CN108376711B publication Critical patent/CN108376711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明属于二维半导体晶体管技术领域，具体为一种制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法。本发明方法包括制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的电解质介质薄膜、充当栅极的金属电极材料。所述电解质与传统介质材料相比具有更大的比电容，且所述栅极为顶栅的拓扑结构。因此，本发明方法可以解决二维半导体场效应晶体管在低工作电压、低功耗、高速电路和柔性电路上的应用问题。

Description

制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体 管的方法
技术领域
本发明属于二维半导体晶体管技术领域，具体涉及二维半导体晶体管的制备方法。
背景技术
由于聚合物电解质与电极界面处会形成双层电的结构，所以它们相对于高介电常数材料仍具有很大的比电容（〜10μF·cm-2）。半导体中的感应载流子密度可以连续调节到5×1013cm-2，这样就可以在p型和n型之间调节场效应晶体管（FET）的极性。这不仅为表征半导体，而且为各种器件应用提供了独特的优势。室温下的溶液加工性也使其能够应用于大规模电路。最近，它们被用作基础研究和提高新兴二维层状材料性能指标的强大平台。由于在二维层状材料的基面上缺乏悬空键或官能团，因此在二维层状材料表面上采用原子层沉积的方式形成高介电常数的栅极电介质是十分困难的。薄电解质薄膜可能是解决这个问题的理想方案。此外，薄电解质薄膜的可印刷性和可折叠性也使其成为下一代印刷和柔性电子产品应用的可能选择。然而，传统的半导体工艺中顶栅多采用光刻的方式定义，但光刻的过程却会污染聚合物电解质，并影响其性能，这限制了顶栅的结构在聚合物电解质晶体管上的应用。另外，如果聚合物电解质薄膜与源极漏极电极直接接触，则这样的晶体管会拥有较大的栅极漏电流，增加了额外的功耗。
发明内容
二维半导体材料如果使用传统的介电材料作为介质层，那么晶体管通常具有工作电压高、功耗大、介质层非柔性的缺点；若将现有的制备工艺运用在电解质薄膜晶体管上，又存在栅极漏电流过大的问题；电解质薄膜晶体管难以采用光刻的方式定义顶栅；若采用边栅结构的栅控方式，又存在因为电解质中离子有效迁移距离过大，导致晶体管的响应速度过慢的问题。鉴于此种情形，本发明目的在于提供一种全新的具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管的制备方法，以解决上述问题。
本发明提供的制备二维半导体场效应晶体管的方法，涉及制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的电解质介质层、充当栅极的金属电极材料。其中，充当介质层的材料是聚合物电解质；源极和漏极的金属电极材料与介质层之间有一层氧化铝保护膜；栅电极为顶栅的拓扑结构。
制备的具体步骤如下：
（1）在衬底上制备二维半导体材料层；
（2）在二维半导体材料层上制备金属电极材料，作为源极和漏极；
（3）在所述源极和漏极上淀积一层氧化铝，作为保护层，具体方法包括：蒸镀数纳米金属铝，让其自然氧化得到氧化铝层；或直接采用原子层淀积的方式直接淀积氧化铝的形式得到氧化铝层；
（4）在经上述步骤处理的结构（包括二维半导体材料层、氧化铝层）上旋涂聚合物电解质，以形成厚度均匀的聚合物电解质介质层（薄膜），具体方法：所述聚合物电解质溶于甲醇中，得到聚合物电解质的甲醇溶液，然后采用旋涂法将溶液旋涂于二维半导体材料层上，蒸发甲醇，得到聚合物电解质介质薄膜层；
（5）在所形成的电解质薄膜上，制作晶体管的栅电极，该栅电极为顶栅的拓扑结构。具体方法包括：用高精度硬掩膜版定义顶栅位置，采用蒸镀或者溅射的方式形成顶栅金属电极。
本发明中，所述衬底可以为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底等，或者采用柔性衬底，以制成柔性电路。
本发明中，所述氧化铝保护层的厚度约为几个纳米，如3-8纳米。
本发明中，所述电解质聚合物，通常由聚合物（例如：聚环氧乙烷（PEO））和溶解在其中的Li盐（例如：高氯酸锂（LiClO4））组成。其质量比为PEO：LiClO4为7:1—10:1，优选质量比为8:1。
本发明中，采用旋涂法形成的聚合物电解质成膜，速度快，薄膜均匀，厚度可控。聚合物电解质成膜厚度一般为1微米—10微米。
由本发明方法制备得到了具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管。
发明效果
根据本发明，提供了一种在二维半导体材料之上快速形成均匀、厚度可控的柔性电解质介质薄膜的方法，解决了二维半导体晶体管工作电压高、功耗大、介质层非柔性的问题；解决了电解质薄膜晶体管的栅极有较大漏电流的问题；采用高精度硬掩膜版的技术实现的顶栅的器件拓扑结构，缩短电解质介质里离子的有效迁移距离，提高了晶体管的开关速度。突破了目前二维半导体晶体管，有望在未来被应用于大规模集成电路的生产中。
附图说明
图1是被二维半导体材料覆盖的衬底示意图。
图2是源极漏极金属电极和漏电防护层示意图。
图3是形成的均匀电解质薄膜示意图。
图4是采用高精度硬掩膜版定义顶栅的示意图。
图中标号：1001为衬底，1002为二维半导体材料，2001为源漏电极，2002为氧化铝防护层，3001为电解质薄膜，4001为高精度硬掩膜版。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。为了简化本发明的公开，下文中对特定例子的材料和方法进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
以下，根据所附附图针对本发明所涉及的过渡族金属化合物薄膜的制备方式的一例进行说明。
根据本发明的一个实施例，提供了一个制备具有顶栅结构的以电解质薄膜为介电层的二维半导体晶体管的方法。
在图1中示出了被二维半导体材料1002覆盖的衬底1001。衬底1001可以为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底等，或者采用柔性衬底以制成柔性电路。二维半导体材料1002可以采用机械剥离、化学气相淀积等方式形成。作为具体的一例，本实施例中选用了氧化硅作为衬底1001，并用机械剥离的方式制备了二硫化钼薄膜1002。
图2示出了源漏电极2001和防漏电的氧化铝防护层2002。源漏电极2001可以为Au、Ag、Ti、Pt等各种常用导电金属。其形成过程包括用光刻定义区域，再溅射或者蒸镀靶材金属材料以形成电极薄膜。作为具体的一例，本实施例中选用了Ti/Au(5nm/30nm)作为源极漏极金属2001，选用电子束蒸镀3nm金属铝并让其自然氧化的方式形成漏电防护层2002。
图3示出了形成的电解质薄膜3001。电解质薄膜3001可以采用旋涂的方式制备厚度可控的均匀电解质薄膜。作为具体的一例，本实施例中选用了PEO/LiClO4作为电解质。制备过程包括选用一定比例的PEO/LiClO4溶于甲醇，并放于磁力搅拌器上让其充分溶解。电解质薄膜3001淀积过程包括将一定溶于甲醇的所述电解质溶液滴在被二硫化钼1002覆盖的氧化硅衬底1001上，再采用涂胶机旋涂并于70℃下烘焙5分钟以形成电解质薄膜3001。
图4示出了顶栅金属的制备过程。可以采用高精度硬掩膜版定义顶栅位置，采用蒸镀或者溅射的方式形成顶栅金属电极。作为具体的一例，本实施例中先用了高精度硬掩膜版4001定义出了顶栅区域，再采用了磁控溅射的方式淀积了40nm的金电极作为顶栅。
以上，针对本发明，一种具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管的工艺方法进行了详细地说明，但本发明不限于以上的例子，在不脱离本发明的要旨的范围中，当然也可以进行各种的改良、变形。

Claims (9)

1.一种制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法，涉及制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的聚合物电解质介质层、充当栅极的金属电极材料；其中，源极和漏极的金属电极材料与介质层之间有一层氧化铝保护膜；具体步骤如下：
（1）在衬底上制备二维半导体材料层；
（2）在二维半导体材料层上制备金属电极材料，作为源极和漏极；
（3）在所述源极和漏极上制备一层氧化铝，作为保护层；
（4）在经上述步骤处理的结构上旋涂聚合物电解质，以形成厚度均匀的聚合物电解质介质层薄膜；
（5）在所形成的电解质薄膜上，制作晶体管的栅电极，该栅电极为顶栅的拓扑结构。
2.根据权利要求1所述的方法，其特征在于，所述衬底为玻璃衬底、蓝宝石衬底、石英衬底、硅衬底，或者柔性衬底，以便制成柔性电路。
3.根据权利要求1所述的方法，其特征在于，步骤（3）中制备氧化铝的具体方法为：蒸镀金属铝，让其自然氧化得到氧化铝层；或直接采用原子层淀积的方式直接淀积氧化铝的形式得到氧化铝层。
4.根据权利要求1、2或3所述的方法，其特征在于，所述氧化铝保护层的厚度为3-8纳米。
5.根据权利要求1、2或3所述的方法，其特征在于，步骤（4）中形成聚合物电解质介质层的方法为：将所述聚合物电解质溶于甲醇中，得到聚合物电解质的甲醇溶液，然后采用旋涂法将溶液旋涂于二维半导体材料层上，蒸发甲醇，得到聚合物电解质介质薄膜层。
6.根据权利要求5所述的方法，其特征在于，步骤（5）中制作晶体管的栅电极的方法为：用高精度硬掩膜版定义顶栅位置，采用蒸镀或者溅射的方式形成顶栅金属电极。
7.根据权利要求1所述的方法，其特征在于，所述聚合物 电解质，由聚合物和溶解在其中的Li盐组成。
8.根据权利要求7所述的方法，其特征在于，所述聚合物为聚环氧乙烷，所述Li盐为高氯酸锂，聚环氧乙烷与高氯酸锂的质量比为（7-10）:1。
9.根据权利要求1、7或8所述的方法，其特征在于，所述聚合物电解质薄膜厚度为1微米-10微米。
CN201810014816.8A 2018-01-08 2018-01-08 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 Active CN108376711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810014816.8A CN108376711B (zh) 2018-01-08 2018-01-08 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810014816.8A CN108376711B (zh) 2018-01-08 2018-01-08 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法

Publications (2)

Publication Number Publication Date
CN108376711A CN108376711A (zh) 2018-08-07
CN108376711B true CN108376711B (zh) 2020-07-28

Family

ID=63015809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810014816.8A Active CN108376711B (zh) 2018-01-08 2018-01-08 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法

Country Status (1)

Country Link
CN (1) CN108376711B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830533B (zh) * 2019-01-30 2025-09-02 上海电力学院 一种基于二维材料制备的场效应晶体管
CN109950321B (zh) * 2019-03-25 2022-02-11 暨南大学 一种基于氧化钨的p型场效应晶体管及其制备方法
CN110112293B (zh) * 2019-04-03 2020-10-16 华东师范大学 一种高分子聚合物薄膜晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022152A (zh) * 2007-03-20 2007-08-22 华南理工大学 聚合物电解质薄膜晶体管
CN102217072A (zh) * 2008-09-19 2011-10-12 南洋理工大学 具有在分别的接合衬底上形成的沟道、电极及半导体的电子器件
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN103050626A (zh) * 2012-12-07 2013-04-17 上海交通大学 一种溶液法电解质薄膜晶体管及其制备方法
CN104766888A (zh) * 2015-03-26 2015-07-08 清华大学 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN107104140A (zh) * 2017-06-15 2017-08-29 北京大学 一种二维材料/半导体异质结隧穿晶体管及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022152A (zh) * 2007-03-20 2007-08-22 华南理工大学 聚合物电解质薄膜晶体管
CN102217072A (zh) * 2008-09-19 2011-10-12 南洋理工大学 具有在分别的接合衬底上形成的沟道、电极及半导体的电子器件
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN103050626A (zh) * 2012-12-07 2013-04-17 上海交通大学 一种溶液法电解质薄膜晶体管及其制备方法
CN104766888A (zh) * 2015-03-26 2015-07-08 清华大学 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN107104140A (zh) * 2017-06-15 2017-08-29 北京大学 一种二维材料/半导体异质结隧穿晶体管及制备方法

Also Published As

Publication number Publication date
CN108376711A (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
CN110518117A (zh) 一种二维材料异质结的忆阻器及其制备方法
CN108666375B (zh) 一种纳米层状横向同质pn二极管及其制备方法与应用
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
CN109545960B (zh) 一种电导连续可变的忆阻器及其制备方法和应用
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
CN114242780A (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
CN116110794A (zh) 一种磁性离子凝胶薄膜栅介石墨烯场效应管的制备方法
CN101339975A (zh) 一种具有高迁移率的有机场效应晶体管及其制备方法
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
JP5501604B2 (ja) 有機薄膜トランジスタ
CN109950321B (zh) 一种基于氧化钨的p型场效应晶体管及其制备方法
CN110112293A (zh) 一种高分子聚合物薄膜晶体管及其制备方法
CN111933793B (zh) 拓扑场效应晶体管及其拓扑输运特性的调节方法
US12133397B2 (en) Electrode for source/drain of organic semiconductor device, organic semiconductor device using same, and method for manufacturing same
CN107611034A (zh) 基于二维半导体材料的双极性晶体管的制备方法
CN113380697A (zh) 基于溴插层多层石墨烯或石墨薄膜的碳基器件和电路结构的制备方法
CN113193001A (zh) 柔性类cmos反相器及其制备方法
CN106373998A (zh) 一种金属氧化物薄膜晶体管的制备方法
KR102038552B1 (ko) 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법
CN214012946U (zh) 一种二维半导体晶体管结构
CN104993051B (zh) 一种金属膜片阵列/有机半导体复合导电沟道薄膜晶体管的制备方法
CN108470830A (zh) 一种有机无机杂化薄膜晶体管及其制备方法
JP2019153653A (ja) 有機半導体装置
TW201205810A (en) Method of manufacturing thin film transistors and transistor circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant