CN108701680A - 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装 - Google Patents

Abstract

本文描述了一种带有使用金属层和通孔的电磁屏蔽的半导体封装。在一个示例中，封装包含具有前侧和背侧的硅衬底，前侧包含有源电路和用于附接到衬底的触点阵列，在管芯的背侧上方的用于防护有源电路不受通过背侧的干扰的敷金属层，以及在一端耦合到背侧敷金属并且在另一端耦合到连接盘阵列的前侧连接盘的用于防护有源电路不受通过管芯的侧面的干扰的多个硅通孔。

Description

带有使用金属层和通孔的电磁干扰屏蔽的半导体封装

技术领域

本描述涉及半导体封装并且具体地涉及结合到封装中或封装上的干扰屏蔽。

背景技术

电磁干扰（EMI）能够影响电子电路的操作并且尤其是模拟和射频电路的操作。随着用于无线数据的载波频率增加，它们更接近于集成电路的操作。这在诸如平板计算机、计算机和智能手机的移动装置中是严重问题。EMI在这样的装置内生成以及也从包含邻近平板计算机、计算机和智能手机的其它邻近装置生成。

虽然EMI跨整个电磁频谱从直流电和低于1Hz的频率到高于1020Hz的伽马射线都存在，但绝大多数的EMI问题被限制到带有25kHz和10GHz之间的频率的那部分频谱。此部分被称为射频干扰（RFI）区域并且涵盖无线电和音频频率。首字母缩略词EMI一般用于表示EMI和RFI两者。也将射频干扰（RFI）描述为带有专用于射频传送的频率范围内的内容的任何不期望的电能。最常在30MHz到10GHz的频率范围中发现辐射的RFI。该干扰可以是瞬时的、连续的或间歇的。

EMI的外部源包含通信和雷达传送器、电开关触点、计算机、电压调节器、脉冲生成器、弧光灯/汽灯、间歇电气地连接、太阳噪声、发光电磁脉冲。EMI影响高性能电子装置在时域中维持信号完整性以及在频域中维持功率完整性的能力。对于集成电路，RFI频率是最有害的。由一个电子RF装置生成的电磁辐射可负面影响诸如手机、收音机之类的其它、类似的电子装置。例如当手机开机时，传送大量的功率。所传送的功率干扰其它装置。

在很多电信装置中使用EMI/RFI屏蔽，因为如果信号RFI和信号接近相同的频率，则无线电传送能够妨碍信号的接收。此外，强烈的磁场和电场能够影响电流以及甚至在集成电路中生成电流。EMI/RFI屏蔽可阻止不正确的频率干扰装置。例如在医疗医院中，设备被屏蔽来允许它满足政府标准而防止被手机、PDA（个人数字助手）的或其它电子装置所影响。

随着系统板、集成电路封装、无线电管芯和电源的尺寸继续减小，功率密度已增加并且功率消耗被降低。这些更小、更低功率的组件对EMI甚至更敏感。因此，屏蔽变得更重要。

附图说明

在附图的图形中，作为示例并且不作为限制示出了实施例，附图中相似的参考数字指代类似的元件。

图1是根据一实施例的封装衬底上的屏蔽的管芯的截面侧视图。

图2是根据一实施例的图1的屏蔽的管芯的截面俯视图。

图3是根据一实施例的堆叠的屏蔽的管芯的截面侧视图。

图4是根据一实施例的图3的堆叠的管芯的平面俯视图。

图5是根据一实施例的倒装芯片配置中的堆叠的管芯的截面侧视图。

图6-15是根据一实施例的用于生产带有EMI屏蔽的WLCSP的制造阶段的截面侧视图。

图16是适合于与实施例使用的计算装置的框图。

具体实施方式

EMI/RFI屏蔽能够在半导体封装中极大地增加尺寸、成本以及体积。如本文描述的，屏蔽可在作为其它工艺的一部分制作管芯时被形成。这减少了额外的步骤，否则这些额外的步骤将被要求。如本文描述的，倒装芯片可包含屏蔽作为管芯的一部分。在WLCSP（晶片级芯片规模封装）和很多其它类型的封装的情况中，TSV（硅通孔）可用于形成屏蔽。这可避免对于额外的外部屏蔽的需要。转而，EMI屏蔽被建造在封装内并且对它是必备的。

用于形成屏蔽的工艺全部是诸如电镀的成熟工艺，以便实现可准确和可靠地被形成。也可使用诸如倒装芯片封装的现有封装技术。

图1是安装到结合内部EMI/RFI屏蔽的衬底的WLCSP（晶片级芯片规模封装）的截面侧视图。虽然示出了WLCSP，可将内部屏蔽方法应用于很多不同类型的芯片或管芯。取决于实现，芯片110被安装到封装衬底102或任何其它衬底。在一些实施例中，封装衬底被安装到母板或系统板，或者被安装到插口，其中，该插口被安装到母板。在其它实施例中，诸如用例如直接芯片附接将芯片直接安装到母板。在此示例中，芯片被直接安装到封装衬底，但是它可被安装到插入机构、或额外的衬底或芯片（其被安装到所述衬底）。可使用表面安装技术（SMT）或任何其它适合的芯片附接技术。衬底102具有使用通孔106连接到板的表面的地平面104。衬底可在衬底的相同级和其它级具有用于功率、数据和控制的很多其它接线层（未示出）。通孔通过焊料凸起、焊料衬垫、连接盘栅格（land grid）、球栅格或其它类型的电连接阵列108连接到芯片。

芯片具有在薄化的硅衬底112上形成的有源电路区域120。衬底可或不可被薄化。衬底的背侧覆盖在金属层114中，有时称作背侧敷金属（metallization）。硅通孔（TSV）将背侧敷金属连接到衬底的前侧上的衬垫120。衬底的前侧具有用于功率、数据和控制的多个连接器或衬垫。前侧衬垫以及连接器被覆盖在第一介电累积层中。金属重分布层118被应用在第一介电层上方。额外的介电和重分布层被形成在前两层上方以将具体设计适合于芯片及其意图的用途。

金属线可通过电镀或通过印制由铜或铝或任何其它适合的导电金属来形成。可由环氧树脂、累积材料或者带有或没有填充物的膜形成介电层。衬底可被制作带有或没有核（core）。核可以例如是SVLC（堆叠的通孔层压核）并且可由预渗透的或用玻璃纤维填充的低CTE（热膨胀系数）聚合物形成核。本文描述的方法可应用于倒装芯片、WLCSP、PoINT（插入机构上的补片）风格封装，以及其他的封装。

额外的通孔116从管芯的前侧延伸到焊料球阵列108以将管芯的前侧衬垫连接到系统板。这些包含一组通孔116来通过焊料球阵列108以及通过系统板的通孔106将背侧敷金属连接到系统板的地平面。所示出的结构允许通过硅衬底112、通过累积层124以及通过焊料球阵列108直接到地平面的金属连接。可电气上独立地检查每个通孔中的连接的质量以保证有效连接。

接地的背侧金属层114提供有效屏蔽来阻止EMI和RFI影响管芯中的电路以及数据和控制通孔。它也阻止管芯中生成的任何EMI或RFI通过背侧离开并且影响也可被附接到系统板或在另一邻近位置中的其它组件。背侧金属层在背侧层周围不提供对可通过管芯的侧面到来的干扰的任何保护。通过累积层的TSV 122和连接通孔116提供该保护并且因为它们提供到管芯的侧面的保护而共同被称作侧通孔。

如所示的，对于有源电路在管芯上侧通孔在连接衬垫126的外侧。这些衬垫将功率、数据和控制连接到管芯的有源电路中来允许管芯执行它的意图的功能，诸如一般计算、并行图形处理、信号处理或存储。垂直堆叠并且对齐侧通孔以形成从系统板到背侧金属层的环绕有源电路并且也环绕将此电路连接到焊料球阵列108的通孔（未示出）的垂直导电线。侧通孔由基于要被阻挡的频率选择的间隙来分开。以此方式，通孔形成像法拉第筒的侧面的壁。

虽然在图1的截面图中仅两个通孔是可见的，但图2是如图1中的管芯的截面俯视图的通孔摆放的图解。如示出的，跨管芯110的有源电路130的周边存在相隔摆放的通孔116的阵列。可选择通孔的数量来为所预期量的EMI屏蔽提供充分的导电性。通孔的间距和定位的图案可适配于适合芯片的尺寸以及要被屏蔽的振幅和频率。为了提供大于约40dB的屏蔽有效性，可将由本文描述和示出的通孔创建的法拉第筒与额外的外部屏蔽组合。为了屏蔽具有1-20GHz范围中的频率的EMI，300µm到100µm的通孔间距可被使用以提供40dB或更佳的屏蔽有效性。频率越高，通孔间距越小。使用当前的WLCSP和其它类似类型的工艺，可容易地制造20µm到10µm的通孔间距。

图3是带有背侧EMI/RFI屏蔽的堆叠的管芯的截面侧视图。底部芯片310类似于图1的芯片并且底部芯片上方堆叠了第二芯片330。此堆叠的配置尤其良好地适合于处理器上方堆叠的存储器芯片，因为两个芯片可使用不同的制造技术并且相同的处理器可与不同尺寸或类型的存储器芯片一起被封装。然而，可将此堆叠的配置用于很多其它组合，诸如一般和图形处理、基带和射频信号处理、图像和视频处理等。虽然仅示出了一个上层管芯，但取决于管芯的相对尺寸，可存在多于一个上层管芯。

下层主芯片具有带有在前侧上形成的有源电路的硅衬底312以及用于将前侧连接到系统板、插入机构、插口、载体或其它结构中的功率、数据和控制信号的一组连接衬垫326。前侧触点上方形成了由介电质324的层分离的金属重分布层318、320。通过通孔（未示出）通过前侧介电质将前侧触点326连接到焊料球阵列308或其它类型连接器。然后将这些连接器附接到系统板或其它适合的结构。

如图1的示例中，背侧金属层314在下层主要或主管芯或芯片310的背上方形成屏蔽。通过被垂直堆叠通过前侧层的通孔316将背侧金属层连接到连接阵列308以连接到外部地平面。这些侧通孔形成屏蔽以保护管芯的侧面免受外部干扰或以保护外部管芯免受由此管芯310生成的干扰。

使用第二焊料球阵列336、连接盘栅格阵列、衬垫或连接盘阵列、或主管芯的背侧上的任何其它适合的电连接，次芯片330被附接在主芯片310的背侧上方。如所示的，使用通过主管芯的TSV 342将这些连接到主管芯。次管芯可通过TSV 322连接到主管芯的电路或者通过主管芯中的TSV 322和前侧层中的通孔（未示出）连接到系统板（例如102），或者两者都取决于管芯的性质和系统的类型。

为了在主管芯上容纳背侧连接，在背侧金属层中形成了开口340。在管芯的背侧上形成了连接衬垫，其中，移除了金属层以便与次管芯连接。在此示例中，开口中存在焊料球阵列336来提供用于功率、数据和控制的电连接。次管芯在管芯的顶部上方以及所有四个侧面上具有金属层来提供对任何种类的干扰的屏蔽。取决于次管芯的配置，管芯的顶部可以是前侧或背侧。

前侧和背侧之间的次管芯的侧面上的屏蔽334被连接到主管芯的背侧金属层。通过此金属层，次管芯被耦合到系统板的地平面。到地的连接可通过金属层之间的直接连接或者用添加的导线接合、或任何其它适合的方法。

第二硅管芯可采取各种不同形式中的任何形式。在一些实施例中，第二管芯具有前侧和背侧。前侧包含有源电路以及用于附接到第一管芯的背侧的连接盘阵列。第二金属层在第二管芯的背侧上方。第一管芯在背侧上具有衬垫以连接到第二管芯并且连接到第二管芯中的TSV以连接到第一管芯的背侧衬垫。

虽然顶部管芯具有背侧敷金属以及侧壁敷金属，但可使用通孔代替。顶部管芯330可以采用与底部或主管芯310相同的方式被形成，带有顶部的金属层和有源电路周围的通过管芯的垂直通孔。这些通孔可被连接到主管芯的背侧敷金属。次管芯的垂直通孔在此情况中以与主管芯的侧通孔的相同的方式作用于屏蔽次管芯的有源电路不受外部EMI或者屏蔽其它管芯不受顶部管芯生成的EMI。

图4是图3的堆叠的平面俯视图。在此示例中，主管芯的背侧金属层314具有中心开口，次管芯附接到中心开口。第二管芯322的顶部金属层被示出为摆放在此中心开口中。虽然将次管芯示出为具有与主管芯相同比例的长度和宽度并且被安装在主管芯的中心中，但本发明并非如此限制的。次管芯可具有任何其它形状并且在任何期望的方向上被偏移。如以上提及的，在管芯上方的不同位置中可存在多个管芯堆叠在主管芯上方。

虽然图1示出安装到大平坦衬底表面的管芯，但该管芯也可被安装在空穴中。在一些实施例中，在母板或其它衬底中通过激光消融或某一其它工艺形成空穴。然后在空穴的底部底面中形成与图1中示出的类似的连接阵列。然后使用例如表面安装技术将管芯或堆叠的管芯安装在此空穴中。可通过空穴中的连接阵列将背侧敷金属连接到母板中的地平面。因为管芯的底部被降低低于板或衬底的顶部表面，所以空穴允许系统的总高度被降低。

与以上示出的WLCSP配置相比，图5是倒装芯片配置中的堆叠的管芯的截面侧视图。可将示例中的任何示例修改成适合两个配置中的一个或另一个或者任何其它类似的管芯类型、结构和配置。此外，可在WLCSP类型管芯上方堆叠倒装芯片类型管芯，并且反之亦然。

在所示出的示例中，存在带有连接阵列的母板、系统板、插入机构或插口衬底352。将封装衬底354焊接或夹到板的连接阵列。衬底可以是以上提及的包含带有核或没有核的形式中的任何形式。使用适合的连接阵列将倒装芯片类型管芯356安装到封装衬底354。倒装芯片管芯在衬底对面的管芯的面上具有背侧敷金属层。TSV的阵列在布置（诸如图2中示出的布置）中环绕有源电路。TSV和背侧金属层提供如以上讨论的EMI屏蔽。

带有其自己的EMI屏蔽的另一管芯358可以可选择地以与以上关于图3描述的相同的方式被安装在主管芯356上方。此管芯可像主管芯那样使用TSV或在管芯的侧面上使用金属层。在任何情况中，次管芯的顶部上的金属层以及侧通孔或金属层通过主管芯被连接到衬底的地层。

图6-15示出用于生产如图1和3中示出的带有EMI屏蔽的WLCSP的制造阶段。可采用带有适合的适配的类似的方式制造倒装芯片和其它类型的管芯。以此方式生产的WLCSP具有嵌入在管芯以及背侧敷金属中的EMI屏蔽。图6是截面侧视图，其示出以晶片的形式的硅衬底402的一部分。将由此单个晶片形成多个芯片或管芯。已使用诸如照相平板印刷、蚀刻和沉积的任何期望的技术在衬底的前侧上形成了电路。在电路上方形成了多个连接衬垫或连接盘404以将该电路连接到外部组件。

图7是在薄化之后的图6中的晶片截面侧视图。晶片被安装在背磨削膜上并且在已形成了电路之后，使晶片的背侧薄化来降低管芯的整体尺寸。

图8是在已形成了通过晶片的背侧的硅通孔405之后的图7中的晶片的截面侧视图。可通过蚀刻、钻孔和另一适合的技术形成这些通孔并且然后用诸如铜或铝的适合的导体填充这些通孔。这些通孔405提供到图9的背侧金属层的电连接并且也连接到顶侧通孔以将背侧金属连接到衬底的地平面。这些通孔405也形成如以上描述的侧通孔EMI屏蔽的一部分。

图9是在背侧敷金属层406已被添加到晶片之后的图8中的晶片的截面侧视图。可电镀晶片的背侧来形成此层。此背侧电镀层形成EMI屏蔽的一部分并且电气上连接到TSV405。

图10是在介电累积层408已被沉积在管芯的前侧上方以及电路层上方之后的图9的晶片的截面侧视图。此外，通孔412已形成并且通过介电质填充，以及介电层上方形成了金属重分布层410。累积层在晶片层被建造为WLCSP封装的一部分。在外侧堆叠的通孔412连接所有的地平面并且将地平面连接到管芯的背侧金属。外侧通孔形成用于背侧敷金属406的地连接并且也是EMI屏蔽的一部分。内侧通孔形成到管芯的功率、数据和控制连接。

图11是在额外的介电质和金属层已被形成以进一步建立封装之后的晶片的截面侧视图。最后的前侧重分布层410上方形成了额外的介电层414。在先前的通孔412上方堆叠了通孔418，以连通到背侧金属层406。在第二介电层414上方电镀了额外的金属层416。

图12是图11的晶片的带有在最后的金属层416上方沉积的另一介电累积层420的截面侧视图。图13是图12的晶片带有先前的通孔412、418上方的额外堆叠的通孔422的截面侧视图，通孔422连接到诸如连接盘、衬垫、焊料球或另一电连接器的金属连接424的阵列。在所说明的示例中，这完成了晶片的前侧层。最后的层的通孔422将最后的重分布层416连接到焊料球阵列424。

在其它实施例中，可存在更多或更少的介电质和金属层。可将金属层图案化以将管芯触点的重分布和间距转化提供到封装前侧上的焊料球424。在此示例中，提供焊料球用于表面安装连接。在其它实施例中，可使用其它类型的物理和电连接。

图14示出通过晶片衬底402以及金属和介电层的锯切口426，该锯切口426将晶片单一化（singulate）为各个管芯428。图15中示出了单一化的管芯428并且管芯428与图1中示出的管芯类似。最终管芯具有很多垂直堆叠的通孔412、418、422以形成在有源电路404以及通过介电质的数据或信号线周围的屏蔽。这些侧通孔与标准通孔同时被制作，所述标准通孔通过前侧层408、410、414、416、420连接到功率、数据和控制信号。因此能够不用额外的步骤并且几乎不用额外的成本制作它们。图15示出带有金属屏蔽和可选地薄化的背侧硅衬底的最终单一化的管芯。用侧通孔增强了背侧金属来提供完全的EMI和RFI保护。

本文描述的方法具体适合于将屏蔽添加到任何FC（倒装芯片）封装、WLCSP或类似类型的封装。这允许封装内的或封装之外侧的敏感装置被保护。如本文描述的，在WLCSP或类似的封装中使用堆叠的通孔和地平面形成了EMI笼。在FC或WLCSP衬底中，TSV通孔将背侧敷金属层连接到接地的平面。

如本文描述的EMI屏蔽可在嵌入管芯体系中在EMI对于其是主要顾虑的通信和类似类型的装置中是有用的。可将不同的芯片与彼此更接近地安装因为由一个芯片在另一芯片上强加的EMI将会更低。当被彻底进行时，可以不需要额外的屏蔽或法拉第筒。

可使用有机或水性液体中分散的金属微粒将背侧敷金属114、332、334、406电镀到管芯的背侧。也可使用喷涂来应用此类涂层。在一些实施例中，可使用多于25µm厚的厚涂层与大约几µm厚的金属微粒。

对于封装的降低的z-高度，可使用诸如无电镀涂层的更薄的涂层。可将诸如银、铜、金、铝、锌、镍或锡等的各种金属用作屏蔽材料。也可使用金属层的各种组合，例如在1000nm的铜上方使用250nm的镍。可基于要被屏蔽的干扰的所预期的振幅和频率来选择层的特定的组合以及厚度。

为了提供大于约40dB的屏蔽有效性，可将本文描述的敷金属和通孔系统与额外的外部屏蔽组合或者可使用更复杂的多层涂层。取决于实现，对于所期望的EMI屏蔽而言甚至非常薄的无电镀涂层可以是足够的。

图16示出根据发明的一个实现的计算装置100。计算装置100容纳板2。板2可包含多个组件，包含但不限于处理器4以及至少一个通信芯片6。处理器4物理上和电气上被耦合到板2。在一些实施例中，所述至少一个通信芯片6也物理上和电气上被耦合到板2。在另外的实现中，通信芯片6是处理器4的一部分。

取决于它的应用，计算装置100可包含其它组件，其它组件可或可不物理上和电气上被耦合到板2。这些其它组件包含但不限于易失性存储器（例如DRAM）8、非易失性存储器（例如ROM）9、闪速存储器（未示出）、图形处理器12、数字信号处理器（未示出）、保密处理器（未示出）、芯片集14、天线16、诸如触屏显示器的显示器18、触屏控制器20、触觉致动器阵列21、电池22、音频编码解码器（未示出）、视频编码解码器（未示出）、功率放大器24、全球定位系统（GPS）装置26、罗盘28、加速计（未示出）、陀螺仪（未示出）、扬声器30、相机32以及海量存储装置（诸如硬盘驱动器）10、压缩盘（CD）（未示出）、数字多功能盘（DVD）（未示出）、和诸如此类。可将这些组件连接到系统板2、安装到系统板或与任何其它组件组合。

通信芯片6使得用于往和来于计算装置100的数据传输的无线和/或有线通信能够实现。术语“无线”及其派生可用于描述可通过使用通过非固体介质的调制的电磁辐射来通信数据的电路、装置、系统、方法、技术、通信信道等。该术语不意味着所关联的装置不包含任何导线，虽然在一些实施例中它们可能不包含导线。通信芯片6可实现多个无线或有线标准或协议中的任何标准或协议，包含但不限于WiFi（IEEE 802.11系列）、WiMAX（IEEE802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其以太网派生、以及指明为3G、4G、5G及后续的任何其它无线和有线协议。计算装置100可包含多个通信芯片6。例如，第一通信芯片6可被专用于诸如Wi-Fi和蓝牙的更短范围的无线通信，并且第二通信芯片6可被专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它的更长范围的无线通信。

计算装置100的处理器4包含处理器4内封装的集成电路管芯。在发明的一些实现中，如果期望的话，包含处理器、存储器装置、通信装置或其它组件的封装可包含如本文描述的连接和干扰屏蔽。术语“处理器”可指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。

在各种实现中，计算装置100可以是膝上型计算机、上网本、笔记本计算机、超级计算机、智能电话、平板计算机、个人数字助理（PDA）、超移动PC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、数字视频记录机、可穿戴设备以及无人机。在另外的实现中，计算装置100可以是处理数据的任何其它电子装置。

可将实施例适配成对于不同实现与各种不同类型的封装一起使用。对“一个实施例”、“一实施例”、“示例实施例”、“各种实施例”等的引用指示这样描述的发明的实施例可包含具体特征、结构或特性，但不是每个实施例都必须包含所述具体特征、结构或特性。此外，一些实施例可具有对于其它实施例所描述的特征中的一些或全部或都不具有。

在下层描述和权利要求中，可使用术语“耦合”连同它的派生。“耦合”用于指示两个或更多元件合作或与彼此交互，但它们在它们之间可或可不具有中介的物理或电气组件。

在权利要求中使用时，除非另有指定，否则，用于描述通用元件的顺序形容词“第一”、“第二”、“第三”等的使用仅指示相似元件的不同实例正被提及，并非旨在要暗示这样描述的元件必需是处于给定的序列，无论时间上、空间上、排序或者以任何其它方式。

附图和前述的描述给出实施例的示例。本领域技术人员将领会，所描述的元件中的一个或多个元件也可被组合到单个功能元件中。备选地，某些元件可被分割成多个功能元件。可将来自一个实施例的元件添加到另一实施例中。例如，可改变如本文描述的和示出的元件的特定位置，并且不限制成示出的那样。此外，不需要以示出的顺序实现任何流程图的动作；所有的动作也不一定都需要被执行。同样地，不取决于其它动作的那些动作可与所述其它动作并行执行。绝对不由这些具体示例来限制实施例的范围。无论在说明书中是否明确被给出，诸如结构、尺寸以及材料的使用中的差异的众多变体是可能的。实施例的范围至少与由随附的权利要求给出的一样宽。

下层示例属于另外的实施例。可将不同实施例的各种特征通过一些特征被包含和其它的被排除来进行各种组合以适合各种不同的应用。一些实施例属于一种设备，所述设备包含：硅衬底，所述硅衬底具有前侧和背侧，所述前侧包含有源电路以及用于附接到衬底的触点阵列；敷金属层，所述敷金属层在所述管芯的所述背侧上方，所述敷金属层用于防护有源电路不受通过所述背侧的干扰；以及多个硅通孔，所述多个硅通孔在一端耦合到所述背侧敷金属并且在另一端耦合到所述触点阵列中的触点，所述多个硅通孔用于防护有源电路不受通过所述管芯的侧面的干扰。

另外的实施例包含：金属层和介电层，所述金属层和所述介电层在所述有源电路和所述前侧触点上方，由所述介电层将所述金属层彼此分离；焊料球阵列，所述焊料球阵列在外介电层上方，焊料球阵列用于接触所述衬底；以及多个侧通孔，所述多个侧通孔用于通过所述金属和介电层将所述硅通孔连接到所述焊料球阵列。

另外的实施例包含所述衬底，其中，所述衬底是印刷电路板（PCB），并且其中通过表面安装技术将所述焊料球阵列附接到所述PCB。

在另外的实施例中，所述侧通孔与彼此以小于电磁干扰的预期波长的距离被分隔。

在另外的实施例中，所述侧通孔在所述有源电路外侧以防护所述有源电路不受外侧电磁干扰。

在另外的实施例中，所述背侧金属层是电镀的铜层。

在另外的实施例中，所述硅衬底在应用所述背侧敷金属层之前被薄化。

在另外的实施例中，所述硅通孔被蚀刻通过所述硅衬底并且被用铜填充。

另外的实施例包含：所述硅衬底上方的第二硅管芯，所述第二硅管芯要附接到所述硅衬底的所述背侧；以及所述第二硅管芯上方的第二金属层，所述第二金属层被耦合到所述第一金属层。

在另外的实施例中，所述第二硅管芯被安装在所述背侧敷金属层中的开口内。

在另外的实施例中，所述第二硅管芯在所述管芯的侧面上具有电气上耦合到所述第二金属层并且耦合到所述第一金属层的金属层，并且其中，所述第二金属层通过所述侧金属层耦合到所述第一金属层。

一些实施例属于一种方法，该方法包含：在硅衬底的前侧上形成有源电路和用于附接到的衬底的触点阵列；形成从所述硅衬底的背侧到触点的所述前侧阵列的触点的多个硅通孔来防护所述有源电路不受通过所述管芯的所述侧面的干扰；以及在所述硅衬底的所述背侧上方并且在所述硅通孔上方应用金属层以防护所述有源电路不受通过所述硅衬底的所述背侧的干扰，其中，所述背侧金属层通过所述硅通孔被接地。

另外的实施例包含：在所述有源电路和所述前侧触点上方形成金属层和介电层，由所述介电层将所述金属层彼此分离；以及形成通过所述金属和介电层的多个侧通孔以连接到所述硅通孔；以及在外介电层上方应用焊料球阵列以将所述侧通孔连接到外部地平面。

另外的实施例包含单一化所述硅衬底来形成多个管芯，和将至少一个管芯附接到印刷电路板（PCB），其中，通过表面安装技术将所述焊料球阵列附接到所述PCB。

另外的实施例包含在形成所述多个侧通孔期间形成通过所述金属和介电层的数据通孔以连接到所述有源电路。

在另外的实施例中，应用金属层包括在所述硅衬底的所述背侧上方电镀有机液体中分散的金属微粒。

在另外的实施例中，所述金属层包括在第二无电镀铜层上方的第一无电镀镍。

一些实施例属于一种计算系统，所述计算系统包含：印刷电路板，附接到所述印刷电路板的存储器，以及附接到所述印刷电路板的封装，所述封装具有：硅衬底，所述硅衬底具有前侧和背侧，所述前侧包含有源电路和用于附接到衬底的触点阵列；敷金属层，所述敷金属层在所述管芯的所述背侧上方，所述敷金属层用于防护有源电路不受通过所述背侧的干扰；以及多个硅通孔，所述多个硅通孔在一端耦合到所述背侧敷金属并且在另一端耦合到所述触点阵列的触点，所述多个硅通孔用于防护有源电路不受通过所述管芯的所述侧面的干扰。

在另外的实施例中，所述印刷电路板包括地平面，并且其中，所述敷金属层通过所述硅通孔耦合到所述地平面。

在另外的实施例中，将所述硅通孔被分隔开以在所述有源电路周围形成法拉第筒。

Claims (20)

1.一种包含屏蔽的管芯的设备，所述设备包括：

硅衬底，所述硅衬底具有前侧和背侧，所述前侧包含有源电路以及用于附接到衬底的触点阵列；

敷金属层，所述敷金属层在所述管芯的所述背侧上方，所述敷金属层用于防护有源电路不受通过所述背侧的干扰；以及

多个硅通孔，所述多个硅通孔在一端耦合到所述背侧敷金属并且在另一端耦合到所述触点阵列中的触点，所述多个硅通孔用于防护有源电路不受通过所述管芯的侧面的干扰。

2.如权利要求1所述的设备，进一步包括：

金属层和介电层，所述金属层和所述介电层在所述有源电路和前侧触点上方，由所述介电层将所述金属层彼此分离；

焊料球阵列，所述焊料球阵列在外介电层上方，所述焊料球阵列用于接触所述衬底；以及

多个侧通孔，所述多个侧通孔用于通过所述金属和介电层将所述硅通孔连接到所述焊料球阵列。

3.如权利要求2所述的设备，进一步包括所述衬底，其中，所述衬底是印刷电路板（PCB），并且其中通过表面安装技术将所述焊料球阵列附接到所述PCB。

4.如权利要求2所述的设备，其中，所述侧通孔与彼此以小于电磁干扰的预期波长的距离被分隔。

5.如权利要求2所述的设备，其中，所述侧通孔在所述有源电路外侧以防护所述有源电路不受外侧电磁干扰。

6.如所述以上权利要求中的任一项或多项所述的设备，其中，所述背侧金属层是电镀的铜层。

7.如所述以上权利要求中的任一项或多项所述的设备，其中，所述硅衬底在应用所述背侧敷金属层之前被薄化。

8.如所述以上权利要求中的任一项或多项所述的设备，其中，所述硅通孔被蚀刻通过所述硅衬底并且被用铜填充。

9. 如所述以上权利要求中的任一项或多项所述的设备，进一步包括：

所述硅衬底上方的第二硅管芯，所述第二硅管芯要附接到所述硅衬底的所述背侧；以及

所述第二硅管芯上方的第二金属层，所述第二金属层被耦合到所述第一金属层。

10.如权利要求9所述的设备，其中，所述第二硅管芯被安装在所述背侧敷金属层中的开口内。

11.如权利要求10所述的设备，其中，所述第二硅管芯在所述管芯的侧面上具有电气上耦合到所述第二金属层并且耦合到所述第一金属层的金属层，并且其中，所述第二金属层通过所述侧金属层耦合到所述第一金属层。

12.一种用于制造屏蔽的管芯的方法，所述方法包括：

在硅衬底的前侧上形成有源电路和用于附接到衬底的触点阵列；

形成从所述硅衬底的背侧到触点的前侧阵列的触点的多个硅通孔来防护所述有源电路不受通过所述管芯的侧面的干扰；以及

在所述硅衬底的所述背侧上方并且在所述硅通孔上方应用金属层以防护所述有源电路不受通过所述硅衬底的所述背侧的干扰，其中，背侧金属层通过所述硅通孔被接地。

13.如权利要求12所述的方法，进一步包括：

在所述有源电路和所述前侧触点上方形成金属层和介电层，由所述介电层将所述金属层彼此分离；

形成通过所述金属和介电层的多个侧通孔以连接到所述硅通孔；以及

在外介电层上方应用焊料球阵列以将所述侧通孔连接到外部地平面。

14.如权利要求13所述的方法，进一步包括单一化所述硅衬底来形成多个管芯，和将至少一个管芯附接到印刷电路板（PCB），其中，通过表面安装技术将所述焊料球阵列附接到所述PCB。

15.如权利要求13或14所述的方法，进一步包括在形成所述多个侧通孔期间形成通过所述金属和介电层的数据通孔以连接到所述有源电路。

16.如权利要求12-15中的任一项或多项所述的方法，其中，应用金属层包括在所述硅衬底的所述背侧上方电镀有机液体中分散的金属微粒。

17.如权利要求16所述的方法，其中，所述金属层包括在第二无电镀铜层上方的第一无电镀镍。

18.一种计算系统，包括：

印刷电路板；

附接到所述印刷电路板的存储器；以及

附接到所述印刷电路板的封装，所述封装具有：硅衬底，所述硅衬底具有前侧和背侧，所述前侧包含有源电路和用于附接到衬底的触点阵列；敷金属层，所述敷金属层在所述管芯的背侧上方，所述敷金属层用于防护有源电路不受通过所述背侧的干扰；以及多个硅通孔，所述多个硅通孔在一端耦合到所述背侧敷金属并且在另一端耦合到所述触点阵列的触点，所述多个硅通孔用于防护有源电路不受通过所述管芯的侧面的干扰。

19.如权利要求18所述的计算系统，其中，所述印刷电路板包括地平面，并且其中，所述敷金属层通过所述硅通孔耦合到所述地平面。

20.如权利要求18或19所述计算系统，其中，所述硅通孔被分隔开以在所述有源电路周围形成法拉第筒。