CN108696336A - 信号传输方法以及通信系统 - Google Patents
信号传输方法以及通信系统 Download PDFInfo
- Publication number
- CN108696336A CN108696336A CN201810052750.1A CN201810052750A CN108696336A CN 108696336 A CN108696336 A CN 108696336A CN 201810052750 A CN201810052750 A CN 201810052750A CN 108696336 A CN108696336 A CN 108696336A
- Authority
- CN
- China
- Prior art keywords
- transmission
- signal
- frame
- data
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及信号传输方法以及通信系统。使用多个传输路径并行传输同样的信号时,多个信号数据会由于共通的干扰因素而出现同样的破损模式。本发明的传输方法经由多个传输路径连接发送装置与接收装置,并经由所述传输路径传输信号,其中,将与各传输路径对应的数据帧构成为使得规定信号的存储位置在各不相同的时刻出现在各传输路径上,并且通过多个传输路径并行传输存储了规定信号的数据帧。
Description
技术领域
本发明涉及一种信号的传输方法和通信系统。
背景技术
作为分别用单独的信号线来传输装置等中使用的大量信号的替代,期望将这些信号的状态转换为数字数据(以下称为“信号数据”),并利用少量的通信线或者无线来进行传输的方式。尤其是,对于与装置的安全性有关的信号以及与任务关键功能有关的信号,可使用例如通过使信号数据冗余化后再进行传输来确保可靠性的方式。
具体而言,如专利文献1所述,公开了一种线路控制系统,其利用多个通信网络同时传输相同的通信数据,并采用其中在接收侧最先接收到的数据。此外,专利文献2中公开了一种数据传输控制装置,其在使用多个传输路径传输数据时实施控制,使各传输路径的传输定时互不相同。
【现有技术文献】
【专利文献】
【专利文献1】日本专利特开2008-172656号公报
【专利文献2】日本专利特开平11-346195号公报
发明内容
【发明所要解决的技术问题】
如专利文献1所揭示,即使在使用多个传输路径使信号数据冗余化时,如果在传输路径上或其附近存在有强烈的噪声源等干扰因素,则会受到它们的影响,可能会出现冗余化后的信号数据同时发生破损的情况。此时,根据收发装置的结构,有时会无法正确检测出此种数据的同时破损。例如,装置构成为根据路径间的多数决定来判定信号数据的妥当性时,如果数据同时破损的路径在整体中占多数,则会选择破损后的数据。
另一方面,如专利文献2所揭示,通过按照传输路径以不同的定时传输信号数据,能够减轻因共通的干扰因素而使信号数据在多个传输路径上同时发生破损的危险性,但由于各传输路径的信号的传输延迟不同,所以整体上传输延迟的最差值可能会变差。因此,有时也会不适用于上述与安全功能和任务关键功能有关的信号。
本发明鉴于上述课题,其目的在于提供一种在使用多个传输路径传输信号数据时,能够减轻因共通的干扰因素而出现数据同时破损的传输方法以及传输装置。
【解决技术问题所采用的技术方案】
为了解决上述课题,本发明采用了例如权利要求书中所述的结构。
本申请中含有多种解决上述课题的技术方案,若举其中一例,可列举一种信号传输方法,其通过多个传输路径并行传输存储有信号数据的数据帧,其特征在于,将与各所述传输路径对应的所述数据帧构成为使得所述信号数据的存储位置在各不相同的时刻出现在各所述传输路径上。
【发明效果】
根据本发明,通过例如将针对各传输路径的数据帧构成为使得各信号数据的存储位置互不相同,从而即使在多个传输路径上同时构成所述数据帧,也能够在互不相同的时刻出现信号数据。因此,即使在存在有共通的干扰因素时,也能够减轻在多个传输路径上同时发生信号数据破损的危险性。总而言之,由于同时向各传输路径上传输数据帧,无需增加传输延迟的最差值,即可传输与安全功能和任务关键功能有关的信号。
【附图说明】
图1是本发明的第一实施例即通信系统的整体结构。
图2是本发明的第一实施例即不同通信系统的整体结构例。
图3是本发明的第一实施例中的发送装置的结构例。
图4是本发明的第一实施例中的帧数据的结构例。
图5是本发明的第一实施例中的接收装置的结构例。
图6是本发明的第一实施例中的帧变形部的详细结构。
图7是本发明的第二实施例中的帧恢复部的详细结构。
【具体实施方式】
以下使用附图说明实施例。
【实施例1】
作为本发明的第一实施例,显示在通信系统中将搭载在控制对象物体上的安全装置的信号通过多个传输路径传输至控制柜时的结构例,说明本发明的原理。
首先,参照图1说明本实施例的整体结构。
通信线3连接着控制对象物体1和控制柜2,其目的在于,获得控制对象物体1内外的装置组的状态、控制该装置组以及向该装置组供电。通信线3为电线,搭载在控制对象物体1上的发送装置10以及内置在控制柜2中的接收装置20通过内置在通信线3中的串行传输路径30~32进行连接。
来自搭载在控制对象物体1的内外的开关·传感器组11的输入信号11a经由各信号线输入至发送装置10。另外,在控制对象物体上,还搭载着例如操作·显示盘12这种面向乘客的装置等。另一方面,输出信号20a从接收装置20输出,并输入控制柜2。
串行传输路径30~32可根据控制对象物体的规格和设置环境,任意选择适当的传输介质和传输技术。例如,传输介质中包含并行线、双绞线(twisted pair)、同轴电缆以及光纤等,传输技术中包含RS-485以及以其为基础的各种现场总线标准等。本实施例中,为了确保输入信号11a在传输中的可靠性,采用了由串行传输路径30~32形成的3并行冗余结构。该传输路径的冗余度是基于系统要求的可靠性而进行设计的,并不会改变本实施例的本质。
此外,根据通信系统,也可以不具备通信线3,而通过无线来连接发送装置10与接收装置20。此时,如图2所示,通过无线发送装置300和无线接收装置301来构成串行传输路径30~32。无线发送装置300与无线接收装置301能够采用使用了例如IEEE802.11标准等无线技术的装置结构。以下详细说明在图1和图2的系统中,当通信线3、无线通信的传输路径上或者其附近存在有强烈的噪声源等干扰因素时,用于防止经冗余化的信号数据因这些因素的影响而同时发生破损的实施例。
接着,参照图3说明发送装置10的结构。
发送装置10的结构中含有信号输入部100、帧生成部110、帧变形部120~122、发送I/F部130~132以及发送控制部140。
信号输入部100提供将输入信号11a读取至发送装置10且以数字数据等形式输出规定信号即输入信号值100a的接口功能,例如,由微处理器的输入端口以及缓冲电路、电压转换电路等周边电路构成。
帧生成部110提供生成规定的帧数据110a的功能,该帧数据110a用于通过串行传输路径30~32传输输入信号值100a。例如,帧生成部110按照系统中定义的信号的更新周期,定期参照输入信号值100a,并存储至内部的缓冲存储器111中。接着,将通过串行传输路径30~32进行传输时所需的管理信息、例如规定的标识头、接收方装置及/或发送源装置的地址、传输状态标志(例如要求、确认、错误。但并不限定于此)、序列号、错误检测符号及/或错误订正符号等存储至缓冲存储器111中,构成帧数据110a。帧数据110a的例子如图4所示。
帧变形部120~122提供基于规定的规则将帧数据的格式进行变形的功能,使得在串行传输路径30~32上传输由帧生成部110生成的帧数据110a时,输入信号值100a在不同的时刻出现在各传输路径上。例如构成为,将帧数据110a输入至帧变形部120、121、122后,分别将帧数据旋转互不相同的比特数,并将输入信号值配置在从帧数据的前端起互不相同的比特位置,然后输出变形帧数据120a~122a。动作的详情如下所述。
发送I/F部130~132是具有分别向串行传输路径30~32发送变形帧数据120a~122a的功能的单元。它们能够由例如微处理器的串行端口(UART或者USART)、并/串转换器(SERDES)、移位寄存器等数字接口电路以及符合串行传输路径30~32的规格的发送电路、例如RS-485收发器等构成。另外,通过发送I/F部130~132发送变形帧数据时,也可以按照一般使用的通信协议例如TCP和UDP等进行封装。因此,能够运用通用的网络设备来传输信号,并能够期待采购性的改善。并且,发送I/F部130~132也可以构成为,在输入变形帧数据的同时开始发送,例如在串行传输路径30~32上切换收发时,或者以在各传输路径确保相同的传输延迟为目的,根据从发送控制部140输出的共通的发送控制信号140a来开始发送。
接着,参照图5说明接收装置20的结构。
接收装置20构成为,包含接收I/F部200~202、帧恢复部210~212、帧检查部220~222、信号值提取部230以及信号输出部240。
接收I/F部200~202是具有分别从串行传输路径30~32接收变形帧数据200a~202a的功能的单元。与发送I/F部130~132同样,能够由例如微处理器的串行端口(UART或者USART)、并/串转换器(SERDES)、移位寄存器等数字接口电路以及符合串行传输路径30~32的规格的接收电路、例如RS-485收发器等构成。期待变形帧数据200a~202a分别与发送I/F部130~132发送的变形帧数据120a~122a相同。
帧恢复部210~212具有通过反向采用帧变形部120~122所使用的规则,从针对各传输路径而变形的帧数据的格式恢复帧数据110a的功能。例如,帧恢复部210、211、212通过使变形帧数据200a~202a分别反向旋转与帧变形部120、121、122相同的比特数,能够获得具有相同格式的恢复帧数据210a~212a。
帧检查部220~222参照恢复帧数据210a~212a中所含的所述管理信息,检查接收I/F部200a~202a所接收到的变形帧数据200a~202a是否正常。例如,检查是否为本装置应接收的帧数据、该帧数据是否无重复或遗漏地接收、输入信号值的值是否无误地传输。检查的结果为帧数据210a~212a正常时,将它们输出至信号值提取部230。如果帧数据210a~212a出现错误,则不将它们输出至信号值提取部230,而是将错误通知或无效值输出至信号值提取部230。
信号值提取部230具备将帧检查部220~222输出的正常的帧数据210a~212a进行汇集/选择并从输入信号值的字段中提取信号值后将输出信号值230a输出的功能。汇集/选择的算法应基于电梯系统要求的延迟时间等的限制来进行设计,例如选择所输入的帧数据中最先接收的数据,其余的数据则作为重复数据进行废弃。
信号输出部240提供根据采用数字数据等形式的输出信号值230a生成并输出采用控制柜2可利用的形式的输出信号21a的接口功能。例如,能够由微处理器的输出端口和缓冲电路、电压转换电路等周边电路结构。
以下说明帧变形部与帧恢复部210~212的详细结构。本实施例中,帧变形部120~122具有相同的结构,以下作为代表,显示帧变形部120的结构。同样地,帧恢复部210~212具有相同的结构,作为代表,显示帧恢复部210的结构。
帧变形部120的详细结构如图6所示。帧变形部120由帧写入部1201、缓冲存储器1202、旋转控制部1203以及帧输出部1204构成。帧写入部1201将所输入的帧数据110a依次写入缓冲存储器1202。此时,从旋转控制部1203获得旋转长度1203a,并开始写入,使帧数据110a的前端配置在从缓冲存储器1202的前端偏离旋转长度1203a的位置。
首先,帧写入部1201写入至从帧数据110a的末尾起剩余的旋转长度1203a的位置,最后帧写入部1201从缓冲存储器1202的前端写入帧数据110a的剩余部分。通过以上动作,正好可以生成将原来的帧数据110a旋转了旋转长度1203a的变形帧数据120a。所生成的变形帧数据210a通过帧输出部1204从缓冲存储器1202的前端开始读取并输出。
例如,通过调整各路径的旋转长度1203,使其与传输路径上或其附近产生的噪声的产生周期不一致,能够降低在各传输路径上传输的帧数据因噪声而同时发生破损的频度。
接着,帧恢复部210的详细结构如图7所示。帧恢复部210由帧输入部2101、缓冲存储器2102、旋转控制部2103以及帧读取部2104构成。所输入的变形帧数据200a通过帧输入部2101从缓冲存储器2102的前端依次写入。
帧读取部2104从旋转控制部2103获得旋转长度2103a,并从自缓冲存储器2012的前端偏离旋转长度2103a的位置开始读取。帧读取部2104读取数据,直至缓冲存储器2102中的帧数据末尾,并作为恢复帧数据210a依次输出。帧读取部2104最后将读取位置返回至缓冲存储器2102的前端,从缓冲存储器读取并输出旋转长度2103的帧数据。通过以上动作,将由帧变形部120实施旋转后的变形帧数据120a反向旋转,生成恢复帧数据210a。恢复帧数据210a可期待与原来的帧数据110a相同。
最后,说明本实施例中的信号的传输路径。由开关·传感器11生成的输入信号11a通过信号输入部100转换为输入信号值100a。输入信号值100a由帧生成部110以规定的周期进行读取,并存储至帧数据110a中。
帧数据110a通过帧变形部120~122转换为旋转了分别与串行传输路径30~32对应的旋转长度的变形帧数据120a~122a后,通过发送I/F部130~132分别发送至串行传输路径30~32。
变形帧数据120a~122a通过接收I/F部200~202接收为变形帧数据200a~202a。虽然期待变形帧数据120a~122a与变形帧数据200a~202a分别相同,但有可能会因传输路径上或其周边的噪声源而发生破损。
变形帧数据在帧恢复部210~212中,向与帧变形部120~122相反的方向旋转与传输路径30~32对应的旋转长度,转换为与帧数据110a相同格式的恢复帧数据210a~212a。
分别通过帧检查部220~222检查恢复帧数据210a~212a是否正常,仅在正常时才汇集至信号值提取部230。信号值230中,从正常接收的帧数据中提取输入信号值100a,并通过信号输出部240输出至控制柜2。根据以上说明的结构和动作,通过传输按照传输路径实施了不同变形的帧数据,能够使存储的输入信号值分别在传输路径上于不同时刻出现。因此,即使因共通的干扰因素而在多个传输路径上发生帧数据破损时,也能够减少各传输路径上的帧数据同时发生同样模式的错误的情况,并且能够改善使用多条路径进行冗余传输的可靠性。
另外,以上说明中,关于结构未作特别禁止的功能和单元也可通过利用电路、电子电路、逻辑电路以及内置着这些的集成电路、微型计算机、处理器以及与其类似的运算装置、ROM、RAM、闪存、硬盘、SSD、内存卡、光盘以及与其类似的存储装置、总线、网络以及与其类似的通信装置、以及周边的各装置的组合来执行的程序来实现,请注意任一种实施方式下,本发明都可成立。
此外,本发明并不限定于上述实施例,包含各种变形例。例如,控制对象物体可以是能够利用驱动机构进行移动的物体。通信系统可以是用来传输在对控制对象物体的移动进行控制的控制装置与控制对象物体之间收发的与安全功能和任务关键功能有关的信号的系统。此时,控制对象物体通过通信线、无线将传感器检测出的与安全功能和任务关键功能有关的信号传输至控制装置。控制装置通过这些信号传输与对控制对象物体的控制有关的信号,并通过所传输的信号,利用驱动机构对控制对象物体进行控制。
因此,为了在说明本发明时能够容易理解,详细地说明了上述实施例,但并非限定于必须具备所说明的所有结构。此外,可以将某一实施例的部分结构替换为其他实施例的结构,还可以在某一实施例的结构上加上其他实施例的结构。此外,还可以对各实施例的部分结构进行其他结构的追加、删除、替换。
【符号说明】
10 发送装置
20 接收装置
30~32 串行传输路径
100 信号输入部
110 帧生成部
120 帧变形部
130 发送I/F部
140 发送控制部
200 接收I/F部
210 帧恢复部
220 帧检查部
230 信号提取部
240 信号输出部
Claims (4)
1.一种传输方法,其经由多个传输路径连接发送装置与接收装置,并经由所述传输路径传输信号,其特征在于,
将与各传输路径对应的数据帧构成为使得规定信号的存储位置在各不相同的时刻出现在各传输路径上,
并且通过多个传输路径并行传输上述构成的、且存储了所述规定信号的数据帧。
2.根据权利要求1所述的信号发送方法,其特征在于,所述规定信号按照所述传输路径,将所述数据帧旋转不同的比特长度。
3.一种通信系统,其含有经由多个传输路径传输信号的传输装置,其特征在于,
所述传输装置具有:
将数据帧变形以使规定信号的存储位置在各不相同的时刻出现在各所述传输路径上的单元;以及
通过多个传输路径并行传输存储所述规定信号且经过变形的数据帧的单元。
4.根据权利要求3所述的信号发送装置,其特征在于,将所述数据帧进行变形的单元按照各所述传输路径,将所述数据帧旋转不同的比特长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-069568 | 2017-03-31 | ||
| JP2017069568A JP2018174369A (ja) | 2017-03-31 | 2017-03-31 | 信号伝送方法及び通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108696336A true CN108696336A (zh) | 2018-10-23 |
Family
ID=63844226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810052750.1A Pending CN108696336A (zh) | 2017-03-31 | 2018-01-19 | 信号传输方法以及通信系统 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2018174369A (zh) |
| CN (1) | CN108696336A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7196690B2 (ja) | 2018-09-19 | 2022-12-27 | セイコーエプソン株式会社 | プリントヘッド制御回路、プリントヘッド及び液体吐出装置 |
| CN111597271B (zh) * | 2020-05-25 | 2023-05-12 | 东北电力大学 | 一种电力通信信息储存系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148920A (zh) * | 1994-05-27 | 1997-04-30 | 英国电讯有限公司 | 具有信道转换装置的数据通信系统 |
| CN1703037A (zh) * | 2004-05-25 | 2005-11-30 | 株式会社Ntt都科摩 | 发送器和发送控制方法 |
| CN1842069A (zh) * | 2005-03-31 | 2006-10-04 | 欧姆龙株式会社 | 接收数据补偿装置 |
| CN101057221A (zh) * | 2004-11-12 | 2007-10-17 | 脉冲互联有限公司 | 超宽带通信装置和方法 |
| US20080002571A1 (en) * | 2006-06-28 | 2008-01-03 | Fujitsu Limited | Communication device for performing redundant data communication |
| CN101421963A (zh) * | 2006-04-10 | 2009-04-29 | Lg电子株式会社 | 利用基于多载波无线接入技术的重复传输 |
| CN103957139A (zh) * | 2014-05-09 | 2014-07-30 | 天津市德力电子仪器有限公司 | 一种基于fpga的万兆以太网帧解析方法 |
| CN106100799A (zh) * | 2016-08-18 | 2016-11-09 | 西安中飞航空测试技术发展有限公司 | 用于多路以太网数据转换为pcm数据的转换方法 |
-
2017
- 2017-03-31 JP JP2017069568A patent/JP2018174369A/ja active Pending
-
2018
- 2018-01-19 CN CN201810052750.1A patent/CN108696336A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148920A (zh) * | 1994-05-27 | 1997-04-30 | 英国电讯有限公司 | 具有信道转换装置的数据通信系统 |
| CN1703037A (zh) * | 2004-05-25 | 2005-11-30 | 株式会社Ntt都科摩 | 发送器和发送控制方法 |
| CN101057221A (zh) * | 2004-11-12 | 2007-10-17 | 脉冲互联有限公司 | 超宽带通信装置和方法 |
| CN1842069A (zh) * | 2005-03-31 | 2006-10-04 | 欧姆龙株式会社 | 接收数据补偿装置 |
| CN101421963A (zh) * | 2006-04-10 | 2009-04-29 | Lg电子株式会社 | 利用基于多载波无线接入技术的重复传输 |
| US20080002571A1 (en) * | 2006-06-28 | 2008-01-03 | Fujitsu Limited | Communication device for performing redundant data communication |
| CN103957139A (zh) * | 2014-05-09 | 2014-07-30 | 天津市德力电子仪器有限公司 | 一种基于fpga的万兆以太网帧解析方法 |
| CN106100799A (zh) * | 2016-08-18 | 2016-11-09 | 西安中飞航空测试技术发展有限公司 | 用于多路以太网数据转换为pcm数据的转换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018174369A (ja) | 2018-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3827356B1 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
| US6715010B2 (en) | Bus emulation apparatus | |
| US10360098B2 (en) | High performance interconnect link layer | |
| KR101689998B1 (ko) | 고성능 인터커넥트 링크 계층 | |
| US20230092000A1 (en) | Serial interface for semiconductor package | |
| US7821919B2 (en) | Data processing apparatus and data processing method | |
| JP5509637B2 (ja) | フォールトトレラントシステム | |
| US20100250823A1 (en) | Pci-express communication system and pci-express communication method | |
| US8327053B2 (en) | Bus control system and semiconductor integrated circuit | |
| US20120030402A1 (en) | Pci express tlp processing circuit and relay device provided with this | |
| JP4629775B2 (ja) | PCIExpressデバイスのデータ完全性の並列検査方法 | |
| JP5772911B2 (ja) | フォールトトレラントシステム | |
| EP4049050B1 (en) | Performing scan data transfer inside multi-die package with serdes functionality | |
| CN108696336A (zh) | 信号传输方法以及通信系统 | |
| GB2574614A (en) | Interconnection network for integrated circuit | |
| CN109039329B (zh) | 转发装置以及控制系统 | |
| CN101601220A (zh) | 半导体集成电路及其设计方法 | |
| JP3996928B2 (ja) | 破損データを処理する方法 | |
| JP6668964B2 (ja) | 画像形成システム、画像データ送信部および画像データ伝送方法 | |
| JP2010183196A (ja) | データ転送システム、データ送信装置、データ受信装置及びデータ転送方法 | |
| US8639967B2 (en) | Controlling apparatus, method for controlling apparatus and information processing apparatus | |
| JP2016042218A (ja) | エラー検出装置及びエラー検出方法 | |
| JP2011025733A (ja) | 電子端末装置及び電子連動装置 | |
| CN114003543B (zh) | 一种高速串行总线时钟补偿方法及系统 | |
| US12549281B2 (en) | Operation method for electronic device and electronic device capable of performing advanced line encoding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181023 |