JP2011025733A

JP2011025733A - 電子端末装置及び電子連動装置

Info

Publication number: JP2011025733A
Application number: JP2009170683A
Authority: JP
Inventors: Toshihiro Imazawa; 利浩今澤
Original assignee: Kyosan Electric Manufacturing Co Ltd
Current assignee: Kyosan Electric Manufacturing Co Ltd
Priority date: 2009-07-22
Filing date: 2009-07-22
Publication date: 2011-02-10
Anticipated expiration: 2029-07-22
Also published as: JP4954249B2

Abstract

【課題】連動論理部に送信する送信データが正常であるかどうかを判断して送信データの健全性を図り、送信データの信頼性を向上させる。
【解決手段】電子端末装置１の時間差同期処理しているＣＰＵ２とＣＰＵ３で送信データに含まれるデータとＣＲＣを生成し、一方のＣＰＵ２は生成したデータのみを出力し、他方のＣＰＵ３は生成したＣＲＣのみを出力し、出力したデータとＣＲＣの論理和処理をして送信データを生成する。生成した送信データに含まれるデータとＣＲＣと２つのＣＰＵ２，３でそれぞれ生成したデータとＣＲＣと照合して一致しているかどうかを診断し、２つのＣＰＵ２，３の診断結果が正常のときだけ送信データを送信して、送信する送信データの信頼性を向上させる。
【選択図】図１

Description

この発明は、鉄道の信号保安装置の入出力回路として使用する電子端末装置及び電子連動装置、特に送信データの信頼性の向上に関するものである。

鉄道の２つ以上の信号機や転てつ器などの相互間で、その取扱いについて一定の順序及び制限を付ける電子連動装置１０は、図３に示すように、外部機器１２ａ〜１２ｎとの入出力回路に電子端末装置１１ａ〜１１ｎを使用し、電子端末装置１１ａ〜１１ｎと連動論理部９との間を光ＬＡＮからなる伝送路８で接続している。この電子端末装置１１は、図４に示すように、時間差同期処理する２つのＣＰＵ１３とＣＰＵ１４と論理和回路４及び外部機器１２ａに接続される入出力ユニット７を有し、２つのＣＰＵ１３とＣＰＵ１４を用いて連動論理部９に対して送信データを送信している。この２つのＣＰＵ１３とＣＰＵ１４を用いて連動論理部９に送信データを送信するとき、特許文献１に示すように、一方のＣＰＵ１３は入出力ユニット７から入力する外部機器１２の状態に応じてデータを生成し、他方のＣＰＵ１４は誤り検出符号であるＣＲＣを生成する。生成したデータとＣＲＣは２つのＣＰＵ１３とＣＰＵ１４の間で伝送の同期をとって論理和回路４に出力される。論理和回路４は入力したデータとＣＲＣの論理和を送信データとして伝送路８を介して連動論理部９に送信する。この電子端末装置１１から連動論理部９に送信した送信データの内容が正常であるかどうかの判断は連動論理部９が行っている。また、連動論理部９からの受信データは２つのＣＰＵ１３とＣＰＵ１４で処理して入出力ユニット７に出力している。

電子端末装置１１は２つのＣＰＵ１３とＣＰＵ１４で時間差同期処理を行っているため、一方のＣＰＵ１３で生成して送信したデータと他方のＣＰＵ１４で生成して送信したＣＲＣが不一致でも電子端末装置１１は正常な送信データを送信していると判断してしまう。このため連動論理部９で電子端末装置１１から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、連動論理部９と電子端末装置１１との間の伝送路８に故障等の異常が生じているのか、あるいは電子端末装置１１から送信された送信データが間違っているのかを判断できないという問題がある。

この発明は、このような問題を解消し、連動論理部に送信する送信データが正常であるかどうかを判断して送信データの健全性を図り、送信データの信頼性を向上させることができる電子端末装置及び電子連動装置を提供することを目的とするものである。

この発明の電子端末装置は、時間差同期処理している２つのＣＰＵと論理和回路と送信バッファ及び送信可否判定部を有し、前記２つのＣＰＵは、送信データに含まれるデータと誤り検出符号であるＣＲＣを生成し、一方のＣＰＵは生成したデータのみを前記論理和回路に出力し、他方のＣＰＵは生成したＣＲＣのみを前記論理和回路に出力し、前記論理和回路は、前記一方のＣＰＵから入力したデータと前記他方のＣＰＵから入力したＣＲＣの論理和を行って送信データを生成して前記送信バッファに出力するとともに生成した送信データを前記２つのＣＰＵに折り返して出力し、前記送信バッファは、入力した送信データを一時保存し、前記２つのＣＰＵは、入力した送信データに含まれるデータとＣＲＣとが自ＣＰＵで生成したデータとＣＲＣと一致しているか否を診断し、診断結果を前記送信可否判定部に出力し、前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果により、前記送信バッファに一時保存した送信データを送信するか否を判定することを特徴とする。

前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果で送信データの内容が正常であるとき、前記送信バッファに送信データの送信許可信号を出力し、診断結果で送信データの内容が異常であるとき、前記送信バッファと前記２つのＣＰＵに送信データの送信禁止信号を出力し、前記２つのＣＰＵは、送信データの送信禁止信号を入力すると、送信データに含まれるデータとＣＲＣの生成処理と送信データの診断処理をリトライし、あらかじめ設定した所定回数リトライすると、送信異常として次の送信まで待機する。

この発明の電子連動装置は、前記電子端末装置と、電子端末装置に伝送路を介して接続された連動論理部を有することを特徴とする。

この発明は、時間差同期処理している２つのＣＰＵで送信データに含まれるデータとＣＲＣを生成し、一方のＣＰＵは生成したデータのみを出力し、他方のＣＰＵは生成したＣＲＣのみを出力し、２つのＣＰＵから出力したデータとＣＲＣの論理和を送信データとし、送信データに含まれるデータとＣＲＣと２つのＣＰＵでそれぞれ生成したデータとＣＲＣと照合して一致しているかどうかを診断し、２つのＣＰＵの診断結果が正常のときだけ送信データを送信するから、送信データの信頼性を向上させることができる。

この電子端末装置から送信データを伝送路から連動論理部に送信することにより、電子端末装置から健全な送信データを連動論理部に送信するから、連動論理部で電子端末装置から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、異常発生部位を明確にして早期に復旧させることができる。

この発明の電子端末装置の構成を示すブロック図である。電子端末装置で送信データを送信するときの処理を示すフローチャートである。電子連動装置の構成を示すブロック図である。従来の電子端末装置の構成を示すブロック図である。

図１は、この発明の電子端末装置の構成を示すブロック図である。電子端末装置１は、時間差同期処理している２つのＣＰＵ２とＣＰＵ３と、論理和回路４と送信バッファ５と送信可否判定部６及び外部機器に接続される入出力ユニット７を有し、電子連動装置の入出力回路として使用するものであり、光ＬＡＮからなる伝送路８を介して連動論理部９に接続されている。

電子端末装置１の２つのＣＰＵ２とＣＰＵ３は、連動論理部９から伝送路８を介して送信された受信データを処理して入出力ユニット７を介して外部機器に出力し、入出力ユニット７から入力する外部機器の状態に応じてデータと誤り検出符号であるＣＲＣを生成し、２つのＣＰＵ２とＣＰＵ３の間で伝送の同期をとり、一方のＣＰＵ２は生成したデータのみを論理和回路４に出力し、他方のＣＰＵ３は生成したＣＲＣのみを論理和回路４に出力するとともに送信データが正常であるか異常であるかを診断する。

論理和回路４は、ＣＰＵ２から入力したデータとＣＰＵ３から入力したＣＲＣの論理和の送信データを送信バッファ５に出力するとともに２つのＣＰＵ２とＣＰＵ３に折り返して出力する。送信バッファ５は入力した送信データを一時保存する。送信可否判定部６は、ＣＰＵ２とＣＰＵ３における送信データの診断結果を示す診断信号を入力して送信バッファ５に格納された送信データを連動論理部９に対する送信の適否を判断する。

この電子端末装置１で送信データを生成して連動論理部９に送信するときの処理を図２のフローチャートを参照して説明する。

電子端末装置１のＣＰＵ２とＣＰＵ３は連動論理部９から伝送路８を介して送信された受信データを受信すると、受信データを処理して入出力ユニット７を介して外部機器に出力し（ステップＳ１）、入出力ユニット７から入力する外部機器の状態に応じてデータとＣＲＣを生成する（ステップＳ２）。ＣＰＵ２とＣＰＵ３はデータとＣＲＣを生成すると、ＣＰＵ２とＣＰＵ３の間で伝送の同期をとり、一方のＣＰＵ２は生成したデータのみを論理和回路４に出力し、他方のＣＰＵ３は生成したＣＲＣのみを論理和回路４に出力する。論理和回路４はＣＰＵ２から入力したデータとＣＰＵ３から入力したＣＲＣの論理和の送信データを生成して送信バッファ５に出力する。送信バッファ５は入力した送信データを一時保存する（ステップＳ３）。

また、論理和回路４で生成した送信データはＣＰＵ２とＣＰＵ３に折り返して出力する。ＣＰＵ２は入力した送信データに含まれるＣＰＵ２自体で生成したデータとＣＰＵ３が生成したＣＲＣとがＣＰＵ２自体で生成したデータとＣＲＣと一致しているか否を診断し、一致している場合は送信データが正常であることを示す信号を送信可否判定部６に出力し、一致していない場合は送信データが異常であることを示す信号を送信可否判定部６に出力する。ＣＰＵ３も入力した送信データに含まれるＣＰＵ２で生成したデータとＣＰＵ３自体が生成したＣＲＣとがＣＰＵ３自体で生成したデータとＣＲＣと一致しているか否を診断し、一致している場合は送信データが正常であることを示す信号を送信可否判定部６に出力し、一致していない場合は送信データが異常であることを示す信号を送信可否判定部６に出力する（ステップＳ４）。送信可否判定部６はＣＰＵ２とＣＰＵ３の両方から送信データが正常であることを示す信号を入力すると、送信バッファ５に送信データの送信許可信号を出力する（ステップＳ６）。送信バッファ５は送信データの送信許可信号を入力すると、一時保存した送信データを伝送路８から連動論理部９に送信する（ステップＳ７）。この処理を受信データを受信するたびに繰り返す（ステップＳ１〜Ｓ７）。

また、送信可否判定部６はＣＰＵ２とＣＰＵ３の両方又はいずれか一方から送信データが異常であることを示す信号を入力すると（ステップＳ５）、送信バッファ５に対して送信データの送信禁止信号を出力して送信バッファ５に一時保存した送信データを消去し、ＣＰＵ２とＣＰＵ３にも送信データの送信禁止信号を出力する（ステップＳ８）。

ＣＰＵ２とＣＰＵ３は送信可否判定部６から送信データの送信禁止信号を入力すると送信するデータとＣＲＣの生成をリトライする（ステップＳ９，Ｓ２）。この処理を所定回数繰り返しても送信データが異常の場合は、送信異常として次の送信までＣＰＵ２とＣＰＵ３を待機させる（ステップＳ８，Ｓ９，Ｓ１）。

このようにＣＰＵ２で生成したデータとＣＰＵ３で生成したＣＲＣの論理和の送信データと、送信データに含まれるデータとＣＲＣをＣＰＵ２とＣＰＵ３でそれぞれ生成したデータとＣＲＣと照合して一致しているかどうかを診断し、ＣＰＵ２とＣＰＵ３の診断結果が正常のときだけ送信データを連動論理部９に送信するから、電子端末装置１から送信する送信データの信頼性を向上させることができる。

また、連動論理部９は電子端末装置１から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、電子端末装置１からは正常な送信データが送信されているから、異常発生部位は伝送路８であると判定できる。したがって異常発生部位を早期に復旧させることができる。

１；電子端末装置、２；ＣＰＵ、３；ＣＰＵ、４；論理和回路、５；送信バッファ、
６；送信可否判定部、７；入出力ユニット、８；伝送路、９；連動論理部。

特開２００３−２３７５７９号公報

Claims

時間差同期処理している２つのＣＰＵと論理和回路と送信バッファ及び送信可否判定部を有し、
前記２つのＣＰＵは、送信データに含まれるデータと誤り検出符号であるＣＲＣを生成し、一方のＣＰＵは生成したデータのみを前記論理和回路に出力し、他方のＣＰＵは生成したＣＲＣのみを前記論理和回路に出力し、
前記論理和回路は、前記一方のＣＰＵから入力したデータと前記他方のＣＰＵから入力したＣＲＣの論理和を行って送信データを生成して前記送信バッファに出力するとともに生成した送信データを前記２つのＣＰＵに折り返して出力し、
前記送信バッファは、入力した送信データを一時保存し、
前記２つのＣＰＵは、入力した送信データに含まれるデータとＣＲＣとが自ＣＰＵで生成したデータとＣＲＣと一致しているか否を診断し、診断結果を前記送信可否判定部に出力し、
前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果により、前記送信バッファに一時保存した送信データを送信するか否を判定することを特徴とする電子端末装置。
前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果で送信データの内容が正常であるとき、前記送信バッファに送信データの送信許可信号を出力し、診断結果で送信データの内容が異常であるとき、前記送信バッファと前記２つのＣＰＵに送信データの送信禁止信号を出力し、
前記２つのＣＰＵは、送信データの送信禁止信号を入力すると、送信データに含まれるデータとＣＲＣの生成処理と送信データの診断処理をリトライし、あらかじめ設定した所定回数リトライすると、送信異常として次の送信まで待機する請求項１記載の電子端末装置。
請求項１又は請求項２に記載の電子端末装置と、該電子端末装置に伝送路を介して接続された連動論理部を有することを特徴とする電子連動装置。