[go: up one dir, main page]

CN108538336B - 发光移位寄存器及发光控制方法、驱动电路及显示装置 - Google Patents

发光移位寄存器及发光控制方法、驱动电路及显示装置 Download PDF

Info

Publication number
CN108538336B
CN108538336B CN201810352530.0A CN201810352530A CN108538336B CN 108538336 B CN108538336 B CN 108538336B CN 201810352530 A CN201810352530 A CN 201810352530A CN 108538336 B CN108538336 B CN 108538336B
Authority
CN
China
Prior art keywords
signal
transistor
node
electrically connected
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810352530.0A
Other languages
English (en)
Other versions
CN108538336A (zh
Inventor
朱仁远
李玥
向东旭
高娅娜
周星耀
黄高军
徐艺琳
蔡中兰
朱娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201810352530.0A priority Critical patent/CN108538336B/zh
Publication of CN108538336A publication Critical patent/CN108538336A/zh
Priority to US16/191,495 priority patent/US10714053B2/en
Application granted granted Critical
Publication of CN108538336B publication Critical patent/CN108538336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种发光移位寄存器及发光控制方法、驱动电路及显示装置，用于简化电路结构，提高电路稳定性。上述发光移位寄存器包括第一处理模块，第二处理模块和输出模块，其中，第一处理模块用于根据输入信号端的信号、第一时钟信号端的信号和第二时钟信号端的信号，控制第一节点的信号；第二处理模块包括第一晶体管和第二晶体管，第一晶体管为双栅晶体管，第二晶体管的第一端电连接脉冲信号端，第二晶体管的第二端电连接第二节点。输出模块用于根据第一电平信号端的信号、第二电平信号端的信号、第一节点的信号和第二节点的信号，控制输出信号端的信号。

Description

发光移位寄存器及发光控制方法、驱动电路及显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种发光移位寄存器及发光控制方法、驱动电路及显示装置。
【背景技术】
通常来讲，显示装置包括位于显示面板内部的多个子像素以及驱动这些子像素发光的发光驱动电路，发光驱动电路一般由多个级联的发光移位寄存器组成。在现有技术中，每个发光移位寄存器需要设置两个输出端，一个输出端与位于显示区内的发光控制线相连，另一个输出端与下一级发光移位寄存器的输入信号端相连，导致发光移位寄存器的结构较为复杂且电路稳定性较差。
【发明内容】
有鉴于此，本发明实施例提供了一种发光移位寄存器及发光控制方法、驱动电路及显示装置，用以简化发光移位寄存器的结构，提高发光移位寄存器的电路稳定性。
一方面，本发明实施例提供了一种发光移位寄存器，所述发光移位寄存器包括：
第一处理模块，电连接于输入信号端、第一时钟信号端和第二时钟信号端，所述第一处理模块用于根据所述输入信号端的信号、所述第一时钟信号端的信号和所述第二时钟信号端的信号，控制第一节点的信号；
第二处理模块，电连接于第一电平信号端、所述第一时钟信号端、所述第二时钟信号端、脉冲信号端和所述第一节点，所述第二处理模块用于根据所述第一电平信号端的信号、所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述脉冲信号端的信号和所述第一节点的信号，控制第二节点的信号；所述第二处理模块包括第一晶体管和第二晶体管，所述第一晶体管为双栅晶体管，所述双栅晶体管的控制端电连接所述第一节点，所述双栅晶体管的第一端电连接所述第一时钟信号端，所述双栅晶体管的第二端电连接第三节点；所述第二晶体管的控制端电连接所述第一节点或所述第一时钟信号端，所述第二晶体管的第一端电连接所述脉冲信号端，所述第二晶体管的第二端电连接所述第二节点；
输出模块，电连接于所述第一电平信号端、第二电平信号端、所述第一节点和所述第二节点，所述输出模块用于根据所述第一电平信号端的信号、所述第二电平信号端的信号、所述第一节点的信号和所述第二节点的信号，控制输出信号端的信号。
另一方面，本发明实施例提供了一种驱动电路，所述驱动电路包括发光驱动电路，所述发光驱动电路包括级联的多个上述的发光移位寄存器，第一级所述发光移位寄存器的输入信号端与起始信号端相连；除第一级所述发光移位寄存器之外的其余各级所述发光移位寄存器的输入信号端分别与上一级所述发光移位寄存器的输出信号端相连；
奇数级的所述发光移位寄存器的所述第一时钟信号端用于接收第一时钟信号，奇数级的所述发光移位寄存器的所述第二时钟信号端用于接收第二时钟信号；
偶数级的所述发光移位寄存器的所述第一时钟信号端用于接收所述第二时钟信号，偶数级的所述发光移位寄存器的所述第二时钟信号端用于接收所述第一时钟信号；
当所述第一时钟信号处于低电平时，所述第二时钟信号处于高电平；
当所述第二时钟信号处于低电平时，所述第一时钟信号处于高电平。
再一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述驱动电路。
再一方面，本发明实施例还提供了一种发光控制方法，应用于上述的发光移位寄存器，所述发光控制方法包括第一阶段，第二阶段，第三阶段和第四阶段；
在所述第一阶段，向所述输入信号端提供所述第一电平信号，向所述第一时钟信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述输出信号端输出第一电平信号；
在所述第二阶段，向所述输入信号端提供所述第二电平信号，向所述第一时钟信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，所述输出信号端输出第一电平信号；
在所述第三阶段，向所述输入信号端提供所述第二电平信号，向所述第一时钟信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述输出信号端输出第二电平信号；
在所述第四阶段，向所述输入信号端提供所述第一电平信号，向所述第一时钟信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，向所述脉冲信号端提供所述第二电平信号，所述输出信号端输出第一电平信号。
本发明提供的发光移位寄存器包括第一处理模块、第二处理模块和输出模块，其中，第一处理模块根据输入信号端的信号、第一时钟信号端的信号和第二时钟信号端的信号，控制第一节点；第二处理模块根据第一电平信号端的信号、第一时钟信号端的信号、第二时钟信号端的信号、脉冲信号端的信号和第一节点的信号，控制第二节点；并且，第二处理模块包括第一晶体管和第二晶体管，第一晶体管为双栅晶体管，双栅晶体管的控制端电连接第一节点，第一端电连接第一时钟信号端，第二端电连接第三节点；第二晶体管的控制端电连接第一节点或第一时钟信号端，第二晶体管的第一端电连接脉冲信号端，第二晶体管的第二端电连接第二节点；输出模块根据第一电平信号端的信号、第二电平信号端的信号、第一节点的信号和第二节点的信号，控制输出信号端的信号。基于上述连接关系，采用本发明实施例提供的发光移位寄存器，其输出信号端能够输出与输入信号端的信号同相的输出信号，因此，采用本发明提供的发光移位寄存器，可将现有技术中的两个输出端合二为一，即，通过本发明中的一个输出信号端连接显示面板中的子像素与下一级发光移位寄存器的输入信号端，以减少电路中端子的数量，简化发光移位寄存器的电路结构。并且，本发明通过在发光移位寄存器的第二处理模块中的第一节点及第三节点之间设置双栅晶体管，可以提高第一节点及第三节点之间的耐压特性，使该发光移位寄存器在第一节点与第三节点之间具有较大压差的情况下仍可稳定工作，提高了该发光移位寄存器的电路稳定性。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中显示装置的结构示意图；
图2是现有技术中一种像素驱动电路的示意图；
图3是现有技术中的发光移位寄存器的结构示意图；
图4是本发明实施例提供的一种发光移位寄存器的示意图；
图5是本发明实施例提供的另一种发光移位寄存器的示意图；
图6是图4对应的工作时序图；
图7是图5对应的工作时序图；
图8是本发明实施例提供的又一种发光移位寄存器的示意图；
图9是本发明实施例提供的又一种发光移位寄存器的示意图；
图10是本发明实施例提供的一种驱动电路的示意图；
图11是本发明实施例提供的另一种驱动电路的示意图；
图12是本发明实施例所提供的显示装置的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述处理模块，但这些处理模块不应限于这些术语。这些术语仅用来将处理模块彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一处理模块也可以被称为第二处理模块，类似地，第二处理模块也可以被称为第一处理模块。
为更好的理解本发明实施例所提供的技术方案，首先对显示装置的结构进行说明。
如图1所示，图1为现有技术中显示装置的结构示意图，该显示装置包括显示面板1'，显示面板1'上设有呈m行n列排布的多个子像素2'，每个子像素2'由对应的像素驱动电路进行驱动，示例性的，如图2所示，图2为现有技术中一种像素驱动电路示意图，其中，该像素驱动电路包括第一扫描信号端Scan1、第二扫描信号端Scan2、数据信号端Vdata和发光信号端Emit。
继续参照图1，该显示装置还包括时序控制电路3'、扫描控制电路4'、发光控制电路5'和数据信号发生电路6'。其中，扫描控制电路4'包括m个级联的扫描移位寄存器S1、S2、……、Sm，每个扫描移位寄存器具有一个输出端，除第一级和最后一级扫描移位寄存器之外的每级扫描移位寄存器的输出端通过扫描控制线Scan2'和扫描控制线Scan1'与相邻两行的子像素2'相连。具体的，结合图1和图2所示，其中第二级扫描移位寄存器S2的输出端通过扫描控制线Scan2'与第一行子像素2'的第二扫描信号端Scan2相连，通过扫描控制线Scan1'与第二行子像素2'的第一扫描信号端Scan1相连。发光控制电路5'包括 m个级联的发光移位寄存器E1、E2、……、Em，每个发光移位寄存器具有一个输出端，每个输出端通过一条发光控制线Emit'与一行子像素2'的发光信号端Emit相连。数据信号发生电路6'具有n个输出端，每个输出端通过一条数据线Data'与一列子像素2'的数据信号端Vdata相连；时序控制电路3'与扫描控制电路4'、发光控制电路5'相连，用于向扫描控制电路4'和发光控制电路 5'提供与其各自对应的驱动信号。
具体的，时序控制电路3'响应于所接收的控制信号而产生笫一驱动信号和笫二驱动信号；扫描控制电路4'响应于第一驱动信号而产生扫描信号，扫描信号被顺序地施加到第1行子像素2'～第m行子像素2'。发光控制电路5' 响应于第二驱动信号，发光控制电路5'中的m个发光移位寄存器顺次产生发光控制信号，发光控制信号通过m条发光控制线被施加到第1行子像素2'～第m行子像素2'。数据信号发生电路6'产生的数据信号通过n条数据线Data' 被施加到第1列子像素2'～第n列子像素2'。
如图3所示，图3为现有技术中的发光移位寄存器的结构示意图，该发光移位寄存器包括第一薄膜晶体管M1'～第十二薄膜晶体管M12'、第一电容 C1'～第三电容C3'、第一信号端VGH'、第二信号端VGL'、输入信号端IN'、第一时钟信号端CK1'、第二时钟信号端CK2'、第一输出端NEXT'和第二输出端OUT'。
采用如图3所示的发光移位寄存器，其输入信号端IN'接收到的信号与第二输出端OUT'输出的信号反相，因此，为了保证发光移位寄存器的正常工作，需要设置一个第一输出端NEXT'，该第一输出端NEXT'与第二输出端OUT' 输出的信号反相，第一输出端NEXT'与输入信号端IN'的信号同相。在具体实施时，将第一输出端NEXT'与下一级发光移位寄存器的输入信号端IN'相连，将第二输出端OUT'通过发光控制线与显示面板内的一行子像素的发光信号端相连，使本级发光移位寄存器的第一输出端NEXT'输出的信号作为下一级发光移位寄存器的输入信号，使本级发光移位寄存器的第二输出端OUT'输出的信号作为显示面板内一行子像素的发光控制信号，导致该电路较为复杂。
基于此，本实施例提供了一种发光移位寄存器，如图4所示，图4为本实施例提供的一种发光移位寄存器的示意图，其中，该发光移位寄存器包括：
第一处理模块1，电连接于输入信号端IN、第一时钟信号端CK和第二时钟信号端XCK，第一处理模块1用于根据输入信号端IN的信号、第一时钟信号端CK的信号和第二时钟信号端XCK的信号，控制第一节点N1的信号；
第二处理模块2，电连接于第一电平信号端VGL、第一时钟信号端CK、第二时钟信号端XCK、脉冲信号端P和第一节点N1，第二处理模块2用于根据第一电平信号端VGL的信号、第一时钟信号端CK的信号、第二时钟信号端XCK的信号、脉冲信号端P的信号和第一节点N1的信号，控制第二节点 N2的信号。
其中，第二处理模块2包括第一晶体管M1和第二晶体管M2，第一晶体管M1为双栅晶体管，双栅晶体管的控制端电连接第一节点N1，双栅晶体管的第一端电连接第一时钟信号端CK，双栅晶体管的第二端电连接第三节点 N3；在第一节点N1的控制下，双栅晶体管控制第一时钟信号端CK与第三节点N3的电连接，以通过第一时钟信号端CK的信号来调节第三节点N3的电位。第二晶体管M2的控制端电连接第一节点N1，第二晶体管M2的第一端电连接脉冲信号端P，第二晶体管M2的第二端电连接第二节点N2；在第一节点N1的控制下，第二晶体管M2控制脉冲信号端P与第二节点N2的电连接，以通过脉冲信号端P的信号来调节第二节点N2的电位。
输出模块3，电连接于第一电平信号端VGL、第二电平信号端VGH、第一节点N1和第二节点N2，输出模块3用于根据第一电平信号端VGL的信号、第二电平信号端VGH的信号、第一节点N1的信号和第二节点N2的信号，控制输出信号端OUT的信号。
或者，如图5所示，图5为本实施例提供的另一种发光移位寄存器的示意图，其中，与图4所示的实施例不同的是，在图5所示的实施例中，第二晶体管M2的控制端与第一时钟信号端CK相连。此时，在第一时钟信号端 CK的控制下，第二晶体管M2控制脉冲信号端P与第二节点N2的电连接，以通过脉冲信号端P的信号来调节第二节点N2的电位。其余结构的连接关系均与图4所示实施例相同，此处不再赘述。
如图6和图7所示，图6为图4对应的工作时序图，图7为图5对应的工作时序图。其中，脉冲信号端P的信号满足：
当输入信号端IN的信号为高电平，第一时钟信号端CK的信号为低电平，第二时钟信号端XCK的信号为高电平时，脉冲信号端P的信号为高电平。
当输入信号端IN的信号为高电平，第一时钟信号端CK的信号为高电平，第二时钟信号端XCK的信号为低电平时，脉冲信号端P的信号为低电平。
当输入信号端IN的信号为低电平时，脉冲信号端P的信号根据第二晶体管M2的控制端的不同的连接关系，可以有两种情况：
第一种情况：
结合图4和图6所示，当第二晶体管M2的控制端连接第一节点N1，输入信号端IN的信号为低电平时，脉冲信号端P的信号为高电平。在这种情况下，脉冲信号端P的信号与扫描控制电路中的本级扫描移位寄存器发出的扫描控制信号相同，因此，在具体实施时，可以将扫描控制电路的扫描信号输出端scan作为该发光移位寄存器的脉冲信号端P。
第二种情况：
结合图5和图7所示，其中，当第二晶体管M2的控制端连接第一时钟信号端CK，输入信号端IN的信号为低电平，第一时钟信号端CK的信号为高电平，第二时钟信号端XCK的信号为低电平时，脉冲信号端P的信号为低电平。当输入信号端IN的信号为低电平，第一时钟信号端CK的信号为低电平，第二时钟信号端XCK的信号为高电平时，脉冲信号端P的信号为高电平。在这种情况下，脉冲信号端P的信号与第二时钟信号端XCK的信号相同，因此，在具体实施时，可以将第二时钟信号端XCK作为该发光移位寄存器的脉冲信号端P。
下面针对第一种情况，结合图4和图6，对图4所示的发光移位寄存器的工作过程进行具体说明，图4所示的发光移位寄存器的工作过程包括初始阶段t0，第一阶段t1，第二阶段t2，第三阶段t3，第四阶段t4和第五阶段t5。
具体的，在初始阶段t0，第一处理模块1根据第一时钟信号端CK的低电平，输入信号端IN的低电平，提供低电平信号至第一节点N1，使第一节点N1为低电平。第二处理模块2中的第二晶体管M2在第一节点N1的控制下导通，导通的第二晶体管M2将脉冲信号端P的高电平信号提供至第二节点N2，使第二节点N2为高电平。第一晶体管M1在第一节点N1的控制下导通，导通的第一晶体管M1将第一时钟信号端CK提供的低电平信号提供至第三节点N3。输出模块3根据第一节点N1的低电平，第一电平信号端VGL的低电平，使输出信号端OUT输出低电平。
在第一阶段t1，第一处理模块1根据第一时钟信号端CK的高电平，使第一节点N1维持初始阶段t0的低电平。第二处理模块2中的第二晶体管M2 在第一节点N1的控制下导通，导通的第二晶体管M2将脉冲信号端P的高电平信号提供至第二节点N2，使第二节点N2为高电平。第一晶体管M1在第一节点N1的控制下导通，导通的第一晶体管M1将第一时钟信号端CK提供的高电平信号提供至第三节点N3。输出模块3根据第一节点N1的低电平，第一电平信号端VGL的低电平，使输出信号端OUT输出低电平。
在第二阶段t2，第一处理模块1根据第一时钟信号端CK的低电平信号和输入信号端IN的高电平信号，提供高电平至第一节点N1；第二处理模块2 根据第一节点N1的高电平信号和第二时钟信号端XCK的高电平信号，使第二节点N2维持第一阶段t1的高电平。输出模块3根据第一节点N1的高电平信号，以及第二节点N2的高电平信号，使输出信号端OUT维持第一阶段t1 的低电平。
在第三阶段t3，第一处理模块1根据第一时钟信号端CK的高电平信号，维持第一节点N1在第二阶段t2的高电平；第二处理模块2根据第二时钟信号端XCK的低电平信号和第一电平信号端VGL的低电平信号，提供低电平至第二节点N2；输出模块3根据第二电平信号端VGH的高电平信号和第二节点N2的低电平信号，使输出信号端OUT输出高电平。
在第四阶段t4，第一处理模块1根据第一时钟信号端CK的低电平信号和输入信号端IN的低电平信号，提供低电平至第一节点N1；第二处理模块2 根据第一节点N1的低电平信号和脉冲信号端P的高电平信号，提供高电平至第二节点N2；输出模块3根据第一节点N1的低电平信号和第一电平信号端 VGL的低电平信号，使输出信号端OUT输出低电平。
在第五阶段t5，第一处理模块1根据第一时钟信号端CK的高电平信号和输入信号端IN的高电平信号，使第一节点N1维持第四阶段t4的低电平。第二处理模块2中的第二晶体管M2在第一节点N1的控制下导通，导通的第二晶体管M2将脉冲信号端P的高电平信号提供至第二节点N2，使第二节点 N2为高电平。第一晶体管M1在第一节点N1的控制下导通，导通的第一晶体管M1将第一时钟信号端CK提供的高电平信号提供至第三节点N3。输出模块3根据第一节点N1的低电平，第一电平信号端VGL的低电平，使输出信号端OUT输出低电平。
下面针对第二种情况，结合图5和图7，对图5所示的发光移位寄存器的工作过程进行具体说明，图5所示的发光移位寄存器的工作过程仍然包括初始阶段t0，第一阶段t1，第二阶段t2，第三阶段t3，第四阶段t4和第五阶段 t5。
具体的，在初始阶段t0，第一处理模块1根据第一时钟信号端CK的低电平，输入信号端IN的低电平，提供低电平信号至第一节点N1，使第一节点N1为低电平。第二处理模块2中的第二晶体管M2在第一时钟信号端CK 的控制下导通，导通的第二晶体管M2将脉冲信号端P的高电平信号提供至第二节点N2，使第二节点N2为高电平。第一晶体管M1在第一节点N1的控制下导通，导通的第一晶体管M1将第一时钟信号端CK提供的低电平信号提供至第三节点N3。输出模块3根据第一节点N1的低电平，第一电平信号端 VGL的低电平，使输出信号端OUT输出低电平。
在第一阶段t1，第一处理模块1根据第一时钟信号端CK的高电平，使第一节点N1维持初始阶段t0的低电平。第二处理模块2根据第一节点N1的低电平，第一时钟信号端CK的高电平，和第二时钟信号端XCK的低电平，使第二节点N2为高电平。输出模块3根据第一节点N1的低电平，第一电平信号端VGL的低电平，使输出信号端OUT输出低电平。
在第二阶段t2，第一处理模块1根据第一时钟信号端CK的低电平信号和输入信号端IN的高电平信号，提供高电平至第一节点N1；第二处理模块2 根据第一时钟信号端CK的低电平信号和脉冲信号端P的高电平信号，提供高电平至第二节点N2。输出模块3根据第一节点N1的高电平信号，以及第二节点N2的高电平信号，使输出信号端OUT维持第一阶段t1的低电平。
在第三阶段t3，第一处理模块1根据第一时钟信号端CK的高电平信号，维持第一节点N1在第二阶段t2的高电平；第二处理模块2根据第二时钟信号端XCK的低电平信号和第一电平信号端VGL的低电平信号，提供低电平至第二节点N2；输出模块3根据第二电平信号端VGH的高电平信号和第二节点N2的低电平信号，使输出信号端OUT输出高电平。
在第四阶段t4，第一处理模块1根据第一时钟信号端CK的低电平信号和输入信号端IN的低电平信号，提供低电平至第一节点N1；第二处理模块2 中的第二晶体管M2根据第一时钟信号端CK的低电平信号和脉冲信号端P 的高电平信号，提供高电平至第二节点N2；第一晶体管M1根据第一节点N1 的低电平信号和第一时钟信号端CK的低电平信号，提供低电平至第三节点 N3。输出模块3根据第一节点N1的低电平信号和第一电平信号端VGL的低电平信号，使输出信号端OUT输出低电平。
在第五阶段t5，第一处理模块1根据第一时钟信号端CK的高电平信号和输入信号端IN的高电平信号，使第一节点N1维持第四阶段t4的低电平。第二处理模块2中的第一晶体管M1在第一节点N1的低电平的控制下导通，导通的第一晶体管M1将第一时钟信号端CK的高电平信号提供至第三节点 N3。第二处理模块2根据第一节点N1的低电平和第一时钟信号端CK的高电平，提供高电平至第二节点N2。输出模块3根据第一节点N1的低电平信号和第一电平信号端VGL的低电平信号，使输出信号端OUT输出低电平。
基于本实施例提供的发光移位寄存器的上述连接方式，通过上述对发光移位寄存器的工作过程的描述可知，采用本实施例提供的发光移位寄存器，输出信号端OUT能够输出与输入信号端IN的信号同相的输出信号，即，对于输入信号端IN提供的在第二阶段t2和第三阶段t3的高电平信号而言，采用本实施例提供的发光移位寄存器，能够使输出信号端OUT在第三阶段t3 输出高电平信号，实现信号的移位。因此，采用本实施例提供的发光移位寄存器，可将现有技术中的两个输出端合二为一，即，通过本实施例中的一个输出信号端OUT连接显示面板中的子像素与下一级发光移位寄存器的输入信号端IN，以减少电路中端子的数量，简化发光移位寄存器的电路结构。
并且，由于本实施例提供的发光移位寄存器的第二处理模块2包括第一晶体管M1，且该第一晶体管M1为双栅晶体管，其控制端电连接第一节点 N1，第一端电连接第一时钟信号端CK，第二端电连接第三节点N3，以在第一节点N1的控制下，将第一时钟信号端CK的信号提供至第三节点N3。对于双栅晶体管来说，其沟道长度L大，相应的，双栅晶体管的沟道宽与沟道长的宽长比
Figure BDA0001633753900000131
小，在晶体管工作时流过其的电流满足：
Figure BDA0001633753900000132
其中，I为流过晶体管的电流，μ为电子迁移率，Cox为晶体管的栅极、栅极绝缘层及有源层形成结构的单位面积电容，
Figure BDA0001633753900000133
为晶体管的沟道宽和沟道长之比，Vgs为晶体管的栅极和源极之间的压差，Vth为晶体管的阈值电压。
由公式(1)可知，由于双栅晶体管的宽长比
Figure BDA0001633753900000134
较小，因而流过双栅晶体管的电流就较小，相当于减少了双栅晶体管中活跃的载流子浓度，使双栅晶体管的性能较为稳定，提高了该双栅晶体管两端能够承受的压差。因此，本实施例通过将连接在第一节点N1和第三节点N3之间的晶体管设置为双栅晶体管，可以提高第一节点N1及第三节点N3之间的耐压特性，从而使该发光移位寄存器在第一节点N1与第三节点N3之间具有较大压差的情况下仍可稳定工作，提高了该发光移位寄存器的电路稳定性。
综上所述，采用本发明实施例所提供的发光移位寄存器，一方面，基于该发光移位寄存器的总体连接方式能够减少电路中端子的数量，简化发光移位寄存器的电路结构。另外，本实施例通过在发光移位寄存器的第二处理模块2中的第一节点N1及第三节点N3之间设置双栅晶体管，可以提高第一节点N1及第三节点N3之间的耐压特性，使该发光移位寄存器在第一节点N1 与第三节点N3之间具有较大压差的情况下仍可稳定工作，提高了该发光移位寄存器的电路稳定性。
示例性的，上述第一电平信号端VGL的信号与第二电平信号端VGH的信号不同，如图6和图7所示，第一时钟信号端CK的信号与第二时钟信号端 XCK的信号均为脉冲信号，且，当第一时钟信号端CK的信号为低电平时，第二时钟信号端XCK的信号为高电平；当第二时钟信号端XCK的信号为低电平时，第一时钟信号端CK的信号为高电平。
下面对图4所示的发光移位寄存器的第一处理模块1、第二处理模块2 和输出模块3的具体电路结构进行举例说明。
如图4所示，此时，将扫描控制电路中的本级扫描移位寄存器的扫描信号输出端scan作为该发光移位寄存器的脉冲信号端P，第二晶体管M2的控制端与第一节点N1相连。
第一处理模块1包括第三晶体管M3、第四晶体管M4、第五晶体管M5和第一电容C1，其中，第三晶体管M3的控制端电连接第一时钟信号端CK，第三晶体管M3的第一端电连接输入信号端IN，第三晶体管M3的第二端电连接第一节点N1；在第一时钟信号端CK提供的信号的控制下，第三晶体管M3控制输入信号端IN与第一节点N1的电连接，以此调节第一节点N1的电位。
第四晶体管M4的控制端电连接第二时钟信号端XCK，第四晶体管M4的第一端电连接第一节点N1，第四晶体管M4的第二端电连接第五晶体管M5的第一端；第五晶体管M5的控制端电连接第三节点N3，第五晶体管M5的第二端电连接输入信号端IN，在第二时钟信号端XCK和第三节点N3提供的信号的控制下，第四晶体管M4和第五晶体管M5控制输入信号端IN与第一节点N1的电连接，以此调节第一节点N1的电位。
第一电容C1的第一端与第一节点N1电连接，第一电容C1的第二端与第二时钟信号端XCK电连接。第一电容C1用于在第一节点N1处于浮接状态时，利用第一电容C1的耦合作用，维持第一节点N1保持上一工作阶段的电位状态。
示例性的，本实施例中上述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为PMOS晶体管，PMOS晶体管的控制端为低电平时导通，控制端为高电平时截止。如无特殊说明，本实施例中后续提及的晶体管均为PMOS晶体管，在具体实施时，各个晶体管的栅极作为其控制端。并且，根据各晶体管的栅极的信号以及其类型，可以将其第一端作为源极，第二端作为漏极，或者将其第一端作为漏极，第二端作为源极，在此不做具体区分。
继续参照图4，上述第二处理模块2还包括第六晶体管M6、第七晶体管 M7、第八晶体管M8、第二电容C2和第三电容C3。
其中，第六晶体管M6的控制端电连接第一时钟信号端CK，第六晶体管 M6的第一端电连接第一电平信号端VGL，第六晶体管M6的第二端电连接第三节点N3；在第一时钟信号端CK提供的信号的控制下，第六晶体管M6控制第一电平信号端VGL与第三节点N3的电连接，以通过第一电平信号端 VGL的信号来调节第三节点N3的电位。
第七晶体管M7的控制端电连接第三节点N3，第七晶体管M7的第一端电连接第二时钟信号端XCK，第七晶体管M7的第二端电连接第四节点N4；在第三节点N3的控制下，第七晶体管M7控制第二时钟信号端XCK与第四节点N4的电连接，以通过第二时钟信号端XCK的信号来调节第四节点N4 的电位。
第八晶体管M8的控制端电连接第二时钟信号端XCK，第八晶体管M8 的第一端电连接第四节点N4，第八晶体管M8的第二端电连接第二节点N2；在第二时钟信号端XCK提供的信号的控制下，第八晶体管M8控制第四节点 N4与第二节点N2的电连接，以通过第四节点N4的信号来调节第二节点N2 的电位。
第二电容C2的第一端电连接第三节点N3，第二电容C2的第二端电连接第四节点N4；第二电容C2用于在第三节点N3和第四节点N4处于浮接状态时，利用第二电容C2的耦合作用，维持第三节点N3和第四节点N4保持上一工作阶段的电位状态。
第三电容C3的第一端电连接固定电平信号端，例如可以为第一电平信号端VGL，或者为第二电平信号端VGH，本实施例对此不作限定，如图4所示为以第三电容C3的第一端与第二电平信号端VGH为例进行的说明，第三电容C3的第二端电连接第二节点N2。第三电容C3用于在第二节点N2处于浮接状态时，利用第三电容C3的耦合作用，维持第二节点N2保持上一工作阶段的电位状态。
继续参照图4，上述输出模块3包括第十晶体管M10和第十一晶体管M11；其中，第十晶体管M10的控制端电连接第一节点N1，第十晶体管M10的第一端电连接第一电平信号端VGL，第十晶体管M10的第二端电连接输出信号端OUT。在第一节点N1的控制下，第十晶体管M10控制第一电平信号端VGL与输出信号端OUT的电连接，以通过第一电平信号端VGL来调节输出信号端OUT的输出信号。
第十一晶体管M11的控制端电连接第二节点N2，第十一晶体管M11的第一端电连接第二电平信号端VGH，第十一晶体管 M11的第二端电连接输出信号端 OUT。在第二节点N2的控制下，第十一晶体管M11控制第二电平信号端VGH 与输出信号端OUT的电连接，以通过第二电平信号端VGH来调节输出信号端 OUT的输出信号。
下面结合图4和图6，对图4所示的发光移位寄存器的第一处理模块1、第二处理模块2和输出模块3的工作过程进行描述。
在初始阶段t0，第一时钟信号端CK提供低电平，使得第三晶体管M3 和第六晶体管M6导通，第三晶体管M3将输入信号端IN提供的低电平信号写入第一节点N1，使第一节点N1为低电平，从而使第一晶体管M1、第二晶体管M2和第十晶体管M10导通，第一晶体管M1将第一时钟信号端CK提供的低电平信号写入第三节点N3，第六晶体管M6将第一电平信号端VGL提供的低电平信号写入第三节点N3，使第三节点N3为低电平，第五晶体管 M5和第七晶体管M7导通，第七晶体管M7将第二时钟信号端XCK提供的高电平信号写入第四节点N4。第二晶体管M2将扫描信号输出端scan提供的高电平信号写入第二节点N2，使第二节点N2为高电平。第十晶体管M10将第一电平信号端VGL提供的低电平信号写入输出信号端OUT，使输出信号端 OUT输出低电平。
在第一阶段t1，此阶段为该发光移位寄存器的移位前准备阶段，第一时钟信号端CK提供高电平，使第三晶体管M3和第六晶体管M6截止，第一节点N1维持初始阶段t0的低电平，第一晶体管M1、第二晶体管M2和第十晶体管M10导通，第一晶体管M1将第一时钟信号端CK提供的高电平信号写入第三节点N3，使第三节点N3为高电平，第五晶体管M5和第七晶体管M7 截止，第四节点N4维持初始阶段t0的高电平。第二晶体管M2将扫描信号输出端scan提供的高电平信号写入第二节点N2，第二时钟信号端XCK提供低电平信号，使第四晶体管M4和第八晶体管M8导通，第八晶体管M8将第四节点N4的高电平提供给第二节点N2，使第二节点N2为高电平，第十一晶体管M11截止。并且，因为第二时钟信号端XCK的电位跳低，通过第一电容C1的耦合作用能够使第一节点N1的电位变得更低，从而使第十晶体管 M10能够无损失的将第一电平信号端VGL提供的低电平信号写入输出信号端 OUT，使输出信号端OUT输出低电平。
在第二阶段t2，此阶段为该发光移位寄存器的有效电平写入阶段，在此阶段，通过输入信号端IN写入有效电平，即在本实施例中，向输入信号端IN 提供高电平，第一时钟信号端CK提供低电平，使得第三晶体管M3和第六晶体管M6导通，第三晶体管M3将输入信号端IN提供的高电平信号写入第一节点N1，使第一节点N1为高电平，从而使第一晶体管M1、第二晶体管M2 和第十晶体管M10截止，第六晶体管M6将第一电平信号端VGL提供的低电平信号写入第三节点N3，使第三节点N3为低电平，第五晶体管M5和第七晶体管M7导通，第七晶体管M7将第二时钟信号端XCK提供的高电平信号写入第四节点N4。第二时钟信号端XCK提供高电平信号，使第八晶体管M8 截止，第二节点N2维持第一阶段t1的高电平，使第十一晶体管M11截止，输出信号端OUT维持第一阶段t1的低电平。
在第三阶段t3，此阶段为该发光移位寄存器的移位阶段，第一时钟信号端CK提供高电平，使第三晶体管M3和第六晶体管M6截止，第一节点N1 维持第二阶段t2的高电平，使第一晶体管M1、第二晶体管M2和第十晶体管 M10截止，第三节点N3维持第二阶段t2的低电平，第五晶体管M5和第七晶体管M7导通，第二时钟信号端XCK提供低电平信号，第四晶体管M4和第八晶体管M8导通，导通的第五晶体管M5和第四晶体管M4将输入信号端 IN提供的高电平信号写入第一节点N1，使第一节点N1为高电平。导通的第七晶体管M7将第二时钟信号端XCK提供的低电平信号写入第四节点N4，使第四节点N4为低电平信号，导通的第八晶体管M8将第四节点N4的低电平提供给第二节点N2，使第二节点N2为低电平，第十一晶体管M11导通。导通的第十一晶体管M11将第二电平信号 端VGH提供的高电平信号提供给输出信号端OUT，使输出信号端OUT输出高电平。并且，因为第四节点N4 的电位由高变低，因此，利用第二电容C2的耦合作用，能够使第三节点N3 的电位更低，从而使第六晶体管M6能够无损失的传输第二时钟信号端XCK 的低电平信号至第四节点N4。
在第四阶段t4，第一时钟信号端CK提供低电平，使得第三晶体管M3 和第六晶体管M6导通，第三晶体管M3将输入信号端IN提供的低电平信号写入第一节点N1，使第一节点N1为低电平，从而使第一晶体管M1、第二晶体管M2和第十晶体管M10导通，导通的第一晶体管M1将第一时钟信号端 CK提供的低电平信号写入第三节点N3，第六晶体管M6将第一电平信号端 VGL提供的低电平信号写入第三节点N3，使第三节点N3为低电平，使第五晶体管M5和第七晶体管M7导通，第七晶体管M7将第二时钟信号端XCK 提供的高电平信号写入第四节点N4。导通的第二晶体管M2将扫描信号输出端scan提供的高电平信号写入第二节点N2，使第二节点N2为高电平，第十一晶体管M11截止。导通的第十晶体管M10将第一电平信号端VGL提供的低电平信号写入输出信号端OUT，使输出信号端OUT输出低电平。
在第五阶段t5，第一时钟信号端CK提供高电平，使第三晶体管M3和第六晶体管M6截止，第一节点N1维持第四阶段t4的低电平，使第一晶体管 M1、第二晶体管M2和第十晶体管M10导通，导通的第一晶体管M1将第一时钟信号端CK提供的高电平信号写入第三节点N3，使第三节点N3为高电平，第五晶体管M5和第七晶体管M7截止，第四节点N4维持第四阶段t4的高电平。由于第二时钟信号端XCK的信号跳低，通过第一电容C1的耦合作用使得第一节点N1的电位更低，从而使第十晶体管M10能够无损失的传输第一电平信号端VGL的信号至输出信号端OUT，使输出信号端OUT输出低电平。同时，第八晶体管M8导通，将第四节点N4的高电平信号传输至第二节点N2，并且，导通的第二晶体管M2将扫描信号输出端scan提供的高电平信号传输至第二节点N2，使第二节点N2为高电平，使第十一晶体管M11截止。
以上是对图4所示的发光移位寄存器的第一处理模块1、第二处理模块2 和输出模块3的具体电路结构进行的举例说明，对于图5所示的发光移位寄存器来说，如图5所示，此时，将第二时钟信号端XCK作为该发光移位寄存器的脉冲信号端P，第二晶体管M2的控制端与第一时钟信号端CK相连。除此之外的结构与图4所示的连接关系相同，此处不再赘述。
下面结合图5和图7，对图5所示的发光移位寄存器的第一处理模块1、第二处理模块2和输出模块3的工作过程进行描述。
在初始阶段t0，第一时钟信号端CK提供低电平，使得第二晶体管M2、第三晶体管M3和第六晶体管M6导通。导通的第二晶体管M2将第二时钟信号端XCK提供的高电平信号写入第二节点N2，使第二节点N2为高电平，第十一晶体管M11截止。导通的第三晶体管M3将输入信号端IN提供的低电平信号写入第一节点N1，使第一节点N1为低电平，从而使第一晶体管M1和第十晶体管M10导通，第一晶体管M1将第一时钟信号端CK提供的低电平信号写入第三节点N3，第六晶体管M6将第一电平信号端VGL提供的低电平信号写入第三节点N3，使第三节点N3为低电平，第五晶体管M5和第七晶体管M7导通，导通的第七晶体管M7将第二时钟信号端XCK提供的高电平信号写入第四节点N4。导通的第十晶体管M10将第一电平信号端VGL提供的低电平信号写入输出信号端OUT，使输出信号端OUT输出低电平。
在第一阶段t1，此阶段为该发光移位寄存器的移位前准备阶段，第一时钟信号端CK提供高电平，使第二晶体管M2、第三晶体管M3和第六晶体管 M6截止，第一节点N1维持初始阶段t0的低电平，第一晶体管M1和第十晶体管M10导通，第一晶体管M1将第一时钟信号端CK提供的高电平信号写入第三节点N3，使第三节点N3为高电平，第五晶体管M5和第七晶体管M7 截止，第四节点N4维持初始阶段t0的高电平。第二时钟信号端XCK提供低电平信号，使第四晶体管M4和第八晶体管M8导通，第八晶体管M8将第四节点N4的高电平提供给第二节点N2，使第二节点N2为高电平，使第十一晶体管M11截止。并且，因为第二时钟信号端XCK的电位跳低，通过第一电容C1的耦合作用能够使第一节点N1的电位变得更低，从而使第十晶体管 M10能够无损失的将第一电平信号端VGL提供的低电平信号写入输出信号端 OUT，使输出信号端OUT输出低电平。
在第二阶段t2，此阶段为该发光移位寄存器的有效电平写入阶段，在此阶段，通过输入信号端IN写入有效电平，即在本实施例中，向输入信号端IN 提供高电平，第一时钟信号端CK提供低电平，使得第二晶体管M2、第三晶体管M3和第六晶体管M6导通。导通的第二晶体管M2将第二时钟信号端 XCK提供的高电平写入第二节点N2，使得第十一晶体管M11截止。导通的第三晶体管M3将输入信号端IN提供的高电平信号写入第一节点N1，使第一节点N1为高电平，从而使第一晶体管M1和第十晶体管M10截止。导通的第六晶体管M6将第一电平信号端VGL提供的低电平信号写入第三节点N3，使第三节点N3为低电平，使第五晶体管M5和第七晶体管M7导通，第七晶体管M7将第二时钟信号端XCK提供的高电平信号写入第四节点N4。第二时钟信号端XCK提供高电平信号，使第八晶体管M8截止。输出信号端OUT 维持第一阶段t1的低电平。
在第三阶段t3，此阶段为该发光移位寄存器的移位阶段，第一时钟信号端CK提供高电平，使第二晶体管M2、第三晶体管M3和第六晶体管M6截止，第一节点N1维持第二阶段t2的高电平，使第一晶体管M1和第十晶体管 M10截止，第三节点N3维持第二阶段t2的低电平，使第五晶体管M5和第七晶体管M7导通，第二时钟信号端XCK提供低电平信号，使第四晶体管M4和第八晶体管M8导通，导通的第五晶体管M5和第四晶体管M4将输入信号端IN提供的高电平信号写入第一节点N1，使第一节点N1为高电平。导通的第七晶体管M7将第二时钟信号端XCK提供的低电平信号写入第四节点 N4，使第四节点N4为低电平信号，导通的第八晶体管M8将第四节点N4的低电平提供给第二节点N2，使第二节点N2为低电平，第十一晶体管M11导通。导通的第十一晶体管M11将第二电平信号 端VGH提供的高电平信号提供给输出信号端OUT，使输出信号端OUT输出高电平。并且，因为第四节点 N4的电位由高变低，因此，利用第二电容C2的耦合作用，能够使第三节点 N3的电位更低，从而使第六晶体管M6能够无损失的传输第二时钟信号端 XCK的低电平信号至第四节点N4。
在第四阶段t4，第一时钟信号端CK提供低电平，使得第二晶体管M2、第三晶体管M3和第六晶体管M6导通。导通的第二晶体管M2将第二时钟信号端XCK提供的高电平信号写入第二节点N2，使第十一晶体管M11截止。导通的第三晶体管M3将输入信号端IN提供的低电平信号写入第一节点N1，使第一节点N1为低电平，从而使第一晶体管M1和第十晶体管M10导通。导通的第一晶体管M1将第一时钟信号端CK提供的低电平信号写入第三节点 N3，第六晶体管M6将第一电平信号端VGL提供的低电平信号写入第三节点 N3，使第三节点N3为低电平，使第五晶体管M5和第七晶体管M7导通，第七晶体管M7将第二时钟信号端XCK提供的高电平信号写入第四节点N4。导通的第十晶体管M10将第一电平信号端VGL提供的低电平信号写入输出信号端OUT，使输出信号端OUT输出低电平。
在第五阶段t5，第一时钟信号端CK提供高电平，使第二晶体管M2、第三晶体管M3和第六晶体管M6截止，第一节点N1维持第四阶段t4的低电平，使第一晶体管M1和第十晶体管M10导通，导通的第一晶体管M1将第一时钟信号端CK提供的高电平信号写入第三节点N3，使第三节点N3为高电平，使第五晶体管M5和第七晶体管M7截止，第四节点N4维持第四阶段t4的高电平，第二时钟信号端XCK的信号跳低，通过第一电容C1的耦合作用使得第一节点N1的电位更低，从而使第十晶体管M10能够无损失的传输第一电平信号端VGL的信号至输出信号端OUT，使输出信号端OUT输出低电平。同时，第八晶体管M8导通，将第四节点N4的高电平信号传输至第二节点 N2，使第十一晶体管M11截止。
对于图4和图5所示的发光移位寄存器，其后续的工作状态重复第四阶段t4和第五阶段t5的状态，直至输入信号端IN的下一个高电平的到来。
可选的，本实施例还可以在图5所示的发光移位寄存器的基础上增设一第九晶体管M9，如图8所示，图8为本实施例提供的又一种发光移位寄存器的示意图。上述第二处理模块2还包括第九晶体管M9，第九晶体管M9的控制端电连接输入信号端IN，第九晶体管M9的第一端电连接第二时钟信号端XCK，第九晶体管M9的第二端电连接第二晶体管M2的第一端。
本实施例通过在第二晶体管M2的一端连接第九晶体管M9，并令第九晶体管M9的控制端与输入信号端IN相连，第一端电连接第二时钟信号端XCK，第二端电连接第二晶体管M2的第一端。这样，当该发光移位寄存器用于 diming模式时，由于diming模式对应的输入信号端IN的高电平信号持续时间较长，(如图7中输入信号端IN对应于第四阶段t4的虚线所示)，若直接将图5所示的发光移位寄存器用于dimming模式，在第四阶段t4，第一时钟信号端CK提供低电平，使得第二晶体管M2、第三晶体管M3和第六晶体管 M6导通。导通的第二晶体管M2将第二时钟信号端XCK提供的高电平信号写入第二节点N2，使第十一晶体管M11截止。导通的第三晶体管M3将输入信号端IN提供的高电平信号写入第一节点N1，使第一节点N1为高电平，使第十晶体管M10截止。也就是说，当图5所示的发光移位寄存器用于dimming模式时，在第四阶段t4，第一晶体管M1和第十晶体管M10均截止，此时，输出信号端OUT处于浮接状态，导致该发光移位寄存器的电路不稳定。而对于图8所示的实施例来说，本实施例通过增设第九晶体管M9，这样，当该发光移位寄存器用于dimming模式时，在第四阶段t4，第一时钟信号端CK提供低电平，使得第二晶体管M2、第三晶体管M3和第六晶体管M6导通。但是，由于这时第九晶体管M9的控制端与输入信号端IN电连接，在该阶段，输入信号端IN提供高电平，因此，此时第九晶体管M9截止，第二节点N2 此时不会被第二时钟信号端XCK提供的高电平信号写高，而是保持上一阶段，即第三阶段t3的低电位，使第十一晶体管M11导通，进而将第二电平信号 端 VGH的信号稳定地提供给出信号端OUT，保证了输出信号的稳定。因此，在 dimming模式下，采用图8所示的发光移位寄存器，避免了使输出信号端OUT 浮接，能够使该发光移位寄存器的电路更加稳定。
可选的，本实施例还可以将上述第五晶体管M5的第一端与输入信号端 IN相连，如图9所示，图9为本实施例提供的又一种发光移位寄存器的示意图；其中，第五晶体管M5的第一端与输入信号端IN相连，其余结构的连接关系与上述图8所示的连接关系相同，在此不再赘述。并且，根据前面的分析可以知道，第三节点N3的电位为低的时刻为第二阶段t2-第四阶段t4，且在此阶段，第二时钟信号端XCK的电位为低的时刻为第三阶段t3。而在第三阶段t3，输入信号端IN和第一时钟信号端CK的信号相同，均为高电平信号，因此，采用图9所示的发光移位寄存器，仍能保证电路的有效工作。
本实施例还提供了一种发光控制方法，该发光控制方法应用于上述发光移位寄存器中，结合图6和图7，该发光移位寄存器的工作过程包括初始阶段 t0，第一阶段t1，第二阶段t2，第三阶段t3和第四阶段t4。
在初始阶段t0，向输入信号端IN提供第一电平信号，向第一时钟信号端 CK提供第一电平信号，向第二时钟信号端XCK提供第二电平信号，输出信号端OUT输出第一电平信号；
在第一阶段t1，向输入信号端IN提供第一电平信号，向第一时钟信号端CK 提供第二电平信号，向第二时钟信号端XCK提供第一电平信号，输出信号端OUT 输出第一电平信号；
在第二阶段t2，向输入信号端IN提供第二电平信号，向第一时钟信号端CK 提供第一电平信号，向第二时钟信号端XCK提供第二电平信号，输出信号端OUT 输出第一电平信号；
在第三阶段t3，向输入信号端IN提供第二电平信号，向第一时钟信号端CK 提供第二电平信号，向第二时钟信号端XCK提供第一电平信号，输出信号端OUT 输出第二电平信号；
在第四阶段t4，向输入信号端IN提供第一电平信号，向第一时钟信号端CK 提供第一电平信号，向第二时钟信号端XCK提供第二电平信号，向脉冲信号端 P提供第二电平信号，输出信号端OUT输出第一电平信号。
该发光移位寄存器的具体驱动过程已经在上述实施例中进行了详细说明，此处不再赘述。
采用本实施例提供的发光控制方法，发光移位寄存器的输出信号端OUT 能够输出与输入信号端IN的信号同相的输出信号，即，对于输入信号端IN 提供的在第二阶段t2和第三阶段t3的高电平信号而言，采用本实施例提供的发光移位寄存器，能够使输出信号端OUT在第三阶段t3输出高电平信号，实现信号的移位。因此，采用本实施例提供的发光控制方法，可将现有技术中的发光移位寄存器的两个输出端合二为一，即，通过本实施例中的一个输出信号端OUT连接显示面板中的子像素与下一级发光移位寄存器的输入信号端 IN，以减少电路中端子的数量，简化发光移位寄存器的电路结构。并且，本实施例通过在发光移位寄存器的第二处理模块2中的第一节点N1及第三节点 N3之间设置双栅晶体管，可以提高第一节点N1及第三节点N3之间的耐压特性，使该发光移位寄存器在第一节点N1与第三节点N3之间具有较大压差的情况下仍可稳定工作，提高了由该发光控制方法驱动的发光移位寄存器的电路稳定性。
本实施例还提供了一种驱动电路，如图10所示，图10为本实施例提供的一种驱动电路的示意图，该驱动电路包括发光控制电路，发光控制电路包括级联的多个上述的发光移位寄存器100，第一级发光移位寄存器100的输入信号端IN 与起始信号端STV相连；除第一级发光移位寄存器100之外的其余各级发光移位寄存器100的输入信号端IN分别与上一级发光移位寄存器100的输出信号端 OUT相连。
其中，奇数级的发光移位寄存器100的第一时钟信号端CK用于接收第一时钟信号CK1，奇数级的发光移位寄存器100的第二时钟信号端XCK用于接收第二时钟信号CK2；
偶数级的发光移位寄存器100的第一时钟信号端CK用于接收第二时钟信号 CK2，偶数级的发光移位寄存器100的第二时钟信号端XCK用于接收第一时钟信号CK1；
当第一时钟信号CK1处于低电平时，第二时钟信号CK2处于高电平；
当第二时钟信号CK2处于低电平时，第一时钟信号CK1处于高电平。
采用本实施例提供的驱动电路，发光移位寄存器的输出信号端OUT能够输出与输入信号端IN的信号同相的输出信号，即，对于输入信号端IN提供的在第二阶段t2和第三阶段t3的高电平信号而言，采用本实施例提供的驱动电路，能够使输出信号端OUT在第三阶段t3输出高电平信号，实现信号的移位。因此，采用本实施例提供的驱动电路，可将现有技术中的两个输出端合二为一，即，通过本实施例中的一个输出信号端OUT连接显示面板中的子像素与下一级发光移位寄存器的输入信号端IN，以减少电路中端子的数量，简化发光移位寄存器的电路结构。并且，本实施例通过在发光移位寄存器的第二处理模块2中的第一节点N1及第三节点N3之间设置双栅晶体管，可以提高提高第一节点N1及第三节点N3之间的耐压特性，使该发光移位寄存器在第一节点N1与第三节点N3之间具有较大压差的情况下仍可稳定工作，提高了该驱动电路的电路稳定性。
另外，如图10所示，在该驱动电路中，每一级发光移位寄存器100的第一电平信号端VGL可通过第一电压信号线CL1与驱动芯片(未图示)相连，第二电平信号端VGH可通过第二电压信号线CL2与驱动芯片相连。
示例性的，如图11所示，图11为本实施例提供的另一种驱动电路的示意图，该驱动电路还包括扫描驱动电路S，扫描驱动电路包括级联的多个扫描移位寄存器S0、S1、……、Sm-1、Sm，其中，m为大于1的正整数。每个扫描移位寄存器包括扫描信号输出端Scan，多个扫描信号输出端Scan与位于显示面板中的多行子像素300相连，用于向多行子像素输出扫描信号。示例性的，第一行子像素 300可以为虚拟像素，在显示面板的显示过程中不用于显示。具体的，参考图2 所示的像素驱动电路的示意图，其中，多个扫描信号输出端Scan分别与多个像素驱动电路中的第一扫描信号端Scan1和第二扫描信号端Scan2相连。如图11 中的第一级扫描移位寄存器S1所示，第一级扫描移位寄存器S1的扫描信号输出端Scan与第二行子像素300的第二扫描信号端Scan2和第三行子像素300的第一扫描信号端Scan1相连。
示例性的，上述发光移位寄存器100的脉冲信号端P的信号与扫描移位寄存器的扫描信号输出端Scan输出的信号相同，发光移位寄存器100中的第二晶体管的控制端与第一节点相连；第i级扫描移位寄存器Si的扫描信号输出端Scan 与第i级发光移位寄存器100的脉冲信号端P相连，其中，i为大于等于1的正整数。
本实施例通过将扫描移位寄存器的扫描信号输出端输出的信号作为发光移位寄存器的脉冲信号端P的信号来源，相当于复用了扫描移位寄存器的扫描信号输出端的输出信号，从而能够避免额外设置新的信号发生器来供给发光移位寄存器的工作，减少了驱动电路的元件数量，从而当该驱动电路用于显示面板时，能够减少占用显示面板的面积，有利于显示面板的窄边框设计。
本实施例还提供了一种显示装置，如图12所示，图12为本实施例所提供的显示装置的结构示意图，该显示装置包括上述驱动电路。其中，驱动电路的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图12所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。
采用本实施例提供的显示装置，其中的发光移位寄存器的输出信号端 OUT能够输出与输入信号端IN的信号同相的输出信号，即，对于输入信号端 IN提供的在第二阶段t2和第三阶段t3的高电平信号而言，采用本实施例提供的显示装置，能够使输出信号端OUT在第三阶段t3输出高电平信号，实现信号的移位。因此，采用本实施例提供的显示装置，可将现有技术中的两个输出端合二为一，即，通过本实施例中的一个输出信号端OUT连接显示面板中的子像素与下一级发光移位寄存器的输入信号端IN，以减少电路中端子的数量，简化发光移位寄存器的电路结构。并且，本实施例通过在发光移位寄存器的第二处理模块2中的第一节点N1及第三节点N3之间设置双栅晶体管，可以提高提高第一节点N1及第三节点N3之间的耐压特性，使该发光移位寄存器在第一节点N1与第三节点N3之间具有较大压差的情况下仍可稳定工作，提高了驱动电路的电路稳定性，改善了显示装置的显示效果。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (13)

1.一种发光移位寄存器，其特征在于，所述发光移位寄存器包括：
第一处理模块，电连接于输入信号端、第一时钟信号端和第二时钟信号端，所述第一处理模块用于根据所述输入信号端的信号、所述第一时钟信号端的信号和所述第二时钟信号端的信号，控制第一节点的信号；
第二处理模块，电连接于第一电平信号端、所述第一时钟信号端、所述第二时钟信号端、脉冲信号端和所述第一节点，所述第二处理模块用于根据所述第一电平信号端的信号、所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述脉冲信号端的信号和所述第一节点的信号，控制第二节点的信号；所述第二处理模块包括第一晶体管和第二晶体管，所述第一晶体管为双栅晶体管，所述双栅晶体管的控制端电连接所述第一节点，所述双栅晶体管的第一端电连接所述第一时钟信号端，所述双栅晶体管的第二端电连接第三节点；所述第二晶体管的控制端电连接所述第一节点或所述第一时钟信号端，所述第二晶体管的第一端电连接所述脉冲信号端，所述第二晶体管的第二端电连接所述第二节点；
输出模块，电连接于所述第一电平信号端、第二电平信号端、所述第一节点和所述第二节点，所述输出模块用于根据所述第一电平信号端的信号、所述第二电平信号端的信号、所述第一节点的信号和所述第二节点的信号，控制输出信号端的信号。
2.根据权利要求1所述的发光移位寄存器，其特征在于，所述第一电平信号端的信号与所述第二电平信号端的信号不同；所述第一时钟信号端的信号与所述第二时钟信号端的信号均为脉冲信号，且，当所述第一时钟信号端的信号为低电平时，所述第二时钟信号端的信号为高电平；当所述第二时钟信号端的信号为低电平时，所述第一时钟信号端的信号为高电平。
3.根据权利要求1所述的发光移位寄存器，其特征在于，所述第一处理模块包括第三晶体管、第四晶体管、第五晶体管和第一电容，其中，
所述第三晶体管的控制端电连接所述第一时钟信号端，所述第三晶体管的第一端电连接所述输入信号端，所述第三晶体管的第二端电连接所述第一节点；
所述第四晶体管的控制端电连接所述第二时钟信号端，所述第四晶体管的第一端电连接所述第一节点，所述第四晶体管的第二端电连接所述第五晶体管的第一端；
所述第五晶体管的控制端电连接所述第三节点，所述第五晶体管的第二端电连接所述输入信号端或所述第一时钟信号端；
所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二时钟信号端电连接。
4.根据权利要求1所述的发光移位寄存器，其特征在于，所述脉冲信号端的信号与所述第二时钟信号端的信号相同，所述第二晶体管的控制端与所述第一时钟信号端相连。
5.根据权利要求4所述的发光移位寄存器，其特征在于，所述第二处理模块还包括第六晶体管、第七晶体管、第八晶体管、第二电容和第三电容；
所述第六晶体管的控制端电连接所述第一时钟信号端，所述第六晶体管的第一端电连接所述第一电平信号端，所述第六晶体管的第二端电连接所述第三节点；
所述第七晶体管的控制端电连接所述第三节点，所述第七晶体管的第一端电连接所述第二时钟信号端，所述第七晶体管的第二端电连接第四节点；
所述第八晶体管的控制端电连接所述第二时钟信号端，所述第八晶体管的第一端电连接所述第四节点，所述第八晶体管的第二端电连接所述第二节点；
所述第二电容的第一端电连接所述第三节点，所述第二电容的第二端电连接所述第四节点；
所述第三电容的第一端电连接所述第一电平信号端或所述第二电平信号端，所述第三电容的第二端电连接所述第二节点。
6.根据权利要求5所述的发光移位寄存器，其特征在于，所述第二处理模块还包括第九晶体管，所述第九晶体管的控制端电连接所述输入信号端，所述第九晶体管的第一端电连接所述第二时钟信号端，所述第九晶体管的第二端电连接所述第二晶体管的第一端。
7.根据权利要求1所述的发光移位寄存器，其特征在于，所述脉冲信号端的信号与扫描移位寄存器的扫描信号输出端的信号相同，所述第二晶体管的控制端与所述第一节点相连；
当所述输入信号端的信号为高电平，所述第一时钟信号端的信号为高电平，所述第二时钟信号端的信号为低电平时，所述扫描信号输出端的信号为低电平。
8.根据权利要求7所述的发光移位寄存器，其特征在于，所述第二处理模块还包括第六晶体管、第七晶体管、第八晶体管、第二电容和第三电容；
所述第六晶体管的控制端电连接所述第一时钟信号端，所述第六晶体管的第一端电连接所述第一电平信号端，所述第六晶体管的第二端电连接所述第三节点；
所述第七晶体管的控制端电连接所述第三节点，所述第七晶体管的第一端电连接所述第二时钟信号端，所述第七晶体管的第二端电连接第四节点；
所述第八晶体管的控制端电连接所述第二时钟信号端，所述第八晶体管的第一端电连接所述第四节点，所述第八晶体管的第二端电连接所述第二节点；
所述第二电容的第一端电连接所述第三节点，所述第二电容的第二端电连接所述第四节点；
所述第三电容的第一端电连接所述第一电平信号端或所述第二电平信号端，所述第三电容的第二端与所述第二节点电连接。
9.根据权利要求1所述的发光移位寄存器，其特征在于，所述输出模块包括第十晶体管和第十一晶体管；
所述第十晶体管的控制端电连接所述第一节点，所述第十晶体管的第一端电连接所述第一电平信号端，所述第十晶体管的第二端电连接所述输出信号端；
所述第十一晶体管的控制端电连接第二节点，所述第十一晶体管的第一端电连接所述第二电平信号端，所述第十一晶体管的第二端电连接所述输出信号端。
10.一种驱动电路，其特征在于，所述驱动电路包括发光驱动电路，所述发光驱动电路包括级联的多个如权利要求1-9任一项所述的发光移位寄存器，第一级所述发光移位寄存器的输入信号端与起始信号端相连；除第一级所述发光移位寄存器之外的其余各级所述发光移位寄存器的输入信号端分别与上一级所述发光移位寄存器的输出信号端相连；
奇数级的所述发光移位寄存器的所述第一时钟信号端用于接收第一时钟信号，奇数级的所述发光移位寄存器的所述第二时钟信号端用于接收第二时钟信号；
偶数级的所述发光移位寄存器的所述第一时钟信号端用于接收所述第二时钟信号，偶数级的所述发光移位寄存器的所述第二时钟信号端用于接收所述第一时钟信号；
当所述第一时钟信号处于低电平时，所述第二时钟信号处于高电平；
当所述第二时钟信号处于低电平时，所述第一时钟信号处于高电平。
11.根据权利要求10所述的驱动电路，其特征在于，所述驱动电路还包括扫描驱动电路，所述扫描驱动电路包括级联的多个扫描移位寄存器，每个所述扫描移位寄存器包括扫描信号输出端，所述扫描信号输出端用于输出扫描信号；
所述脉冲信号端的信号与所述扫描信号输出端的信号相同，所述第二晶体管的控制端与所述第一节点相连；第i级所述扫描移位寄存器的所述扫描信号输出端与第i级所述发光移位寄存器的脉冲信号端相连，其中，i为大于等于1的正整数。
12.一种显示装置，其特征在于，所述显示装置包括权利要求10或11所述的驱动电路。
13.一种发光控制方法，应用于权利要求1-9任一项所述的发光移位寄存器，其特征在于，所述发光控制方法包括第一阶段，第二阶段，第三阶段和第四阶段；
在所述第一阶段，向所述输入信号端提供所述第一电平信号，向所述第一时钟信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述输出信号端输出第一电平信号；
在所述第二阶段，向所述输入信号端提供所述第二电平信号，向所述第一时钟信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，所述输出信号端输出第一电平信号；
在所述第三阶段，向所述输入信号端提供所述第二电平信号，向所述第一时钟信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述输出信号端输出第二电平信号；
在所述第四阶段，向所述输入信号端提供所述第一电平信号，向所述第一时钟信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，向所述脉冲信号端提供所述第二电平信号，所述输出信号端输出第一电平信号。
CN201810352530.0A 2018-04-19 2018-04-19 发光移位寄存器及发光控制方法、驱动电路及显示装置 Active CN108538336B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810352530.0A CN108538336B (zh) 2018-04-19 2018-04-19 发光移位寄存器及发光控制方法、驱动电路及显示装置
US16/191,495 US10714053B2 (en) 2018-04-19 2018-11-15 Driving circuit, method for controlling light emission and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810352530.0A CN108538336B (zh) 2018-04-19 2018-04-19 发光移位寄存器及发光控制方法、驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN108538336A CN108538336A (zh) 2018-09-14
CN108538336B true CN108538336B (zh) 2020-12-15

Family

ID=63477773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810352530.0A Active CN108538336B (zh) 2018-04-19 2018-04-19 发光移位寄存器及发光控制方法、驱动电路及显示装置

Country Status (2)

Country Link
US (1) US10714053B2 (zh)
CN (1) CN108538336B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172195A (zh) * 2018-03-28 2018-06-15 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN108538244B (zh) * 2018-04-20 2020-04-24 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
CN113168811B (zh) * 2018-12-06 2022-11-25 深圳市柔宇科技股份有限公司 一种eoa电路、显示面板及终端
WO2020191511A1 (zh) 2019-03-22 2020-10-01 京东方科技集团股份有限公司 移位寄存器单元、驱动电路、显示装置以及驱动方法
KR102706505B1 (ko) * 2019-10-16 2024-09-12 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR102724666B1 (ko) * 2019-12-23 2024-11-04 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
CN111276084B (zh) * 2020-01-22 2023-08-08 北京京东方技术开发有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN111223454B (zh) * 2020-03-23 2021-07-02 维沃移动通信有限公司 发光控制电路、发光控制模组及电子设备
CN111341261B (zh) * 2020-04-14 2022-06-17 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、信号驱动电路及显示装置
CN113554986A (zh) * 2020-04-26 2021-10-26 华为技术有限公司 移位寄存器及驱动方法、发光控制电路、阵列基板及终端
CN111477178A (zh) * 2020-05-26 2020-07-31 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN112116897B (zh) * 2020-10-15 2024-08-02 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法
US12175930B2 (en) * 2020-10-15 2024-12-24 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel
CN112634811B (zh) * 2021-01-05 2024-07-23 厦门天马微电子有限公司 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置
TWI749998B (zh) * 2021-01-12 2021-12-11 友達光電股份有限公司 移位暫存電路及畫素驅動裝置
CN112802423B (zh) * 2021-02-05 2025-03-18 厦门天马微电子有限公司 显示面板和显示装置
CN112992042B (zh) * 2021-03-01 2022-12-06 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路
CN112951163B (zh) * 2021-03-25 2023-04-28 厦门天马微电子有限公司 移位寄存器及驱动方法、栅线驱动电路、显示面板及装置
CN113421518B (zh) * 2021-06-30 2023-12-19 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、驱动电路和显示装置
CN116868263A (zh) * 2021-11-29 2023-10-10 京东方科技集团股份有限公司 移位寄存器及其驱动方法、发光控制驱动器、显示装置
US12217702B2 (en) * 2022-02-28 2025-02-04 Boe Technology Group Co., Ltd. Display substrate and display apparatus
US12236889B2 (en) 2022-06-30 2025-02-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN115346487B (zh) * 2022-09-02 2024-12-24 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN115881038B (zh) 2023-03-03 2023-06-09 惠科股份有限公司 发光驱动电路、时序控制方法和显示面板
CN116665575B (zh) * 2023-04-18 2025-10-21 惠科股份有限公司 行扫描单元、行扫描级联电路和驱动方法
WO2024221178A1 (zh) * 2023-04-24 2024-10-31 京东方科技集团股份有限公司 显示面板及其显示控制方法、显示装置
TWI852595B (zh) * 2023-05-30 2024-08-11 友達光電股份有限公司 驅動電路及其驅動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907335B2 (en) * 2008-10-03 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN105810150A (zh) * 2016-05-17 2016-07-27 信利（惠州）智能显示有限公司 一种移位寄存器和发光控制电路
CN106157893A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、驱动电路和显示装置
CN106782337A (zh) * 2017-02-14 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及有机电致发光显示面板
CN107481658A (zh) * 2017-09-19 2017-12-15 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法、驱动控制电路及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975581B1 (ko) * 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907335B2 (en) * 2008-10-03 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN105810150A (zh) * 2016-05-17 2016-07-27 信利（惠州）智能显示有限公司 一种移位寄存器和发光控制电路
CN106157893A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、驱动电路和显示装置
CN106782337A (zh) * 2017-02-14 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及有机电致发光显示面板
CN107481658A (zh) * 2017-09-19 2017-12-15 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法、驱动控制电路及显示装置

Also Published As

Publication number Publication date
US20190325845A1 (en) 2019-10-24
CN108538336A (zh) 2018-09-14
US10714053B2 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
CN108538336B (zh) 发光移位寄存器及发光控制方法、驱动电路及显示装置
CN209265989U (zh) 移位寄存器、发光控制电路、显示面板
US11783758B2 (en) Display device having one or more driving periods
CN110148384B (zh) 一种阵列基板、显示面板和像素驱动电路的驱动方法
JP4974789B2 (ja) シフトレジスタ及び表示装置
CN116259273B (zh) 显示驱动电路和显示装置
US11545093B2 (en) Shift register, gate driving circuit, display device and gate driving method
US20250148990A1 (en) Gate Driver and Organic Light Emitting Display Device Including the Same
CN114944125B (zh) 显示面板
US7903053B2 (en) Current programming apparatus, matrix display apparatus and current programming method
CN113299223B (zh) 一种显示面板和显示装置
CN117012125B (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
US20050264500A1 (en) Display drive apparatus and display apparatus
EP3151225A1 (en) Shift circuit, shift resistor, and display device
CN113077832B (zh) 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
US20240412697A1 (en) Gate driver and display apparatus including same
CN108447437B (zh) 发射控制电路及其驱动方法、发射控制器、显示装置
KR102786532B1 (ko) 게이트 구동부, 표시장치 및 이의 구동방법
CN114333705A (zh) 驱动电路、显示面板、显示装置和稳压控制方法
CN119028257A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN118197225A (zh) 显示面板、栅极驱动电路、移位寄存器及其驱动方法
US20040207579A1 (en) Display device
CN116153259B (zh) 栅极驱动电路、显示面板及显示装置
CN119905063B (zh) 像素电路及其驱动方法、显示面板、以及显示装置
CN120894999A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211109

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right