[go: up one dir, main page]

CN108511531A - 一种肖特基二极管制作工艺及肖特基二极管 - Google Patents

一种肖特基二极管制作工艺及肖特基二极管 Download PDF

Info

Publication number
CN108511531A
CN108511531A CN201710107047.1A CN201710107047A CN108511531A CN 108511531 A CN108511531 A CN 108511531A CN 201710107047 A CN201710107047 A CN 201710107047A CN 108511531 A CN108511531 A CN 108511531A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
schottky diode
faces
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710107047.1A
Other languages
English (en)
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201710107047.1A priority Critical patent/CN108511531A/zh
Publication of CN108511531A publication Critical patent/CN108511531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其是一种肖特基二极管制作工艺及肖特基二极管，肖特基二极管包括第一半导体层和第二半导体层，第一半导体层和所述第二半导体层都为n型掺杂的GaN基半导体材料，在第一半导体层的N面形成肖特基接触，在所述第二半导体层的Ga面上形成欧姆接触，在N面上做肖特基接触，可提升器件的性能，解决反向漏电偏大，正向导通压降偏大的问题。

Description

一种肖特基二极管制作工艺及肖特基二极管
技术领域
本发明涉及半导体制造技术领域，尤其是一种肖特基二极管制作工艺及肖特基二极管。
背景技术
氮化镓为代表的第三代半导体材料有着优异的特性，如：禁带宽度大、击穿电场强度高、最大电流密度高、化学性能稳定、热稳定性系数高、热膨胀系数小等等，正在逐渐取代硅在高功率半导体器件上的应用。目前的GaN基的二极管性能偏低，例如反向漏电偏大，正向导通压降偏大。
发明内容
本发明的目的是克服现有技术存在的缺陷，提供一种肖特基二极管制作工艺及肖特基二极管，解决现有的GaN基二极管反向漏电偏大，正向导通压降偏大的问题。
为了实现本发明的目的，本发明提供了一种肖特基二极管制作工艺，包括以下步骤：提供衬底；在所述衬底上依次生长第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层都为n型掺杂的GaN基半导体材料，第一半导体层和所述第二半导体层远离所述衬底的一面都为Ga面；在所述第二半导体层的Ga面上制作欧姆接触金属层，形成欧姆接触；在所述欧姆接触金属层上键合基板；倒装，并使所述第一半导体层的N面暴露；在所述第一半导体层的N面上制作肖特基接触金属层，形成肖特基接触。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括：先在所述欧姆接触金属层上制作键合金属层，然后在所述键合金属层上键合基板。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括：所述第一半导体层的掺杂浓度在1018/cm3量级以下，所述第二半导体层的掺杂浓度在1018/cm3量级以上。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括：所述衬底为硅或碳化硅或蓝宝石或氮化镓。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括：在所述衬底上先制作第三半导体层，再制作所述第一半导体层。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括，使所述第一半导体层的N面暴露包括：去除所述衬底，使所述第一半导体层的N面暴露。
在本发明的一实施例中，所述的肖特基二极管制作工艺，还包括，使所述第一半导体层的N面暴露包括：去除所述衬底，去除所述第三半导体层，使所述第一半导体层的N面暴露。
在本发明的一实施例中，所述的肖特基二极管制作工艺，其特征在于，所述第三半导体层包括插入层，所述插入层设置于第三半导体层的靠近第一半导体层的一侧。
在本发明的一实施例中，所述的肖特基二极管制作工艺，其特征在于，使所述第一半导体层的N面暴露包括：去除所述插入层，使所述第一半导体层与所述第三半导体层及所述衬底分离，使所述第一半导体层的N面暴露。
在发明的一实施例中，所述的肖特基二极管制作工艺，其特征在于，所述插入层包括InGaN、AlN或AlInN。
在本发明的一实施例中，所述的肖特基二极管制作工艺，其特征在于，当所述插入层为InGaN时，去除所述插入层包括：通过照射波长400nm以上的光对所述插入层进行选择性电化学腐蚀。
在本发明的一实施例中，所述的肖特基二极管制作工艺，其特征在于，当所述插入层为AlN时，去除所述插入层包括：通过KOH溶液对所述插入层进行侧向的选择性刻蚀。
本发明还提供了一种肖特基二极管，至少包括：第一半导体层，为n型掺杂的GaN基半导体材料，所述第一半导体层的N面形成肖特基接触；第二半导体层，为n型掺杂的GaN基半导体材料，其中所述第二半导体层远离第一半导体层的一面为Ga面，所述第二半导体层的Ga面形成欧姆接触，所述第二半导体层的N面与所述第一半导体层的Ga面相对。
在本发明的一实施例中，所述的肖特基二极管，还包括所述第一半导体层的掺杂浓度在1018/cm3量级以下，所述第二半导体层的掺杂浓度在1018/cm3量级以上。
本发明的肖特基二极管制作工艺及肖特基二极管的有益效果是：工艺简单，提升了器件的性能，解决反向漏电偏大，正向导通压降偏大的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1a是本发明的Ga面GaN的示意图；
图1b是本发明的N面GaN的示意图；
图2是本发明的衬底上直接生长GaN基半导体的工艺示意图；
图3a是本发明的第三半导体层上生长GaN基半导体的工艺示意图；
图3b是本发明的第三半导体的结构示意图；
图3c是本发明的第三半导体插入插入层的工艺示意图；
图4是本发明的欧姆接触金属层的工艺示意图；
图5a是本发明的欧姆接触金属层上键合基板的工艺示意图；
图5b是本发明的键合金属层的工艺示意图；
图6a是本发明的第一半导体层的N面暴露的第一种实施方式示意图；
图6b是本发明的第一半导体层的N面暴露的第二种实施方式示意图；
图6c是本发明的第一半导体层的N面暴露的第三种实施方式示意图；
图7是本发明所示的肖特基二极管的示意图。
其中：衬底100、第一半导体层201、第二半导体层202、第三半导体层300、成核层301、缓冲层302、插入层303、欧姆接触金属层400、键合基板500、键合金属层510、肖特基接触金属层600。
具体实施方式
在本发明的描述中，需要理解的是，术语“径向”、“轴向”、“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
请参照图1a及图1b，图1a所示为Ga面GaN的示意图,图1b所示为N面GaN的示意图。关于Ga面GaN，以平行于C轴的Ga-N键为参照，每一个Ga-N键中的Ga原子更靠近衬底100，即为Ga面GaN。反之，如果每一个Ga-N键中的N原子更靠近衬底100，即为N面GaN。对于同一GaN基半导体层，将图1a中的Ga面GaN倒转即得到N面GaN，把图1a中所示的远离衬底的一面定义为Ga面，而图1b所示的远离衬底一面定义为N面，Ga面与N面相对应。由于Ga面GaN和N面GaN各自远离衬底的一面原子排列不同，因此其特性也存在差异。
本发明揭示了一种肖特基二极管的制作工艺。
S01.如图2所示，先提供一衬底100。衬底100可包括蓝宝石、硅、氮化镓、碳化硅等，对于衬底100的材质，本发明不作特别限制。
在本发明的一实施例中，当衬底100为硅时，与其他材料的衬底相比，具有价格低、易加工的特点。
S02.如图2所示，在本发明的一实施例中，在衬底1上依次制作第一半导体层201和第二半导体层202。
第一半导体层201和第二半导体层202都为Ga面GaN基半导体材料，即第二半导体层202远离第一半导体层201的一面为Ga面，接触第一半导体层201的一面为N面，而第一半导体层201远离第二半导体层202的一面为N面，接触第二半导体层202的一面为Ga面。
第一半导体层201和第二半导体层202都为n型掺杂。掺杂元素可为硅或锗，本发明对掺杂元素不作特别限制，可在GaN基半导体材料中形成n型掺杂即可。第一半导体层201的掺杂浓度以其能与金属形成肖特基接触为限，第二半导体层202的掺杂浓度以其能与金属形成欧姆接触为限，例如第一半导体层201的掺杂浓度在1018/cm3量级以下，第二半导体层202掺杂浓度在1018/cm3量级以上。
本发明中的GaN基半导体材料，是指以GaN为基础的材料，本领域人员知晓地，可以是加入Al/In等元素形成AlInGaN合金；另外，也可以加入少量的例如Fe、C等元素可以提升材料和器件的击穿电压。
在本实施例中，为实现其他工艺或设计目的，还可在制作第一半导体层201之前，在衬底100上，先制作其他半导体层，再依次制作第一半导体层201及第二半导体层202。如图3a所示，在衬底100上先制作第三半导体层300，然后再生长第一半导体层201。关于第三半导体层300的形态，可依据具体设计需求而定，第三半导体层300既可以由单物质组成，也可由多种物质组成，既可以是单层半导体层，也可以是多层半导体层组成的复合半导体。
例如，为提升第一半导体层201及第二半导体层202的晶体质量，具体当衬底100为硅衬底时，如图3b所示，第三半导体层300可包括成核层301及缓冲层302，成核层301可包括AlN、AlGaN等，缓冲层可包括AlGaN、GaN等。
又例如，为了在后续的工艺中实现暴露第一半导体层201的目的，如图3c所示，第三半导体层300可包括插入层303，即第三半导体层300可仅包括插入层303，也可以是插入层303配合其他半导体层(如图3b所示的成核层301及缓冲层302)设置，无论何种情况，插入层303都设置于第三半导体层300的靠近第一半导体层201的一侧。具体地将在下述工艺S05中进行阐述。
S03.如图4所示，在第二半导体层202的Ga面上制作欧姆接触金属层400，欧姆接触金属层400与第二半导体层202形成欧姆接触。制作欧姆接触层400的具体方法可为：通过蒸发金属制成欧姆接触金属层400。欧姆接触金属层400可为Ti、Al、Ni或Au中一种或多种组成，本申请对欧姆接触金属层400的材料不作特别限制，能与第二半导体层202形成欧姆接触即可。
S04.键合基板500。
关于键合基板500，可如图5a所示，在欧姆接触金属层400上直接键合基板500。基板500可为硅。
又或者如图5b所示，为实现更好的键合效果，也可先在欧姆接触金属层400上制作键合金属层510，然后在键合金属层510上键合基板500。键合金属层510可包括铜、锡或其合金，本发明对键合金属层510的材质不作特别限制。
S05.倒装，并使第一半导体层201的N面暴露。
如图6a所示，倒装，如果第一半导体层201直接在衬底100上制成(如图2)，去除衬底100，第一半导体层201即暴露N面，具体的去除方法，可例如剥离、刻蚀等，本发明对此不加以限制。
如果第一半导体层201是在第三半导体层300上制成(如图3a及图3b)，那如图6b所示，去除衬底100后，还需要去除第三半导体层300以暴露第一半导体层201的N面。
同时参照图3c及图6c所示，为了更容易地使第一半导体层201的N面暴露，可设置插入层303，插入层303可包括InGaN、AlN、AlInN等III族氮化物，通过去除插入层303，而使衬底100及第三半导体层300与第一半导体层201分离。具体的去除方法，可例如，当插入层303为InGaN插入层时，可通过照射波长400nm以上的光对InGaN插入层的选择性电化学腐蚀；当插入层303为AlN插入层时，则可以通过KOH等溶液对AlN插入层进行侧向的选择性刻蚀。通过插入层303的设置，在工艺上可以更容易使第一半导体层201的N面暴露。
S06.如图7所示，在第一半导体层201上制作肖特基接触金属层600。在第一半导体层201的N面作肖特基接触，制作肖特基接触的具体方法可为：通过蒸发金属制成肖特基接触金属层600。肖特基接触金属层600可为金(Au)、镍(Ni)、钛(Ti)、铬(Cr)、钯(Pd)、钴(Co)、铬化镍(NiCr)、锗(Ge)、铂(Pt)、铜(Cu)、银(Ag)、钨(W)中的一种或其组合形成，肖特基接触金属层600与第一半导体层201肖特基接触。本申请不对肖特基接触金属层600的材料作特别限制，能与第一半导体层201形成肖特基接触即可。
本实施例中所揭示的肖特基二极管制作工艺，在GaN基半导体材料的Ga面上做欧姆接触，N面上做肖特基接触，相比肖特基接触和欧姆接触都是在Ga面上实现的肖特基二极管，可大大提升器件的性能，减小反向漏电，降低正向导通压降，增大可承受的电压。
此外，直接生长N面的GaN往往较为困难，本发明所揭示的肖特基二极管制作工艺，也避免了直接生长N面的GaN，实现工艺更简单。
此外，本发明的一较佳实施例中还揭示了一种肖特基二极管，如图7所示，该肖特基二极管器件包括：
基板500；
欧姆接触金属层400，位于基板500上；
第二半导体层202位于欧姆接触金属层400远离基板500的一面上，欧姆接触金属层400与第二半导体层202的Ga面形成欧姆接触；
第一半导体层201位于第二半导体层202的N面上，第二半导体层201远离第二半导体层202的一面为N面；
肖特基接触金属层600，位于第一半导体层201的N面上，与第一半导体层201的N面，形成肖特基接触。
其中，第一半导体层201和第二半导体层202都为Ga基半导体材料，且都为n型掺杂，掺杂元素可为硅或锗，本发明实施例对掺杂元素不作特别限制，可在GaN基半导体材料中形成n型掺杂即可。第一半导体层201的掺杂浓度以其能与金属形成肖特基接触为限，第二半导体层202的掺杂浓度以其能与金属形成欧姆接触为限，例如第一半导体层201的掺杂浓度在1018/cm3量级以下，第二半导体层202掺杂浓度在1018/cm3量级以上。
现有技术中GaN基二极管一般都是Ga面做肖特基接触且一般为横向结构，该种GaN基二极管性能偏低，例如反向漏电偏大，正向导通压降偏大，而本实施例中的Ga面做欧姆接触，N面做肖特基接触，提升了器件的性能，减小器件的反向漏电，降低器件正向导通压降，并且使器件可承受更大的电压。
应当理解，以上所描述的具体实施例仅用于解释本发明，并不用于限定本发明。由本发明的精神所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (14)

1.一种肖特基二极管制作工艺，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上依次生长第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层都为n型掺杂的GaN基半导体材料，所述第一半导体层和所述第二半导体层远离所述衬底的一面都为Ga面；
在所述第二半导体层的Ga面上制作欧姆接触金属层，形成欧姆接触；
在所述欧姆接触金属层上键合基板；
倒装，并使所述第一半导体层的N面暴露；
在所述第一半导体层的N面上制作肖特基接触金属层，形成肖特基接触。
2.根据权利要求1所述的肖特基二极管制作工艺，其特征在于：先在所述欧姆接触金属层上制作键合金属层，然后在所述键合金属层上键合所述基板。
3.根据权利要求1所述的肖特基二极管制作工艺，其特征在于：所述第一半导体层的掺杂浓度在1018/cm3量级以下，所述第二半导体层的掺杂浓度在1018/cm3量级以上。
4.根据权利要求1所述的肖特基二极管制作工艺，其特征在于：所述衬底为硅、碳化硅、蓝宝石或氮化镓。
5.根据权利要求1所述的肖特基二极管制作工艺，其特征在于：在所述衬底上先制作第三半导体层，再制作所述第一半导体层。
6.根据权利要求1所述的肖特基二极管制作工艺，其特征在于，使所述第一半导体层的N面暴露包括：去除所述衬底，使所述第一半导体层的N面暴露。
7.根据权利要求5所述的肖特基二极管制作工艺，其特征在于，使所述第一半导体层的N面暴露包括：去除所述衬底，然后去除所述第三半导体层，使所述第一半导体层的N面暴露。
8.根据权利要求5所述的肖特基二极管制作工艺，其特征在于，所述第三半导体层包括插入层，所述插入层设置于第三半导体层的靠近第一半导体层的一侧。
9.根据权利要求8所述的肖特基二极管制作工艺，其特征在于，使所述第一半导体层的N面暴露包括：去除所述插入层，使所述第一半导体层与所述第三半导体层及所述衬底分离，使所述第一半导体层的N面暴露。
10.根据权利要求9所述的肖特基二极管制作工艺，其特征在于，所述插入层包括InGaN、AlN或Al InN。
11.根据权利要求10所述的肖特基二极管制作工艺，其特征在于，当所述插入层为InGaN时，去除所述插入层包括：通过照射波长400nm以上的光对所述插入层进行选择性电化学腐蚀。
12.根据权利要求9所述的肖特基二极管制作工艺，其特征在于，当所述插入层为AlN时，去除所述插入层包括：通过KOH溶液对所述插入层进行侧向的选择性刻蚀。
13.一种肖特基二极管，其特征在于，至少包括：
第一半导体层，为n型掺杂的GaN基半导体材料，所述第一半导体层的N面形成肖特基接触；
第二半导体层，为n型掺杂的GaN基半导体材料，其中所述第二半导体层远离第一半导体层的一面为Ga面，所述第二半导体层的Ga面形成欧姆接触，所述第二半导体层的N面与所述第一半导体层的Ga面相对。
14.根据权利要求13所述的肖特基二极管，其特征在于：所述第一半导体层的掺杂浓度在1018/cm3量级以下，所述第二半导体层的掺杂浓度在1018/cm3量级以上。
CN201710107047.1A 2017-02-27 2017-02-27 一种肖特基二极管制作工艺及肖特基二极管 Pending CN108511531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710107047.1A CN108511531A (zh) 2017-02-27 2017-02-27 一种肖特基二极管制作工艺及肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710107047.1A CN108511531A (zh) 2017-02-27 2017-02-27 一种肖特基二极管制作工艺及肖特基二极管

Publications (1)

Publication Number Publication Date
CN108511531A true CN108511531A (zh) 2018-09-07

Family

ID=63373962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710107047.1A Pending CN108511531A (zh) 2017-02-27 2017-02-27 一种肖特基二极管制作工艺及肖特基二极管

Country Status (1)

Country Link
CN (1) CN108511531A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346405A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种GaN基SBD倒装芯片的制备方法
WO2021109073A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037595A1 (en) * 2003-08-11 2005-02-17 Sumitomo Electric Industries, Ltd Method of recovering and reproducing substrates and method of producing semiconductor wafers
CN101771115A (zh) * 2009-01-06 2010-07-07 北京大学 氮化镓基材料激光剥离后氮面的处理方法
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
CN102420246A (zh) * 2010-09-28 2012-04-18 三星Led株式会社 氮化镓基半导体器件及其制造方法
CN103943459A (zh) * 2014-04-03 2014-07-23 中国电子科技集团公司第五十五研究所 一种基于外延层转移实现N面GaN的方法
US20140374769A1 (en) * 2011-11-18 2014-12-25 Avogy, Inc. Gan-based schottky barrier diode with algan surface layer
US20150021624A1 (en) * 2013-07-16 2015-01-22 David J. Meyer Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
CN104465897A (zh) * 2013-09-25 2015-03-25 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
JP2016092083A (ja) * 2014-10-31 2016-05-23 国立大学法人 名古屋工業大学 ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード
CN105977209A (zh) * 2010-10-20 2016-09-28 富士通株式会社 半导体装置及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037595A1 (en) * 2003-08-11 2005-02-17 Sumitomo Electric Industries, Ltd Method of recovering and reproducing substrates and method of producing semiconductor wafers
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
CN101771115A (zh) * 2009-01-06 2010-07-07 北京大学 氮化镓基材料激光剥离后氮面的处理方法
CN102420246A (zh) * 2010-09-28 2012-04-18 三星Led株式会社 氮化镓基半导体器件及其制造方法
CN105977209A (zh) * 2010-10-20 2016-09-28 富士通株式会社 半导体装置及其制造方法
US20140374769A1 (en) * 2011-11-18 2014-12-25 Avogy, Inc. Gan-based schottky barrier diode with algan surface layer
US20150021624A1 (en) * 2013-07-16 2015-01-22 David J. Meyer Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
CN104465897A (zh) * 2013-09-25 2015-03-25 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
CN103943459A (zh) * 2014-04-03 2014-07-23 中国电子科技集团公司第五十五研究所 一种基于外延层转移实现N面GaN的方法
JP2016092083A (ja) * 2014-10-31 2016-05-23 国立大学法人 名古屋工業大学 ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JINWOOK W.CHUNG 等: "N-face GaN/AlGaN HEMTs fabricated through layer transfer technology", 《IEEE ELECTRON DEVICE LETTERS》 *
郭黎滨 等: "《先进制造技术》", 31 January 2010, 哈尔滨工程大学出版社 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346405A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种GaN基SBD倒装芯片的制备方法
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
WO2021109073A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法
US12107187B2 (en) 2019-12-05 2024-10-01 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof

Similar Documents

Publication Publication Date Title
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
US8487341B2 (en) Semiconductor device having a plurality of bonding layers
CN103283003B (zh) 半导体装置及其制造方法
JP2012074705A (ja) 窒化ガリウム系半導体素子及び窒化ガリウム系半導体素子の製造方法
CN100563033C (zh) 具有低阻抗欧姆接触的ⅲa族氮化物半导体器件
US8324634B2 (en) Epitaxial wafer and manufacturing method thereof
US11239338B2 (en) High electron mobility transistor and method for fabricating the same
US11367779B2 (en) High electron mobility transistor and method for fabricating the same
JP5638543B2 (ja) 発光素子の製造方法
US20150155458A1 (en) Optoelectronic device structure
KR101705389B1 (ko) 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR100978568B1 (ko) 질화물 반도체 발광소자의 제조 방법
US20080113463A1 (en) Method of fabricating GaN device with laser
CN108511531A (zh) 一种肖特基二极管制作工艺及肖特基二极管
CN101740674A (zh) 发光元件结构及其制造方法
EP2546881A2 (en) Method of manufacturing power device
JP2007036010A (ja) ショットキーバリアダイオード装置及びその製造方法
CN101212011A (zh) 发光二极管及其制造方法
CN102157631B (zh) 用于形成半导体层的方法和用于制造发光器件的方法
KR101014045B1 (ko) 발광소자 및 그 제조방법
KR101072172B1 (ko) 발광소자 및 그 제조방법
US12310045B2 (en) High electron mobility transistor
KR20140022131A (ko) 질화물계 반도체 소자의 제조 방법 및 이에 의한 질화물계 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180907