[go: up one dir, main page]

CN108428701A - 一种三维nand铁电存储器及其制备方法 - Google Patents

一种三维nand铁电存储器及其制备方法 Download PDF

Info

Publication number
CN108428701A
CN108428701A CN201810181017.XA CN201810181017A CN108428701A CN 108428701 A CN108428701 A CN 108428701A CN 201810181017 A CN201810181017 A CN 201810181017A CN 108428701 A CN108428701 A CN 108428701A
Authority
CN
China
Prior art keywords
layer
columnar semiconductor
holes
etching
horizontal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810181017.XA
Other languages
English (en)
Inventor
廖敏
刘晨
陈新
曾斌建
彭强祥
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202111121653.1A priority Critical patent/CN114050162A/zh
Priority to CN201810181017.XA priority patent/CN108428701A/zh
Publication of CN108428701A publication Critical patent/CN108428701A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维NAND铁电存储器及其制备方法，涉及半导体技术领域，该铁电存储器包括水平衬底，设置在所述水平衬底内的公共源极，所述水平衬底上表面至少设置两个阵列串，两个所述阵列串之间通过第一介质层隔开；所述阵列串包括垂直于所述水平衬底的柱型半导体区域，位于所述柱型半导体区域上的氧保护层和引线层，依此包裹所述柱型半导体区域的铁电薄膜层，缓冲层和与第二介质层相堆叠的控制栅电极；其中，所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。

Description

一种三维NAND铁电存储器及其制备方法
技术领域
本发明涉及半导体技术领域，更具体的涉及一种铁电存储器及其制备方法。
背景技术
随着半导体制造工艺技术的更新迭代，半导体存储单元的尺寸不断缩小，集成度不断提高。而随着存储器单元尺寸的不断缩小，工艺的要求也相应提高，同时也使得成本不断提高。为解决平面闪存遇到的困难和追求更低的单位存储单元的生产成本提出了三维闪存存储器，比如：三维NAND型铁电储存器；
三维NAND型铁电储存器的存储单元是铁电场效电晶体(英文为： ferroelectricfield-effect transistor，中文为：FeFET)，其工作原理是基于铁电薄膜的极化。以n型FeFET为例，当在FeFET的栅上施加一个正的写入电压时，铁电薄膜发生极化，沟道表面形成反型层，这样在源、漏极之间形成了电流的通道，此时在漏极就能读到一个较大的电流，对应着存储逻辑值“1”；当在栅极上施加一个负的电压时，沟道表面则形成积累层，源、漏极之间的电流通道被截断，此时在漏极读到的电流就很小，对应着存储逻辑值“0”。
FeFET被认为是下一代重点研发的新型存储器，因为它具有存储结构简单、存储密度高、低功耗、高存取速度、抗辐射和非破坏性读出等优点，相比于传统浮栅型和电荷俘获型结构的存储器更有优势。对于现有的浮栅型和电荷俘获型NAND闪存，为了进一步降低存储器的工作电压，提高器件的运行速度、稳定性和可靠性，基于新材料和新工作原理的新型非易失性存储器件受到了广泛的关注。
综上所述，现有的三维闪存存储器存在工作电压较高，且反复擦写能力较低的问题。
发明内容
本发明实施例提供一种铁电存储器及其制备方法，用以解决现有的三维闪存存储器存在工作电压较高，且反复擦写能力较低的问题。
本发明实施例提供一种铁电存储器的制备方法，包括：
在水平衬底层上通过刻蚀和离子注入形成公共源极；
通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；
通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；
在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；
在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；
刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；
刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。
优选地，所述刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔之前，具体包括：
在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅，刻蚀所述原始阵列串表面沉积多晶硅，所述第一通孔内和所述第一通过表面的沉积的多晶硅形成所述柱型半导体区域；
在两个所述柱型半导体区域和与两个所述柱型半导体区域相邻的表面沉积氧化保护层。
优选地，所述公共源极位于所述水平衬底内，且所述第一通孔的两侧壁分别与所述公共源极的上表面不接触。
优选地，所述柱型半导体区域由多晶硅材料组成，所述柱型半导体区域的圆柱直径为60nm～200nm。
优选地，所述铁电薄膜的材料为Zr掺杂HfO2，Si掺杂HfO2，Al掺杂HfO2， Y掺杂HfO2以及氧化铪基铁电材料中的至少一种或SrBi2Ta2O9，PbTiO3， BaTiO3，Pb(Zr,Ti)O3，(Bi,Nd)4Ti3O12，BiFeO3，YMnO3中的至少一种；
所述铁电薄膜的厚度介于2nm～100nm之间；
所述缓冲层的材料为Y2O3，CeO2，Al2O3，HfO2，SrTiO3，(HfO2)0.75(Al2O3) 0.25中的一种或组合；所述缓冲层的厚度介于3～25nm之间。
优选地，所述第一介质层和所述第二介质层由氧化硅材料组成，所述牺牲介质层由氮化硅材料组成；
所述第一介质层厚度介于50～200nm之间，所述第二介质层厚度介于为 50～150nm之间。
优选地，所述控制栅电极由氮化钛，钨，铝，多晶硅中的一种或者多种组合材料组成；所述控制栅极厚度介于30～100nm之间。
本发明实施例还提供了一种铁电存储器，包括水平衬底，设置在所述水平衬底内的公共源极，所述水平衬底上表面至少设置两个阵列串，两个所述阵列串之间通过第一介质层隔开；
所述阵列串包括垂直于所述水平衬底的柱型半导体区域，位于所述柱型半导体区域上的氧保护层和引线层，依此包裹所述柱型半导体区域的铁电薄膜层，缓冲层和与第二介质层相堆叠的控制栅电极；
其中，所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。
本发明实施例提供了一种三维NAND铁电存储器及其制备方法，该制备方法主要包括：在水平衬底层上通过刻蚀和离子注入形成公共源极；通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。通过该方法制备的铁电存储器，采用了铁电薄膜存储介质替代浮栅电荷存储介质形成金属-铁电-绝缘-半导体(MFIS)结构，预计可以获得更低的工作电压，得到更高的反复擦写能力和良好的抗辐射能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种三维NAND铁电储存单元剖面结构图；
图2a～图2p为本发明实施例提供的一种铁电存储单元制作示意图。
其中，1为水平衬底；2为第二介质层；3为控制栅电极；4为铁电薄膜； 5为缓冲层；6为柱型半导体区域；7为氧化保护层；8为公共源级区域；9为第一介质层；10为引线层；11为牺牲介质层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种铁电存储器，具体如图1所示，该铁电存储器主要包括：水平衬底1，公共源极层8和阵列串。
具体地，公共源极层8设置在水平衬底1内，阵列串设置在水平衬底1上表面，每个阵列串的两边缘均与公共源极层8的两边有交集，且两个阵列串之间通过第一介质层9隔开。
需要说明的是，在实际应用中，公共源极层8虽然设置在水平衬底1内，但是公共源极层8的上表面与水平衬底1的上表面具有相同的水平高度。
如图1所示，阵列串包括柱型半导体区域6，氧保护层7，引线层10，铁电薄膜4层，缓冲层5，第二介质层2和控制栅电极3；具体地，柱型半导体区域6垂直设置在水平衬底1上表面，柱型半导体区域6上表面设置有氧保护层7和引线层10，且该引线层10穿透氧保护层7与柱型半导体区域6的上表面接触。再者，柱型半导体区域6的外侧依此包裹有铁电薄膜4层，缓冲层5 和与第二介质层2相堆叠的控制栅电极3。
以下分别结合图1，图2a至图2p，通过实施例1至实施例4来介绍本发明实施例提供的一种阵列串为金属-铁电-绝缘-半导体(MFIS)结构的铁电存储器制备方法。
实施例1
本发明实施例提供的一种铁电存储器的制备方法，主要包括以下步骤：
步骤一：清洗提供水平衬底1，利用光刻工艺，形成公共源极层8，需要说明的是，光刻工艺采用的是365nm I线工艺。进一步地，需要说明的是，水平衬底1由高度掺杂的p型硅(Si)材料组成。
步骤二：刻蚀水平衬底1，在水平衬底1上表面形成沟槽；在沟槽内形成多晶硅，该多晶硅的厚度值等于沟槽的深度值；进一步地，采用离子注入法对多晶硅进行N+掺杂，从而形成pn结。需要说明的是，形成N+型源极区需注入能量为30KeV、剂量为1×1016cm-2的P(31)+离子。采用快速热退火法对掺杂的多晶硅进行外延结晶，基于pn结引出所述CSL，如图2a所示。
步骤三：利用化学气相沉积法，在经步骤二处理的水平衬底1上依次形成多个堆叠的第二介质层2和牺牲介质层11，形成原始的阵列串，图2b为沉积堆叠结构后的结果示意图。
需要说的是，第二介质层2由氧化硅(SiO2)材料组成，第二介质层2的厚度为100nm；而牺牲介质层11由氮化硅材料组成，牺牲介质层11的厚度为 50nm。
步骤四：利用光刻工艺形成窗口，再通过干法刻蚀工艺，在原始阵列串上刻蚀出至少两个第一通孔，且两个第一通孔的下表面与水平衬底1相接触，即通过刻蚀形成的两个第一通孔暴露出水平衬底1的上表面。图2c为刻蚀出两个第一通孔后的结果示意图。
需要说明的是，如图2c所示，虽然公共源极层8位于水平衬底1内，但由于公共源极层8和水平衬底1具有相同的上表面，而第一通孔的两侧壁分别与公共源极层8的上表面不接触，即第一通孔未暴露出公共源极层8的上表面。
步骤五：利用原子层沉积工艺，在温度为280℃，压强为15hPa的环境下，在经过步骤四刻蚀处理得到的两个第一通孔内沉积铪锆氧(HZO)铁电薄膜4，图2d为沉积铪锆氧(HZO)铁电薄膜后的结果示意图。
步骤六：利用化学气相沉积工艺，设置温度为280℃，在经过步骤五处理得到的沟槽内沉积氧化铪(HfO2)高介电常数缓冲层5，图2e为沉积氧化铪 (HfO2)高介电常数缓冲层5后的结果示意图。
需要说明的是，铁电薄膜4由铪锆氧(HZO)材料组成，该铁电薄膜4的厚度为18nm；高介电常数缓冲层5由氧化铪(HfO2)材料组成，高介电常数缓冲层5的厚度为7nm。
步骤七：利用干法刻蚀工艺，刻蚀掉第一通孔底部的铪锆氧(HZO)铁电薄膜4、氧化铪(HfO2)高介电常数缓冲层5，图2f为刻蚀后的结果示意图。
步骤八：利用化学气相沉积工艺，在两个第一通孔内以及与两个第一通孔相邻的原始阵列串表面沉积多晶硅，图2g为沉积多晶硅的结果示意图。
步骤九：利用光刻形成窗口，再采用干法刻蚀工艺刻蚀沉积在原始阵列串表面沉积的多晶硅，而第一通孔内和第一通孔表面沉积的多晶硅形成了柱型半导体区域6，即在水平衬底1上表面形成了两个柱型半导体区域6，图2h为刻蚀多晶硅后的结果示意图。
需要说明的是，柱型半导体区域6由多晶硅材料组成，柱型半导体区域6 的厚度为60nm。
步骤十：在将沉积在原始阵列串表面上的多晶硅刻蚀掉后，利用化学气相沉积工艺，在两个柱型半导体区域6和与两个柱型半导体区域6相邻的表面沉积氧保护层7。图2i为沉积氧保护层的结果示意图。
需要说明的是，氧保护层7由氧化硅(SiO2)材料组成，氧保护层7的厚度为100nm。
步骤十一：利用光刻形成窗口，再利用干法刻蚀工艺，刻蚀与两个柱型半导体区域6相邻的区域形成第二通孔，且第二通孔的下表面与公共源极层8的上表面相接触，即通过第二通孔，可以暴露公共源极层8的上表面。图2j为刻蚀水平沟槽后的结果示意图。
步骤十二：采用湿法刻蚀将多层牺牲介质层11去掉，图2k为刻蚀多层牺牲介质层11后的结果示意图；在刻蚀牺牲介质层11之后暴露的位置采用原子层沉积工艺，低压化学气相沉积(LPCVD)沉积TiN，其中，磁控溅射是设置温度为300℃，图2l为沉积TiN后的结果示意图。
步骤十三：采用干法刻蚀去除掉第二通孔侧壁上的TiN，图2m为刻蚀第二通孔侧壁后的结果示意图；再利用化学气相沉积工艺，在处理过的第二通孔内沉积第一介质层9以隔离两个阵列串，图2n为沉积第一介质层后的结果示意图。
需要说明的是，第一介质层9由氧化硅(SiO2)材料组成。
步骤十四：利用光刻在第一介质层9刻蚀出两个引线通孔，且两个引线通孔的底部与柱型半导体区域6的上表面接触，图2o为光刻引线通孔后的结果示意图。
步骤十五：通过磁控溅射或化学气相沉积工艺，在两个引线通孔以及与两个引线通孔相邻的第一介质层9上形成引线层10，图2p为引线层形成后的结果示意图。
需要说明的是，引线层10由铝(Al)材料组成，引线层10的厚度为300nm。
步骤十六：利用光刻工艺，将第一介质上表面的部分引线层10刻蚀掉，保留同时位于两个引线通孔和第一介质上的引线层10，将保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线块，从而完成三维NAND型铁电储存器的制备，图1为铁电储存器制备完毕的结果示意图。
需要说明的是，铁电薄膜4、高介电常数缓冲层5、多晶硅可采用原子层沉积、化学气相沉积的等工艺沉积。本发明实施例中，对铁电薄膜4，介电常数缓冲层5和多晶硅沉积的具体工艺不做具体的限定。
实施例2
本发明实施例提供的一种铁电存储器的制备方法，主要包括以下步骤：
步骤一：清洗提供水平衬底1，利用光刻工艺，形成公共源极层8，需要说明的是，光刻工艺采用的是365nm I线工艺。进一步地，需要说明的是，水平衬底1由高度掺杂的p型硅(Si)材料组成。
步骤二：刻蚀水平衬底1，在水平衬底1上表面形成沟槽；在沟槽内形成多晶硅，该多晶硅的厚度值等于沟槽的深度值；进一步地，采用离子注入法对多晶硅进行N+掺杂，从而形成pn结。需要说明的是，形成N+型源极区需注入能量为30KeV、剂量为1×1016cm-2的P(31)+离子。采用快速热退火法对掺杂的多晶硅进行外延结晶，基于pn结引出所述CSL，如图2a所示。
步骤三：利用物理气相沉积法，在经步骤二处理的水平衬底1上依次形成多个堆叠的第二介质层2和牺牲介质层11，形成原始的阵列串，图2b为沉积堆叠结构后的结果示意图。
需要说的是，第二介质层2由氧化硅(SiO2)材料组成，第二介质层2的厚度为100nm；而牺牲介质层11由氮化硅材料组成，牺牲介质层11的厚度为 100nm。
步骤四：利用光刻工艺形成窗口，再通过干法刻蚀工艺，在原始阵列串上刻蚀出至少两个第一通孔，且两个第一通孔的下表面与水平衬底1相接触，即通过刻蚀形成的两个第一通孔暴露出水平衬底1的上表面。图2c为刻蚀出两个第一通孔后的结果示意图。
需要说明的是，如图2c所示，虽然公共源极层8位于水平衬底1内，但由于公共源极层8和水平衬底1具有相同的上表面，而第一通孔的两侧壁分别与公共源极层8的上表面不接触，即第一通孔未暴露出公共源极层8的上表面。
步骤五：利用原子层沉积工艺，在温度为280℃，压强为15hPa的环境下，在经过步骤四刻蚀处理得到的两个第一通孔内沉积沉积Si:HfO2铁电薄膜4，图2d为沉积Si:HfO2铁电薄膜后的结果示意图。
步骤六：利用原子层沉积工艺，设置温度为280℃，在经过步骤五处理得到的沟槽内沉积(HfO2)0.75(Al2O3)0.25高介电常数缓冲层5，图2e为沉积(HfO2) 0.75(Al2O3)0.25高介电常数缓冲层5后的结果示意图。
需要说明的是，铁电薄膜4由Si:HfO2材料组成，铁电薄膜4的厚度为 14nm；高介电常数缓冲层5由(HfO2)0.75(Al2O3)0.25料组成，高介电常数缓冲层5的厚度为10nm。
步骤七：利用干法刻蚀工艺，刻蚀掉第一通孔底部的Si:HfO2铁电薄膜4、(HfO2)0.75(Al2O3)0.25高介电常数缓冲层5，图2f为刻蚀后的结果示意图。
步骤八：利用化学气相沉积工艺，在两个第一通孔内以及与两个第一通孔相邻的原始阵列串表面沉积多晶硅，图2g为沉积多晶硅的结果示意图。
步骤九：利用光刻形成窗口，再采用干法刻蚀工艺刻蚀沉积在原始阵列串表面沉积的多晶硅，而第一通孔内和第一通孔表面沉积的多晶硅形成了柱型半导体区域6，即在水平衬底1上表面形成了两个柱型半导体区域6，图2h为刻蚀多晶硅后的结果示意图。
需要说明的是，柱型半导体区域6由多晶硅材料组成，柱型半导体区域6 的厚度为100nm。
步骤十：在将沉积在原始阵列串表面上的多晶硅刻蚀掉后，利用化学气相沉积工艺，在两个柱型半导体区域6和与两个柱型半导体区域6相邻的表面沉积氧保护层7。图2i为沉积氧保护层的结果示意图。
需要说明的是，氧保护层7由氧化硅(SiO2)材料组成，氧保护层7的厚度为100nm。
步骤十一：利用光刻形成窗口，再利用干法刻蚀工艺，刻蚀与两个柱型半导体区域6相邻的区域形成第二通孔，且第二通孔的下表面与公共源极层8的上表面相接触，即通过第二通孔，可以暴露公共源极层8的上表面。图2j为刻蚀水平沟槽后的结果示意图。
步骤十二：采用湿法刻蚀将多层牺牲介质层11去掉，图2k为刻蚀多层牺牲介质层11后的结果示意图；在刻蚀牺牲介质层11之后暴露的位置采用原子层沉积工艺，低压化学气相沉积(LPCVD)沉积TiN，其中，磁控溅射是设置溅射温度为300℃，图2l为沉积TiN后的结果示意图。
步骤十三：采用干法刻蚀去除掉第二通孔侧壁上的TiN，图2m为刻蚀第二通孔侧壁后的结果示意图；再利用化学气相沉积工艺，在处理过的第二通孔内沉积第一介质层9以隔离两个阵列串，图2n为沉积第一介质层后的结果示意图。
需要说明的是，第一介质层9由氧化硅(SiO2)材料组成。
步骤十四：利用光刻在第一介质层9刻蚀出两个引线通孔，且两个引线通孔的底部与柱型半导体区域6的上表面接触，图2o为光刻引线通孔后的结果示意图。
步骤十五：通过磁控溅射或化学气相沉积工艺，在两个引线通孔以及与两个引线通孔相邻的第一介质层9上形成引线层10，图2p为引线层形成后的结果示意图。
需要说明的是，引线层10由钨(W)材料组成，引线层10的厚度为200nm。
步骤十六：利用光刻工艺，将第一介质上表面的部分引线层10刻蚀掉，保留同时位于两个引线通孔和第一介质上的引线层10，将保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线块，从而完成三维NAND型铁电储存器的制备，图1为铁电储存器制备完毕的结果示意图。
需要说明的是，铁电薄膜4、高介电常数缓冲层5、多晶硅可采用原子层沉积、化学气相沉积的等工艺沉积。本发明实施例中，对铁电薄膜4，介电常数缓冲层5和多晶硅沉积的具体工艺不做具体的限定。
实施例3
本发明实施例提供的一种铁电存储器的制备方法，主要包括以下步骤：
步骤一：清洗提供水平衬底1，利用光刻工艺，形成公共源极层8，需要说明的是，光刻工艺采用的是365nm I线工艺。进一步地，需要说明的是，水平衬底1由高度掺杂的p型硅(Si)材料组成。
步骤二：刻蚀水平衬底1，在水平衬底1上表面形成沟槽；在沟槽内形成多晶硅，该多晶硅的厚度值等于沟槽的深度值；进一步地，采用离子注入法对多晶硅进行N+掺杂，从而形成pn结。需要说明的是，形成N+型源极区需注入能量为30KeV、剂量为1×1016cm-2的P(31)+离子。采用快速热退火法对掺杂的多晶硅进行外延结晶，基于pn结引出所述CSL，如图2a所示。
步骤三：利用物理气相沉积法，在经步骤二处理的水平衬底1上依次形成多个堆叠的第二介质层2和牺牲介质层11，形成原始的阵列串，图2b为沉积堆叠结构后的结果示意图。
需要说的是，第二介质层2由氧化硅(SiO2)材料组成，第二介质层2的厚度为100nm；而牺牲介质层11由氮化硅材料组成，牺牲介质层11的厚度为 100nm。
步骤四：利用光刻工艺形成窗口，再通过干法刻蚀工艺，在原始阵列串上刻蚀出至少两个第一通孔，且两个第一通孔的下表面与水平衬底1相接触，即通过刻蚀形成的两个第一通孔暴露出水平衬底1的上表面。图2c为刻蚀出两个第一通孔后的结果示意图。
需要说明的是，如图2c所示，虽然公共源极层8位于水平衬底1内，但由于公共源极层8和水平衬底1具有相同的上表面，而第一通孔的两侧壁分别与公共源极层8的上表面不接触，即第一通孔未暴露出公共源极层8的上表面。
步骤五：利用原子层沉积工艺，在温度为280℃，压强为15hPa的环境下，在经过步骤四刻蚀处理得到的两个第一通孔内沉积Y:HfO2铁电薄膜4，图2d 为沉积Y:HfO2铁电薄膜后的结果示意图。
步骤六：利用原子层沉积工艺，设置温度为280℃，在经过步骤五处理得到的沟槽内沉积氧化铪(HfO2)高介电常数缓冲层5，图2e为沉积氧化铪(HfO2) 高介电常数缓冲层5后的结果示意图。
需要说明的是，铁电薄膜4由Y:HfO2材料组成，该铁电薄膜4的厚度为 10nm；高介电常数缓冲层5由氧化铪(HfO2)材料组成，高介电常数缓冲层5 的厚度为7nm。
步骤七：利用干法刻蚀工艺，刻蚀掉第一通孔底部的Y:HfO2铁电薄膜4、氧化铪(HfO2)高介电常数缓冲层5，图2f为刻蚀后的结果示意图。
步骤八：利用化学气相沉积工艺，在两个第一通孔内以及与两个第一通孔相邻的原始阵列串表面沉积多晶硅，图2g为沉积多晶硅的结果示意图。
步骤九：利用光刻形成窗口，再采用干法刻蚀工艺刻蚀沉积在原始阵列串表面沉积的多晶硅，而第一通孔内和第一通孔表面沉积的多晶硅形成了柱型半导体区域6，即在水平衬底1上表面形成了两个柱型半导体区域6，图2h为刻蚀多晶硅后的结果示意图。
需要说明的是，柱型半导体区域6由多晶硅材料组成，柱型半导体区域6 的厚度为100nm。
步骤十：在将沉积在原始阵列串表面上的多晶硅刻蚀掉后，利用化学气相沉积工艺，在两个柱型半导体区域6和与两个柱型半导体区域6相邻的表面沉积氧保护层7。图2i为沉积氧保护层的结果示意图。
需要说明的是，氧保护层7由氧化硅(SiO2)材料组成，氧保护层7的厚度为150nm。
步骤十一：利用光刻形成窗口，再利用干法刻蚀工艺，刻蚀与两个柱型半导体区域6相邻的区域形成第二通孔，且第二通孔的下表面与公共源极层8的上表面相接触，即通过第二通孔，可以暴露公共源极层8的上表面。图2j为刻蚀水平沟槽后的结果示意图。
步骤十二：采用湿法刻蚀将多层牺牲介质层11去掉，图2k为刻蚀多层牺牲介质层11后的结果示意图；在刻蚀牺牲介质层11之后暴露的位置采用原子层沉积工艺，低压化学气相沉积法(LPCVD)沉积TiN，其中，磁控溅射是设置溅射温度为300℃，图2l为沉积TiN后的结果示意图。
步骤十三：采用干法刻蚀去除掉第二通孔侧壁上的TiN，图2m为刻蚀第二通孔侧壁后的结果示意图；再利用化学气相沉积工艺，在处理过的第二通孔内沉积第一介质层9以隔离两个阵列串，图2n为沉积第一介质层后的结果示意图。
需要说明的是，第一介质层9由氧化硅(SiO2)材料组成。
步骤十四：利用光刻在第一介质层9刻蚀出两个引线通孔，且两个引线通孔的底部与柱型半导体区域6的上表面接触，图2o为光刻引线通孔后的结果示意图。
步骤十五：通过磁控溅射或化学气相沉积工艺，在两个引线通孔以及与两个引线通孔相邻的第一介质层9上形成引线层10，图2p为引线层形成后的结果示意图。
需要说明的是，引线层10由铝(Al)材料组成，引线层10的厚度为500nm。
步骤十六：利用光刻工艺，将第一介质上表面的部分引线层10刻蚀掉，保留同时位于两个引线通孔和第一介质上的引线层10，将保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线块，从而完成三维NAND型铁电储存器的制备，图1为铁电储存器制备完毕的结果示意图。
需要说明的是，铁电薄膜4、高介电常数缓冲层5、多晶硅可采用原子层沉积、化学气相沉积的等工艺沉积。本发明实施例中，对铁电薄膜4，介电常数缓冲层5和多晶硅沉积的具体工艺不做具体的限定。
实施例4
本发明实施例提供的一种铁电存储器的制备方法，主要包括以下步骤：
步骤一：清洗提供水平衬底1，利用光刻工艺，形成公共源极层8，需要说明的是，光刻工艺采用的是365nm I线工艺。进一步地，需要说明的是，水平衬底1由高度掺杂的p型硅(Si)材料组成。
步骤二：刻蚀水平衬底1，在水平衬底1上表面形成沟槽；在沟槽内形成多晶硅，该多晶硅的厚度值等于沟槽的深度值；进一步地，采用离子注入法对多晶硅进行N+掺杂，从而形成pn结。需要说明的是，形成N+型源极区需注入能量为30KeV、剂量为1×1016cm-2的P(31)+离子。采用快速热退火法对掺杂的多晶硅进行外延结晶，基于pn结引出所述CSL，如图2a所示。
步骤三：利用物理气相沉积法，在经步骤二处理的水平衬底1上依次形成多个堆叠的第二介质层2和牺牲介质层11，形成原始的阵列串，图2b为沉积堆叠结构后的结果示意图。
需要说的是，第二介质层2由氧化硅(SiO2)材料组成，第二介质层2的厚度为200nm；而牺牲介质层11由氮化硅材料组成，牺牲介质层11的厚度为 100nm。
步骤四：利用光刻工艺形成窗口，再通过干法刻蚀工艺，在原始阵列串上刻蚀出至少两个第一通孔，且两个第一通孔的下表面与水平衬底1相接触，即通过刻蚀形成的两个第一通孔暴露出水平衬底1的上表面。图2c为刻蚀出两个第一通孔后的结果示意图。
需要说明的是，如图2c所示，虽然公共源极层8位于水平衬底1内，但由于公共源极层8和水平衬底1具有相同的上表面，而第一通孔的两侧壁分别与公共源极层8的上表面不接触，即第一通孔未暴露出公共源极层8的上表面。
步骤五：利用原子层沉积工艺，在温度为280℃，压强为15hPa的环境下，在经过步骤四刻蚀处理得到的两个第一通孔内沉积Y:HfO2铁电薄膜4，图2d 为沉积Y:HfO2铁电薄膜后的结果示意图。
步骤六：利用原子层沉积工艺，设置温度为280℃，在经过步骤五处理得到的沟槽内沉积氧化铪(HfO2)高介电常数缓冲层5，图2e为沉积氧化铪(HfO2) 高介电常数缓冲层5后的结果示意图。
需要说明的是，铁电薄膜4由Y:HfO2材料组成，该铁电薄膜4的厚度为 14nm；高介电常数缓冲层5由氧化铪(HfO2)材料组成，高介电常数缓冲层5 的厚度为7nm。
步骤七：利用干法刻蚀工艺，刻蚀掉第一通孔底部的Y:HfO2铁电薄膜4、氧化铪(HfO2)高介电常数缓冲层5，图2f为刻蚀后的结果示意图。
步骤八：利用化学气相沉积工艺，在两个第一通孔内以及与两个第一通孔相邻的原始阵列串表面沉积多晶硅，图2g为沉积多晶硅的结果示意图。
步骤九：利用光刻形成窗口，再采用干法刻蚀工艺刻蚀沉积在原始阵列串表面沉积的多晶硅，而第一通孔内和第一通孔表面沉积的多晶硅形成了柱型半导体区域6，即在水平衬底1上表面形成了两个柱型半导体区域6，图2h为刻蚀多晶硅后的结果示意图。
需要说明的是，柱型半导体区域6由多晶硅材料组成，柱型半导体区域6 的厚度为100nm。
步骤十：在将沉积在原始阵列串表面上的多晶硅刻蚀掉后，利用化学气相沉积工艺，在两个柱型半导体区域6和与两个柱型半导体区域6相邻的表面沉积氧保护层7。图2i为沉积氧保护层的结果示意图。
需要说明的是，氧保护层7由氧化硅(SiO2)材料组成，氧保护层7的厚度为150nm。
步骤十一：利用光刻形成窗口，再利用干法刻蚀工艺，刻蚀与两个柱型半导体区域6相邻的区域形成第二通孔，且第二通孔的下表面与公共源极层8的上表面相接触，即通过第二通孔，可以暴露公共源极层8的上表面。图2j为刻蚀水平沟槽后的结果示意图。
步骤十二：采用湿法刻蚀将多层牺牲介质层11去掉，图2k为刻蚀多层牺牲介质层11后的结果示意图；在刻蚀牺牲介质层11之后暴露的位置采用原子层沉积工艺，低压化学气相沉积(LPCVD)沉积TiN，其中，磁控溅射是设置溅射温度为300℃，图2l为沉积TiN后的结果示意图。
步骤十三：采用干法刻蚀去除掉第二通孔侧壁上的TiN，图2m为刻蚀第二通孔侧壁后的结果示意图；再利用化学气相沉积工艺，在处理过的第二通孔内沉积第一介质层9以隔离两个阵列串，图2n为沉积第一介质层后的结果示意图。
需要说明的是，第一介质层9由氧化硅(SiO2)材料组成。
步骤十四：利用光刻在第一介质层9刻蚀出两个引线通孔，且两个引线通孔的底部与柱型半导体区域6的上表面接触，图2o为光刻引线通孔后的结果示意图。
步骤十五：通过原子层沉积或磁控溅射工艺，在两个引线通孔以及与两个引线通孔相邻的第一介质层9上形成引线层10，图2p为引线层形成后的结果示意图。
需要说明的是，引线层10由铝(Al)材料组成，引线层10的厚度为500nm。
步骤十六：利用光刻工艺，将第一介质上表面的部分引线层10刻蚀掉，保留同时位于两个引线通孔和第一介质上的引线层10，将保留的引线图形部分用光刻胶保护起来，再通过刻蚀刻出引线块，从而完成三维NAND型铁电储存器的制备，图1为铁电储存器制备完毕的结果示意图。
需要说明的是，铁电薄膜4、高介电常数缓冲层5、多晶硅可采用原子层沉积、化学气相沉积的等工艺沉积。本发明实施例中，对铁电薄膜4，介电常数缓冲层5和多晶硅沉积的具体工艺不做具体的限定。
综上所述，本发明实施例提供了一种铁电存储器及其制备方法，该制备方法主要包括：在水平衬底层上通过刻蚀和离子注入形成公共源极；通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。通过该方法制备的铁电存储器，采用了铁电薄膜存储介质替代浮栅电荷存储介质形成金属-铁电-绝缘-半导体(MFIS)结构预计可以获得更低的操作电压，得到更高的反复擦写能力和良好的抗辐射能力。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、 CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和 /或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/ 或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种铁电存储器的制备方法，其特征在于，包括：
在水平衬底层上通过刻蚀和离子注入形成公共源极；
通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层，形成原始阵列串；
通过刻蚀在所述原始阵列串形成至少两个第一通孔，且两个所述第一通孔的下表面与所述水平衬底层相接触；
在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层，刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层；
在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域，刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔，且所述第二通孔的下表面与所述公共源极相接触；
刻蚀所述牺牲层，并在所述牺牲层的位置沉积控制栅极，刻蚀位于所述第二通孔侧壁上的所述控制栅极，向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层；
刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔，并通过沉积和刻蚀在两个所述引线通孔上形成引线块。
2.如权利要求1所述的方法，其特征在于，所述刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔之前，具体包括：
在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅，刻蚀所述原始阵列串表面沉积多晶硅，所述第一通孔内和所述第一通过表面的沉积的多晶硅形成所述柱型半导体区域；
在两个所述柱型半导体区域和与两个所述柱型半导体区域相邻的表面沉积氧化保护层。
3.如权利要求1所述的方法，其特征在于，所述公共源极位于所述水平衬底内，且所述第一通孔的两侧壁分别与所述公共源极的上表面不接触。
4.如权利要求1所述的方法，其特征在于，所述柱型半导体区域由多晶硅材料组成，所述柱型半导体区域的圆柱直径为60nm～200nm。
5.如权利要求1所述的方法，其特征在于，所述铁电薄膜的材料为Zr掺杂HfO2，Si掺杂HfO2，Al掺杂HfO2，Y掺杂HfO2以及氧化铪基铁电材料中的至少一种或SrBi2Ta2O9，PbTiO3，BaTiO3，Pb(Zr,Ti)O3，(Bi,Nd)4Ti3O12，BiFeO3，YMnO3中的至少一种；
所述铁电薄膜的厚度介于2nm～100nm之间；
所述缓冲层的材料为Y2O3，CeO2，Al2O3，HfO2，SrTiO3，(HfO2)0.75(Al2O3)0.25中的一种或组合；所述缓冲层的厚度介于3～25nm之间。
6.如权利要求1所述的方法，其特征在于，所述第一介质层和所述第二介质层由氧化硅材料组成，所述牺牲介质层由氮化硅材料组成；
所述第一介质层厚度介于50～200nm之间，所述第二介质层厚度介于为50～150nm之间。
7.如权利要求1所述的方法，其特征在于，所述控制栅电极由氮化钛，钨，铝，多晶硅中的一种或者多种组合材料组成；所述控制栅极厚度介于30～100nm之间。
8.一种铁电存储器，其特征在于，包括水平衬底，设置在所述水平衬底内的公共源极，所述水平衬底上表面至少设置两个阵列串，两个所述阵列串之间通过第一介质层隔开；
所述阵列串包括垂直于所述水平衬底的柱型半导体区域，位于所述柱型半导体区域上的氧保护层和引线层，依此包裹所述柱型半导体区域的铁电薄膜层，缓冲层和与第二介质层相堆叠的控制栅电极；
其中，所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。
CN201810181017.XA 2018-03-05 2018-03-05 一种三维nand铁电存储器及其制备方法 Pending CN108428701A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111121653.1A CN114050162A (zh) 2018-03-05 2018-03-05 一种铁电存储器及其制备方法
CN201810181017.XA CN108428701A (zh) 2018-03-05 2018-03-05 一种三维nand铁电存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810181017.XA CN108428701A (zh) 2018-03-05 2018-03-05 一种三维nand铁电存储器及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111121653.1A Division CN114050162A (zh) 2018-03-05 2018-03-05 一种铁电存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN108428701A true CN108428701A (zh) 2018-08-21

Family

ID=63157847

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111121653.1A Pending CN114050162A (zh) 2018-03-05 2018-03-05 一种铁电存储器及其制备方法
CN201810181017.XA Pending CN108428701A (zh) 2018-03-05 2018-03-05 一种三维nand铁电存储器及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111121653.1A Pending CN114050162A (zh) 2018-03-05 2018-03-05 一种铁电存储器及其制备方法

Country Status (1)

Country Link
CN (2) CN114050162A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461736A (zh) * 2018-10-26 2019-03-12 长江存储科技有限责任公司 浮栅存储器件及其控制方法、3d存储器件与2d存储器件
CN109473431A (zh) * 2018-11-13 2019-03-15 中国科学院微电子研究所 一种三维铁电存储器及其制作方法
CN109920794A (zh) * 2019-03-25 2019-06-21 中国科学院微电子研究所 一种三维铁电存储器及其制造方法
CN110071117A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071116A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN111799265A (zh) * 2020-06-30 2020-10-20 湘潭大学 一种三维nand型铁电场效应晶体管存储器及其制备方法
WO2021258305A1 (zh) * 2020-06-23 2021-12-30 华为技术有限公司 一种铁电存储器及存储设备
CN113871395A (zh) * 2020-06-30 2021-12-31 湘潭大学 三维铁电场效应晶体管存储单元、存储器及制备方法
CN113948520A (zh) * 2019-03-26 2022-01-18 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN114342075A (zh) * 2019-09-26 2022-04-12 华为技术有限公司 一种存储器、存储器阵列以及存储器的数据读写方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
CN105453267A (zh) * 2013-08-12 2016-03-30 美光科技公司 垂直铁电场效晶体管构造、包括一对垂直铁电场效晶体管的构造、铁电场效晶体管的垂直串、及侧向相对的垂直铁电场效晶体管对的垂直串
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof
CN106024796A (zh) * 2015-03-31 2016-10-12 三星电子株式会社 半导体存储器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314678A1 (en) * 2009-06-12 2010-12-16 Se-Yun Lim Non-volatile memory device and method for fabricating the same
CN101894843B (zh) * 2010-06-04 2012-02-22 清华大学 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
US9496274B2 (en) * 2013-09-17 2016-11-15 Sandisk Technologies Llc Three-dimensional non-volatile memory device
KR102423765B1 (ko) * 2015-08-26 2022-07-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN106887435B (zh) * 2015-12-15 2020-01-07 北京兆易创新科技股份有限公司 一种3DNand闪存设备及其制作方法
CN106684090B (zh) * 2017-01-26 2018-10-02 合肥兆芯电子有限公司 三维非易失性存储器结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
CN105453267A (zh) * 2013-08-12 2016-03-30 美光科技公司 垂直铁电场效晶体管构造、包括一对垂直铁电场效晶体管的构造、铁电场效晶体管的垂直串、及侧向相对的垂直铁电场效晶体管对的垂直串
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof
CN106024796A (zh) * 2015-03-31 2016-10-12 三星电子株式会社 半导体存储器件

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461736A (zh) * 2018-10-26 2019-03-12 长江存储科技有限责任公司 浮栅存储器件及其控制方法、3d存储器件与2d存储器件
CN109473431A (zh) * 2018-11-13 2019-03-15 中国科学院微电子研究所 一种三维铁电存储器及其制作方法
CN109920794B (zh) * 2019-03-25 2020-11-03 中国科学院微电子研究所 一种三维铁电存储器及其制造方法
CN109920794A (zh) * 2019-03-25 2019-06-21 中国科学院微电子研究所 一种三维铁电存储器及其制造方法
CN113948520A (zh) * 2019-03-26 2022-01-18 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN110071117A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071117B (zh) * 2019-04-28 2021-05-11 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071116B (zh) * 2019-04-28 2021-07-27 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071116A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN114342075A (zh) * 2019-09-26 2022-04-12 华为技术有限公司 一种存储器、存储器阵列以及存储器的数据读写方法
WO2021258305A1 (zh) * 2020-06-23 2021-12-30 华为技术有限公司 一种铁电存储器及存储设备
CN111799265A (zh) * 2020-06-30 2020-10-20 湘潭大学 一种三维nand型铁电场效应晶体管存储器及其制备方法
CN113871395A (zh) * 2020-06-30 2021-12-31 湘潭大学 三维铁电场效应晶体管存储单元、存储器及制备方法

Also Published As

Publication number Publication date
CN114050162A (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
CN108428701A (zh) 一种三维nand铁电存储器及其制备方法
TWI713203B (zh) 記憶體元件及其製作方法
CN104124210B (zh) 半导体结构的形成方法
KR20080001284A (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
CN115064494A (zh) 半导体结构及制备方法
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
CN106653758A (zh) 快闪存储器的制作方法
CN110676260A (zh) 一种三维存储器的形成方法及三维存储器
CN104904012A (zh) 半导体存储元件及其制造方法
CN111490046B (zh) 一种高擦写速度半浮栅存储器及其制备方法
US11322388B2 (en) Semiconductor structure formation
CN109920794B (zh) 一种三维铁电存储器及其制造方法
US7265016B2 (en) Stepped gate configuration for non-volatile memory
US11171206B2 (en) Channel conduction in semiconductor devices
US20240215251A1 (en) Silicon-oxide-nitride-oxide-silicon memory cell
CN112216697B (zh) 电极形成
CN113497054B (zh) 立体存储器装置及其制造方法
CN115116963A (zh) 存储器及其制作方法、存储器系统
WO2022134155A1 (zh) 一种三维铁电存储器件的制造方法
CN109300904B (zh) 3d-nand闪存的形成方法
TWI788653B (zh) 立體記憶體裝置及其製造方法
KR100798268B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20250069121A (ko) 반도체 메모리 장치
TWI229923B (en) Multi-bit vertical memory cell
CN119451126A (zh) 半导体器件及其制备方法、存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180821

RJ01 Rejection of invention patent application after publication