CN108321128A - 封装结构及其制造方法 - Google Patents

Abstract

一种封装结构及其制造方法，所述封装结构包括第一重布线路层、第二重布线路层、晶粒、多个导电柱以及晶粒堆叠结构。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第二重布线路层位于第一表面上。晶粒位于第一重布线路层与第二重布线路层之间，并且具有主动面以及相对于主动面的后表面。主动面黏着于第一表面，且晶粒电连接至第一重布线路层。导电柱位于并电连接至第一重布线路层与第二重布线路层之间。晶粒堆叠结构接合在第二重布线路层上。

Description

封装结构及其制造方法

技术领域

本发明涉及一种封装结构，尤其涉及一种具有晶粒堆叠结构的封装结构及其制造方法。

背景技术

为了使电子产品设计实现轻、薄、短、小的特征，科技不断进步以试图开发出体积更小、重量更轻、整合性更高以及在市场上竞争力更高的产品。随着产品的体积逐渐缩小，封装结构中的晶粒也需要在各种维度下更加缩小，如：厚度。因此，如何将封装结构微型化以达成电子产品朝向轻薄、短小的设计趋势，实为目前研究人员亟欲解决的课题。

发明内容

本发明提供一种半导体封装结构及其制造方法，其可以有效地减少封装结构的整体体积及线路长度。

本发明提供一种封装结构，其包括第一重布线路层、第二重布线路层、晶粒、多个导电柱以及晶粒堆叠结构。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第二重布线路层位于第一重布线路层的第一表面上。晶粒配置于第一重布线路层与第二重布线路层之间。晶粒具有主动面以及相对于主动面的后表面，其中主动面粘着于第一重布线路层的第一表面，且晶粒电连接至第一重布线路层。导电柱位于第一重布线路层与第二重布线路层之间，且导电柱电连接至第一重布线路层与第二重布线路层。晶粒堆叠结构接合在第二重布线路层上。

在本发明的一实施例中，封装结构还包括晶粒粘着层，位于所述晶粒的所述后表面与所述第一重布线路层之间。

在本发明的一实施例中，晶粒堆叠结构包括多个晶粒。

本发明提供一种封装结构的制造方法。此方法至少包括以下步骤。提供载体基板。于载体基板上形成第一重布线路层。第一重布线路层具有第一表面以及相对于第一表面的第二表面。载体基板黏着于第二表面上。于第一表面上形成多个导电柱。于第一表面上与多个导电柱之间粘着多个晶粒。各个晶粒具有主动面以及相对于主动面的后表面。通过绝缘密封体包封晶粒与导电柱。于晶粒与绝缘密封体上方形成第二重布线路层。晶粒通过主动面接合至第二重布线路层。将载体基板与第一重布线路层分离。于第一重布线路层上接合晶粒堆叠结构。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。在通过绝缘密封体包封多个晶粒与多个导电柱的步骤后，薄化绝缘密封体以暴露出多个导电柱。

在本发明的一实施例中，晶粒堆叠结构通过引线焊接至第一重布线路层。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。于第二重布线路层上形成多个球垫。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。通过第二绝缘密封体将晶粒堆叠结构包封于第一重布线路层上。

本发明提供一种封装结构的制造方法。此方法至少包括以下步骤。提供第一载体基板。于第一载体基板上形成第一重布线路层。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第一表面面向第一载体基板。将第一重布线路层由第一载体基板转移至第二载体基板。第二载体基板贴附于第一重布线路层的第二表面。于第一表面上形成多个导电柱。于第一表面上与导电柱之间配置多个晶粒。各个晶粒具有主动面以及相对于主动面的后表面。晶粒的主动面面向第一重布线路层的第一表面。晶粒电连接至第一重布线路层。通过绝缘密封体包封晶粒与导电柱。于晶粒、导电柱与绝缘密封体上方形成第二重布线路层。第二重布线路层贴附于晶粒的后表面。将第二载体基板与第一重布线路层分离。将晶粒堆叠结构接合至第二重布线路层。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。在通过第一绝缘密封体包封多个晶粒与多个导电柱的步骤后，薄化绝缘密封体以暴露出多个导电柱。

在本发明的一实施例中，晶粒堆叠结构通过引线焊接至第二重布线路层。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。于第一重布线路层上形成多个球垫。

在本发明的一实施例中，封装结构的制造方法还包括以下步骤。通过第二绝缘密封体将晶粒堆叠结构包封于第二重布线路层上。

基于上述，晶粒堆叠结构直接位于第二重布线路层上并与其接触。此外，晶粒堆叠结构可以通过第一重布线路层、第二重布线路层以及位于第一重布线路层与第二重布线路层之间的导电柱电连接至位于第一重布线路层与第二重布线路层之间的晶粒。因此，在晶粒堆叠结构与第二重布线路层之间没有进一步配置凸块结构、间隙或是其他基板。因此，封装结构的整体厚度可以减小。此外，简化的封装结构可以减少工艺的时间与材料耗用，进而降低封装结构的制造成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1M是依据本发明一实施例的封装结构的制造方法的剖面示意图。

图2A至图2L是依据本发明另一实施例的封装结构的制造方法的剖面示意图。

符号说明：

10：封装结构；

50：晶粒；

50a：主动面；

50b：后表面；

51：接垫；

52：凸块；

70：晶粒堆叠结构；

71：第一半导体晶粒；

72：第二半导体晶粒；

73：晶粒接合垫；

75：导线；

76：晶粒粘着膜；

100：第一载体基板；

200：第一粘着层；

300、300’：第一重布线路层；

300a、300a’：第一表面；

300b、300b’：第二表面；

310：第一接合垫；

310’：第一球垫；

320、320’：第一线路层；

330、330’：第一介电层；

350’：导电端点；

400：导电柱；

500：晶粒粘着层；

600：第一绝缘密封体；

700、700’：第二重布线路层；

710：第二球垫；

710’：第二接合垫；

720、720’：第二线路层；

730、730’：第二介电层；

800：第二载体基板；

900：第二粘着层；

1000：第二绝缘密封体；

1100：导电球。

具体实施方式

图1A至图1M是依据本发明一实施例的封装结构的制造方法的剖面示意图。请参照图1A，提供第一载体基板100。第一载体基板100可以由硅、玻璃、树脂或其他适宜的材料所构成。其他适宜的基板材料也可以作为第一载体基板100，只要前述的材料能够在后续的工艺中提供承载，且能构承载在后续的工艺中形成于其上的封装结构即可。形成第一粘着层200于第一载体基板100上，以暂时地增强第一载体基板100以及随后形成于其上的元件之间的粘着。第一粘着层200可以为光热转换(light to heat conversion；LTHC)粘着层或是其他适宜的粘着层。

请参照图1B，在第一载体基板100与第一粘着层200上形成第一重布线路层300。第一重布线路层300包括第一介电层330以及多个电连接至外部电路或元件的第一线路层320。此外，如图1B所示，第一重布线路层300具有第一表面300a与相对于第一表面300a的第二表面300b。

请参照图1C，在第一重布线路层300的第一表面300a上形成多个导电柱400。导电柱400电连接至第一重布线路层300。导电柱400可以由铜、铝、锡、金、银或上述的组合所构成。

请参照图1D，在第一表面300a上配置多个晶粒50。晶粒50可包括应用处理器(application processor；AP)、系统单芯片(system on chip；SoC)、中央处理器(centralprocessing unit；CPU)或是其他半导体芯片。为了将晶粒50附着至第一重布线路层300的第一表面300a，可以将晶粒粘着层500设置于晶粒50与第一重布线路层300的第一表面300a之间。在本实施例中，晶粒粘着层500可由环氧树脂(epoxy)、银胶、晶粒粘着膜或其他适宜的粘着材料所构成。各个晶粒50具有主动面50a与相对于主动面50a的后表面50b。如图所示，第一重布线路层300通过晶粒粘着层500贴附至晶粒50的后表面50b。晶粒粘着层500可由例如旋转涂布(spin coating)、喷墨打印(inkjet printing)或其他适宜的制造方法形成，为提供一结构支撑以消除晶粒50与第一重布线路层300之间的机械夹紧(mechanicalclamping)需求。如图1D所示，在主动面50a上形成多个凸块52与接垫51。在一些未以图呈现的实施例中，在晶圆被切割为多个晶粒50之前，可以于晶圆上形成晶粒粘着层500。

请参照图1E，第一绝缘密封体600可以用于包封晶粒50与导电柱400。第一绝缘密封体600可以包括通过模塑工艺(molding process)所形成的模塑化合物(moldingcompound)。第一绝缘密封体600可以是由例如是环氧树脂或其他适宜树脂等绝缘材料所形成。可以通过薄化工艺(thinning process)将第一绝缘密封体600薄化，以暴露出导电柱400与凸块52而用于后续的工艺。在本实施例中，薄化工艺可以经由机械研磨，化学机械研磨(chemical mechanical polishing；CMP)、蚀刻或其他适宜的工艺来执行。导电柱400的蚀刻工艺可以包括非等向性蚀刻(anisotropic etching)或等向性蚀刻(isotropicetching)。

请参照图1F，在晶粒50、导电柱400与第一绝缘密封体600上方形成第二重布线路层700。第二重布线路层700可以包括多个第二介电层730、第二线路层720以及第二球垫710。如图1F所示，第二重布线路层700通过导电柱400电连接至导电柱400与第一重布线路层300。此外，晶粒50通过凸块52与接垫51电连接至第二重布线路层700。且多个第二球垫710可以位于第二重布线路层700上。

请参照图1G，第二载体基板800通过第二粘着层900粘着至第二重布线路层700。第二粘着层900可通过层压工艺(lamination process)形成。此外，第一载体基板100可以通过第一粘着层200而从第一重布线路层300的第二表面300b分离。

请参照图1H，由于引线焊接机(wire bonding machine)(未示出)的尺寸限制，可以在引线焊接工艺(wire bonding process)之前将切割工艺(strip sawing process)用于封装结构。在一些实施例中，切割工艺可以在引线焊接工艺后被用于封装结构。切割工艺的顺序是依据工艺设备的型态与实际需求进行调整。在切割工艺前，可以通过第二粘着层900使第二载体基板800从第二重布线路层700剥离。

请参照图1I与图1J，于第一重布线路层300的第二表面300b上形成晶粒堆叠结构70。在本实施例中，晶粒堆叠结构70包括彼此堆叠于其上的至少一底部半导体晶粒与一顶部半导体晶粒。举例而言，如图1I与图1J所示，晶粒堆叠结构70包括第一半导体晶粒71与第二半导体晶粒72。第一半导体晶粒71位于第一重布线路层300的第二表面300b上。第二半导体晶粒72堆叠在第一半导体晶粒71上。在一些实施例中，晶粒粘着膜(die attach film；DAF)76可位于每一第一半导体晶粒71与第二半导体晶粒72的底面上以提升粘着性。第一半导体晶粒71与第二半导体晶粒72例如是记忆晶粒或快闪(flash)晶粒。

如图所示，第二半导体晶粒72可以覆盖第一半导体晶粒71的部分上表面，且第二半导体晶粒72暴露出第一半导体晶粒71的其余部分上表面，其中前述的第一半导体晶粒71的其余部分上表面具有多个晶粒接合垫73。第二半导体晶粒72的上表面也有多个晶粒接合垫73。晶粒接合垫73例如是铝垫、铜垫或其他适合用于引线焊接的材料。如图1I所示，提供多条导线75以电连接至第一半导体晶粒71的晶粒接合垫73、第二半导体晶粒72的晶粒接合垫73以及第一重布线路层300的第一接合垫310。整体来说，晶粒堆叠结构70通过引线焊接电连接至第一重布线路层300，并进一步地通过导电柱400与第二重布线路层700电连接至晶粒50。

请参照图1K，可以通过第二绝缘密封体1000以将设置于第一重布线路层300的第二表面300b上的晶粒堆叠结构70包封，而形成如图1K所示的封装结构10。第二绝缘密封体1000的侧边可以与第一绝缘密封体600的侧边对齐。也即晶粒50与晶粒堆叠结构70可以皆位于单一封装件中。整体来说，在晶粒堆叠结构70与晶粒50之间不需要使用额外的基板或形成间隙。晶粒堆叠结构70与晶粒50的封装结构10的整体厚度可以更加地减小。

请参照图1L，例如可以通过植球工艺(ball placement process)与回焊工艺(reflow process)，以在第二球垫710上形成多颗导电球1100。请参照图1M，在第二球垫710上放置导电球1100之后，对如图1L所示的封装结构10进行切单工艺(singulationprocess)，以形成如图1M所示的个别封装结构10。

图2A至图2L是依据本发明另一实施例的封装结构的制造方法的剖面示意图。图2A至图2L所示的实施例与图1A至图1M所示的实施例类似，因此采用相同的标号来表示相同或近似的元件，故于此不加以赘述。图2A至图2L所示的实施例与图1A至图1M所示的实施例的差异在于：晶粒50的配置方式，其中晶粒50是以芯片倒装(flip-chip)的方式配置。

请参照图2A，提供第一载体基板100。此外，于第一载体基板100上形成第一粘着层200。第一重布线路层300’通过第一粘着层200贴附于第一载体基板100上。第一重布线路层300’包括第一表面300a’与相对于第一表面300a’的第二表面300b’。如图2A所示，第一表面300a’与第一载体基板100接触。第一重布线路层300’可包括多个第一介电层330’、第一线路层320’以及设置于第二表面300b’上的第一球垫310’。第一线路层320’电连接至第一球垫310’。在本实施例中，第一线路层320’可由铜、镍或上述的组合所构成。

请参照图2B，将第一重布线路层300’自第一载体基板100转移至第二载体基板800。第二载体基板800通过第二粘着层900贴附于第一重布线路层300’的第二表面300b’上。

请参照图2C，在第一表面300a’上形成导电柱400且电连接至第一重布线路层300’。请参照图2D，通过芯片倒装焊接工艺(flip-chip bonding process)以将晶粒50分别设置于第一表面300a’上。在一些实施例中，晶粒50通过芯片倒装焊接的铜柱电连接至第一重布线路层300’。晶粒50具有主动面50a与相对于主动面50a的后表面50b。如图2D所示，主动面50a面对第一重布线路层300’的第一表面300a’。

如图2D所示，多个导电端点350’可以形成于第一重布线路层300’的第一表面300a’上，并且电连接至上述的第一线路层320’与第一接合垫310。导电端点350’可以是为了镶嵌球或是连接接垫的多个凸块底金属(under-ball metallurgy；UBM)图案。此外，凸块52与接垫51可以形成于晶粒50的主动面50a上，并且接合至导电端点350’。

请参照图2E，可以通过第一绝缘密封体600包封晶粒50与导电柱400。可以通过薄化工艺将第一绝缘密封体600薄化，以暴露出导电柱400与晶粒50的后表面50b。在另一未示出的实施例中，在进行薄化工艺之后，第一绝缘密封体600或介电层可以仍然覆盖晶粒50的后表面50b。薄化工艺可以经由机械研磨，化学机械研磨(chemical mechanicalpolishing；CMP)、蚀刻或其他适宜的工艺来执行。导电柱400的蚀刻工艺可以包括非等向性蚀刻(anisotropic etching)或等向性蚀刻(isotropic etching)。

请参照图2F，于晶粒50、导电柱400以及第一绝缘密封体600上方形成第二重布线路层700’。请参照图2G，由于引线焊接机(未示出)的尺寸限制，可以将切割工艺用于封装结构。第二重布线路层700’可以直接与晶粒50的后表面50b接触。因此，在晶粒50的后表面50b与第二重布线路层700之间没有设置额外的粘着层或介电层。因此，整体封装结构的厚度可以更加地减小。

请参照图2H，于第二重布线路层700’上配置晶粒堆叠结构70。如图2H所示，第二重布线路层700’可包括多个第二线路层720’与第二介电层730’，第二线路层720’与第二介电层730’交替地形成或堆叠在彼此的上表面上。此外，第二重布线路层700’可以还包括多个第二接合垫710’，第二接合垫710’设置于第二重布线路层700’的表面上，以用于后续晶粒堆叠结构70的引线焊接工艺。晶粒堆叠结构70包括彼此堆叠于其上的至少一底部半导体晶粒与一顶部半导体晶粒。举例而言，如图2H所示，晶粒堆叠结构70包括第一半导体晶粒71与堆叠于其上的第二半导体晶粒72。在一些实施例中，晶粒粘着膜76可位于每一第一半导体晶粒71与第二半导体晶粒72的底面上以提升粘着性。

请参照图2I，第二半导体晶粒72覆盖第一半导体晶粒71的部分上表面，且第二半导体晶粒72暴露出其余部分上表面，其中前述的其余部分上表面具有多个晶粒接合垫73。第二半导体晶粒72的上表面也有晶粒接合垫73。晶粒接合垫73例如是铝垫、铜垫或其他适合用于引线焊接的材料。第一半导体晶粒71的晶粒接合垫73与第二半导体晶粒72的晶粒接合垫73通过多条导线75电连接至第二重布线路层700’的第二接合垫710’。因此，晶粒堆叠结构70引线焊接至第二重布线路层700’、导电柱400以及电连接至晶粒50。

请参照图2J，可以通过第二绝缘密封体1000包封第二重布线路层700’表面上的晶粒堆叠结构70。如上所述，第二绝缘密封体1000的侧边可以与第一绝缘密封体600对齐。也即晶粒50与晶粒堆叠结构70可以位于单一封装件中。因此，在晶粒堆叠结构70与第二重布线路层700’之间没有额外的间隙或基板。在晶粒堆叠结构70与晶粒50之间的封装结构的整体厚度与传导路径都能够更加地减少与缩短。

请参照图2K，例如可以通过植球工艺与回焊工艺，以于第一重布线路层300’的第一球垫310’上形成多个导电球1100。请参照图2L，在第一球垫310'上放置导电球1100之后，对如图2K所示的封装结构10进行切单工艺，以形成如图2L所示的个别封装结构10。

综上所述，封装结构可包括一顶部的重布线路层、一较低的重布线路层与设置于两者之间的晶粒。此外，在晶粒与顶部的重布线路层上方配置晶粒堆叠结构。晶粒堆叠结构的底面会直接接触顶部的重布线路层，且在其之间有多条导线连接。因此，在晶粒堆叠结构的底面与顶部的重布线路层之间没有设置额外的间隙或基板。如此一来，晶粒堆叠结构可以通过位于其与晶粒之间的导线、顶部的重布线路层、底部的重布线路层以及导电柱电连接至晶粒。通过上述的结构，封装结构可以基于其厚度与导电路径而进一步地被简化与微型化。简化的封装结构也可减少工艺的时间与材料耗用，进而降低整体制造成本。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种封装结构，其特征在于，包括：

第一重布线路层，具有第一表面以及相对于所述第一表面的第二表面；

第二重布线路层，位于所述第一重布线路层的所述第一表面上；

晶粒，配置于所述第一重布线路层与所述第二重布线路层之间，所述晶粒具有主动面以及相对于所述主动面的后表面，其中所述主动面粘着于所述第一重布线路层的所述第一表面，且所述晶粒电连接至所述第一重布线路层；

多个导电柱，位于所述第一重布线路层与所述第二重布线路层之间且电连接至所述第一重布线路层与所述第二重布线路层；以及

晶粒堆叠结构，接合在所述第二重布线路层上。

2.根据权利要求1所述的封装结构，还包括：

第一绝缘密封体，位于所述第一重布线路层与所述第二重布线路层之间，其中所述第一绝缘密封体覆盖所述晶粒与所述多个导电柱。

3.根据权利要求2所述的封装结构，还包括：

第二绝缘密封体，位于所述第二重布线路层上，且所述第二绝缘密封体接触所述第二重布线路层以包封所述晶粒堆叠结构。

4.根据权利要求3所述的封装结构，其中所述第一重布线路层的侧边与所述第二重布线路层的侧边对齐。

5.根据权利要求1所述的封装结构，还包括：

多个导电端点，位于所述第一重布线路层的所述第一表面上。

6.根据权利要求1所述的封装结构，其中所述晶粒以芯片倒装焊接方式通过多个铜柱电连接至所述第一重布线路层。

7.根据权利要求1所述的封装结构，还包括：

多个凸块，接合于所述晶粒的所述主动面与所述第一重布线路层之间。

8.根据权利要求1所述的封装结构，其中所述晶粒堆叠结构包括：

第一半导体晶粒，配置于所述第二重布线路层上；

第二半导体晶粒，配置于所述第一半导体晶粒上；以及

晶粒粘着膜，位于所述第一半导体晶粒与所述第二半导体晶粒之间。

9.一种封装结构的制造方法，其特征在于，包括：

提供载体基板；

于所述载体基板上形成第一重布线路层，其中所述第一重布线路层具有第一表面以及相对于所述第一表面的第二表面，且所述载体基板粘着于所述第二表面上；

于所述第一表面上形成多个导电柱；

于所述第一表面上与所述多个导电柱之间粘着多个晶粒，其中各个所述多个晶粒具有主动面以及相对于所述主动面的后表面；

通过绝缘密封体包封所述多个晶粒与所述多个导电柱；

于所述多个晶粒与所述绝缘密封体上方形成第二重布线路层，其中所述多个晶粒通过所述主动面接合至所述第二重布线路层；

将所述载体基板与所述第一重布线路层分离；以及

于所述第一重布线路层上接合晶粒堆叠结构。

10.一种封装结构的制造方法，其特征在于，包括：

提供第一载体基板；

于所述第一载体基板上形成第一重布线路层，其中所述第一重布线路层具有第一表面以及相对于所述第一表面的第二表面，其中所述第一表面面向所述第一载体基板；

将所述第一重布线路层由所述第一载体基板转移至第二载体基板，其中所述第二载体基板贴附于所述第一重布线路层的所述第二表面；

于所述第一表面上形成多个导电柱；

于所述第一表面上与所述多个导电柱之间配置多个晶粒，其中各个所述多个晶粒具有主动面以及相对于所述主动面的后表面，所述多个晶粒的所述主动面面向所述第一重布线路层的所述第一表面，且所述多个晶粒电连接至所述第一重布线路层；

通过绝缘密封体包封所述多个晶粒与所述多个导电柱；

于所述多个晶粒、所述多个导电柱与所述绝缘密封体上方形成第二重布线路层，其中所述第二重布线路层贴附于所述多个晶粒的所述后表面；

将所述第二载体基板与所述第一重布线路层分离；以及

将晶粒堆叠结构接合至所述第二重布线路层。