CN108110000A - 单向低电容tvs器件及其制造方法 - Google Patents
单向低电容tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN108110000A CN108110000A CN201711479787.4A CN201711479787A CN108110000A CN 108110000 A CN108110000 A CN 108110000A CN 201711479787 A CN201711479787 A CN 201711479787A CN 108110000 A CN108110000 A CN 108110000A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- epitaxial layer
- conductive type
- type
- tvs device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000137 annealing Methods 0.000 claims description 43
- 238000002513 implantation Methods 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 230000015556 catabolic process Effects 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000002457 bidirectional effect Effects 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 30
- -1 boron ions Chemical class 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了一种单向低电容TVS器件及其制造方法中，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性。进一步地，在单向低电容TVS器件中形成的第一普通二极管与稳压二极管纵向串联，降低单向低电容TVS器件的体积。相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，正、反向ESD能力都可以达到大于15kV。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种单向低电容TVS器件及其制造方法。
背景技术
目前市场上0.3pF(含)以上单向低电容TVS(Transient VoltageSuppressor，瞬态抑制二极管)芯片的电路通常是将一个第一普通二极管D1(一般选择低电容的普通二极管)与一个稳压管二极管Z1串联，再与另外一个第二普通二极管D2(一般选择低电容的普通二极管)并联组合形成(见图1)，从电源Vcc对地GND的电流～电压(I～V)曲线来看，正、反特性仍然相当于一个普通二极管，但等效电路对应的电容却远远低于相同电压的单个普通TVS二极管。
组合而成的低电容VTS器件，其电源Vcc对地GND的电容值CT可以表示为：
其中，CD1为第一普通二极管D1的电容，CD1为第二普通二极管D2的电容，CZ1为稳压二极管Z1的电容。
这里CD1和CD2都较小，CZ1要比前两者大一个数量级，所以第一普通二极管D1和稳压二极管Z1串联后，总的串联电容基本等同于第一普通二极管D1的电容。
当电源Vcc加正电位，地GND加负电位时：由于第二普通二极管D2击穿电压较高，稳压二极管Z1击穿电压较低，所以稳压二极管Z1率先击穿，电源Vcc对地GND的反向击穿电压可以表示为：
VBR＝VfD1+VZ1
其中，VfD1为第一普通二极管D1的正向压降。
当电源Vcc加负电位，地GND加正电位时：由于第二普通二极管D2击穿电压较高，稳压二极管Z1击穿电压较低，所以稳压二极管Z1率先击穿，电源Vcc对地GND的反向击穿电压可以表示为：
Vf＝VfD2
其中，VfD2为第二普通二极管D2的正向压降。
可见组合而成的单向低电容TVS器件正、反向特性基本相当于一个普通二极管，其反向击穿电压主要受稳压二极管Z1的击穿电压控制；电容主要受CD1和CD2控制，所以为了实现低电容，实际就是降低CD1和CD2；同时电源Vcc对地GND的正、反方向静电放电(ElectrostaticDischarge，ESD)能力实际也是分别等同于D1、D2两个普通二极管的正向ESD能力(稳压二极管Z1的反向击穿电压较低，一般在3.3～7.0V之间，其反向ESD能力很高，可以不予考虑)。所以为了实现高ESD能力，实际就是提高D1、D2两个普通二极管的正向ESD能力。
目前开发的单向低电容TVS器件受当时器件结构和产品性能限制的原因，芯片尺寸相对较大，大于260μm×260μm，无法满足DFN0603之类的小型封装。
发明内容
鉴于上述问题，本发明的目的在于提供一种单向低电容TVS器件及其制造方法，以降低单向低电容TVS器件的体积。
根据本发明的第一方面，提供一种单向低电容TVS器件包括：第一导电类型衬底；第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型衬底上；第一导电类型埋层，所述第一导电类型埋层形成于所述第一导电类型外延层中；第二导电类型埋层，所述第二导电类型埋层形成于所述第一导电类型埋层上；第二导电类型外延层，所述第二导电类型埋层形成于所述第一导电类型外延层上；多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域和第二区域；第二导电类型注入区，所述第二导电类型注入区形成于所述第二区域中；第一导电类型注入区，所述第一导电类型注入区形成于所述第一区域中。
优选地，所述单向低电容TVS器件还包括：金属线，所述金属线连接所述第二区域中的第二导电类型注入区和所述第一区域中的第一导电类型注入区。
优选地，所述金属线与电源连接，所述第一导电类型衬底与地连接。
优选地，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
优选地，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
优选地，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
优选地，所述第一导电埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15～6.0E15。
优选地，所述第一导电埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～8.0E14。
优选地，所述第二导电埋层包括在所述第一导电类型埋层上注入的第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15～1.0E16。
优选地，所述隔离结构包括沟槽以及填充沟槽的多晶硅，其中，所述多个沟槽贯穿所述第二导电类型外延层，所述多个沟槽延伸至第一导电类型外延层中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域。
优选地，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm；所述多晶硅的厚度为2.0μm～3.5μm。
优选地，所述第二导电类型注入区包括在所述第二区域中注入的第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16。
优选地，所述第一导电类型注入区包括在所述第一区域中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16。优选地，所述第一区域中的第一导电类型注入区与第二导电类型外延层构成第一普通二极管；所述第一区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层与所述第一导电类型外延层构成第二普通二极管。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VfD1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VfD1为第一普通二极管D1的正向压降，VZ1为稳压二极管的电压。
优选地，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD2，其中，Vf为所述电源对所述地的正向压降，VfD2为第二普通二极管的压降。
根据本发明的另一方面，提供一种单向低电容TVS器件的制造方法，包括：提供第一导电类型衬底；形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导线类型埋层上；形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；形成第二导电类型注入区，所述第二导电类型注入区位于所述第二区域中；形成第一导电类型注入区，所述第一导电类型注入区位于所述第一区域中。
优选地，所述单向低电容TVS器件的制造方法还包括：形成金属线，所述金属线连接所述第二区域中的第二导电类型注入区和所述第一区域中的第一导电类型注入区。
优选地，所述单向低电容TVS器件的制造方法还包括：将所述金属线与电源连接，所述第一导电类型衬底与地连接。
优选地，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
优选地，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
优选地，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
优选地，形成第一导电类型埋层包括：在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15～6.0E15；对所述第一导电类型离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
优选地，形成第一导电类型埋层包括：在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～8.0E14；对所述第一导电类型离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
优选地，形成第二导电类型埋层包括：在所述第一导电类型埋层上注入第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15～1.0E16；对所述第二导电类型离子执行退火工艺，退火工艺的温度为1000℃～1150℃；退火工艺的时间为2.0～6.0h。
优选地，形成多个隔离结构包括：形成多个沟槽，所述多个沟槽贯穿所述第二导电类型外延层，所述多个沟槽延伸至第一导电类型外延层中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域；在每个沟槽中填充多晶硅。
优选地，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm；所述多晶硅的厚度为2.0μm～3.5μm。
优选地，形成第二导电类型注入区包括：在所述第二区域中注入第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16；对所述第二导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
优选地，形成第一导电类型注入区包括：在所述第一区域中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16；对所述第一导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
优选地，所述第一区域中的第一导电类型注入区与第二导电类型外延层构成第一普通二极管；所述第一区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层与所述第一导电类型外延层构成第二普通二极管。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VfD1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VfD1为第一普通二极管D1的正向压降，VZ1为稳压二极管的电压。
优选地，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD2，其中，Vf为所述电源对所述地的正向压降，VfD2为第二普通二极管的压降。
本发明提供的单向低电容TVS器件及其制造方法，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性。
进一步地，在单向低电容TVS器件中形成的第一普通二极管与稳压二极管纵向串联，降低单向低电容TVS器件的体积。
相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，正、反向ESD能力都可以达到大于15kV。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有的单向低电容TVS器件的电路示意图；
图2至图12示出了本发明一实施例的单向低电容TVS器件的制造方法所形成的结构的剖面示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
请参考图2至图12，其为本发明实施例的单向低电容TVS器件的制造方法形成的结构的剖面示意图。更具体地，图2至图12介绍了包含SCR结构的单向低电容TVS器件的形成方法。
在本申请实施例中，所述单向低电容TVS器件的制造方法包括如下步骤：
步骤S10：提供第一导电类型衬底；
步骤S12：形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；
步骤S14：形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；
步骤S16：形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导线类型埋层上；
步骤S18：形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；
步骤S20：形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型外延层；
步骤S22：形成第二导电类型注入区，所述第二导电类型注入区位于所述第二区域中；
步骤S24：形成第一导电类型注入区，所述第一导电类型注入区位于所述第一区域中；
步骤S26：形成金属线，所述金属线连接所述第一区域中的第一导电类型注入区和所述第二区域中的第二导电类型注入区；
步骤S28：将所述金属线与电源连接，所述第一导电类型衬底与地连接。
由此，将在所述第一区域内形成第一普通二极管D1以及稳压二极管Z1；在所述第二区域内形成第二普通二极管D2。具体地，所述第一区域中的第一导电类型注入区和第二导电类型外延层构成普通二极管D1；所述第二区域中的第二导电类型外延层与第一导电类型外延层构成第二普通二极管D2；所述第一区域中的第一导电类型埋层和第二导电类型埋层构成稳压二极管Z1。
其中，所述第一导电类型可以为P型，所述第二导电类型为N型；或者，所述第一导电类型可以为N型，所述第二导电类型为P型。在本实施例中，以所述第一导电类型可以为P型，所述第二导电类型为N型作进一步描述。其中，所述P型导电类型可以通过掺杂硼离子或镓离子等实现，所述N型导电类型可以通过掺杂磷离子或者锑离子等实现。
首先，如图2所示，提供第一导电类型衬底20，在此，也即所述第一导电类型衬底20为P型衬底。在本申请的其他实施例中，所述第一导电类型衬底20也可以为N型衬底。
优选地，所述第一导电类型衬底20的电阻率为0.005Ω.cm～0.008Ω.cm。较佳地，所述第一导电类型衬底20为重掺杂结构，由此可以将所述第一导电类型衬底20之间作为接地GND的电极，而不需要从正面引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，而且由此结构延伸的多通道产品也可以适合各种不同的封装形式，另外封装时所述第一导电类型衬底20直接作为接地GND电极引出，可以避免封装时接地的打线，降低封装成本。
接着，如图3所示，在所述第一导电类型衬底20上形成第一导电类型外延层22，所述第一导电类型外延层22为P型外延层，其可通过化学气相淀积工艺生成。在本实施例中，所述第一导电类型外延层为轻掺杂结构，即所述第一导电类型外延层22的掺杂浓度比所述第一导电类型衬底20的掺杂浓度低。优选地，所述第一导电类型外延层22的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
如图4所示，在所述第一导电类型外延层22中形成第一导电类型埋层24，所述第一导电类型埋层为P型埋层。在本实施例中，所述第一导电类型埋层24为重掺杂结构。具体地，可通过如下工艺形成所述第一导电类型埋层24；在所述第一导电类型外延层22中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为2.0E15～6.0E15；对所述硼离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
在一个优选地实施例中，所述第一导电类型埋层24为轻掺杂结构。具体地，可通过如下工艺形成所述第一导电类型埋层24；在所述第一导电类型外延层22中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为1.0E14～8.0E14；对所述硼离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
如图5所示，在所述第一导电类型埋层24上形成第二导电类型埋层26；所述第二导电类型埋层为N型埋层。在本实施例中，所述第二导电类型埋层26为重掺杂结构。具体地，可通过如下工艺形成所述第二导电类型埋层26；在所述第一导电类型埋层24上注入第一导电类型离子，在此为锑离子，所述磷离子的注入剂量为6.0E15～1.0E16；对所述磷离子执行退火工艺，退火工艺的温度为1000℃～1150℃；退火工艺的时间为2.0～4.0h。
所述第一导电类型埋层24与所述第二导电类型埋层26构成稳压二极管Z1，所述第一导电类型埋层24为重掺杂结构时，稳压二极管Z1为3.3～7.0V的二极管，所述第一导电类型埋层24为轻掺杂结构时，稳压二极管Z1为7.0V～18V的二极管。
如图6所示，在所述第一导电类型外延层22上形成第二导电类型外延层28，所述第二导电类型外延层28为N型外延层，其可通过化学气相淀积工艺生成。在本实施例中，所述第二导电类型外延层为轻掺杂结构，即所述第二导电类型外延层28的掺杂浓度比所述第二导电类型埋层26的掺杂浓度低。优选地，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
接着，如图8所示，形成多个隔离结构32，所述多个隔离结构32贯穿所述第二导电类型外延层28，所述隔离结构30延伸至所述第一导电类型外延层22，所述多个隔离结构32将所述第二导电类型外延层28分为多个区域，所述多个区域包括第一区域28a和第二区域28b，其中，所述第二区域28b中的第二导电类型外延层与所述第一导电类型外延层22构成第二普通二极管D2。在此，所述第二区域28b的第二导电类型外延层与所述第一导电类型外延层22的浓度都很淡，只要对所述第二普通二极管D2面积做一定选择，即可确保所述第二普通二极管D2的超低电容以及高ESD能力。
在本申请实施例中，形成多个隔离结构32包括：形成多个沟槽30(可相应参考图7)，所述多个沟槽30贯穿所述第二导电类型外延层28以及第一导电类型外延层22(在此，所述多个沟槽30还延伸至第一导电类型衬底20中)，所述多个沟槽30将所述第二导电类型外延层28分为第一区域28a和第二区域28b；在每个沟槽30中填充多晶硅，即可得到多个隔离结构32。
优选地，所述沟槽30的深度为10μm～20μm，宽度为1.5μm～3μm。所述多晶硅的厚度为2.0μm～3.5μm。在本实施例中，采用沟槽进行隔离，不仅工艺简单，还可确保后续形成的各二极管之间没有寄生效应，尤其是多通道的结构，从而提高单向低电容TVS器件的可靠性。
接着，如图9所示，在所述第二区域28b中形成第二导电类型注入区34。在本申请实施例中，所述第二导电类型注入区为重掺杂结构。
具体地，通过如下方法在所述第二区域28b中形成第二导电类型注入区：在所述第二区域28b中注入第二导电类型离子，在此为磷离子，所述磷离子的注入剂量为1.0E15～1.0E16，对所述磷离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。其中，该退火工艺可以确保形成良好欧姆接触。
接着，如图10所示，在所述第一区域中形成第一导电类型注入区36。所述第一区域28a中第一导电类型注入区36与第二导电类型外延层28构成第一普通二极管D1。
具体地，通过如下方法在第一区域中形成第一导电类型注入区：在所述第一区域28a中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为1.0E15～1.0E16，对所述硼离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
在本申请实施例中，所述第一导电类型注入区36为重掺杂结构。在此，所述第一区域28a中的第二导电类型外延层的浓度很淡，只要所述第一导电类型注入区36的面积做一定选择，即可确保所述第一普通二极管D1的超低电容以及高ESD能力。另外，第一普通二极管D1与稳压二极管Z1纵向串联，节省面积，使单向低电容TVS芯片的面积控制在220μm×220μm以内。
接着，如图12所示，形成金属线40，所述金属线40连接所述第一普通二极管D1和第二普通二极管D2。具体地，可参考图11，在所述第二导电类型外延层28上形成介质层38，所述介质层38露出第一普通二极管D1和第二普通二极管D2；接着，可参考图12，通过蒸发或溅射金属层，形成金属线40。通常地，所述金属层的材料为铝，其厚度可以为2.0μm。
在本实施例中，将所述金属线40与电源Vcc连接，所述第一导电类型衬底20与地GND连接。即所述第一导电类型衬底20之间作为接地GND的电极，从而不需要从正面引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，另外封装时所述第一导电类型衬底20直接作为接地GND电极引出，可以减少1根金属线，极大降低封装成本。优选地，电源Vcc对地GND的电容可以达到小于0.6pF，正、反向ESD能力都可以达到大于15kV。
进一步地，还可形成钝化层(图12中未示出)。所述钝化层覆盖所述第二导电类型外延层28。通过所述钝化层保护单向低电容TVS器件中的结构，从而提高所述单向低电容TVS器件的质量与可靠性。通常地，所述钝化层的材料为氮化硅，其厚度可以为1.0μm。
请继续参考图12，通过上述单向低电容TVS器件的制造方法形成了如下单向低电容TVS器件，具体包括：
第一导电类型衬底20；
第一导电类型外延层22，所述第一导电类型外延层22形成于所述第一导电类型衬底20上；
第一导电类型埋层24，所述第一导电类型埋层24形成于所述第一导电类型外延层22中；
第二导电类型埋层26，所述第二导电类型埋层26形成于所述第一导电类型埋层24上；
第二导电类型外延层28，所述第二导电类型埋层28形成于所述第一导电类型外延层22上；
多个隔离结构32，所述多个隔离结构32贯穿所述第二导电类型外延层28以及所述第一导电类型外延层22，所述多个隔离结构32将所述第二导电类型外延层28分为多个区域，所述多个区域包括第一区域28a和第二区域28b，其中，所述第二区域28b中的第二导电类型外延层28与所述第一导电类型外延层22构成第二普通二极管；
第二导电类型注入区，所述第二导电类型注入区34形成于第二区域28b中。
第一导电类型注入区，所述第一导电类型注入区36形成于所述第一区域28a中，所述第一区域28a中的第一导电类型注入区36与第二导电类型外延层28构成第一普通二极管D1。
金属线40，所述金属线40连接所述第一区域28a中的第一导电类型注入区36和所述第二区域28b中的第二导电类型注入区34。即所述金属线40连接所述第一普通二极管D1和所述第二普通二极管D1。
其中，所述金属线40与电源Vcc连接，所述第一导电类型衬底20与地GND连接。
在此，所述第一导电类型衬底20的电阻率为0.005Ω.cm～0.008Ω.cm。所述第一导电类型外延层22的电阻率为2.0Ω.cm～4.0Ω.cm。所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm。所述隔离结构32包括沟槽以及填充所述沟槽的多晶硅。
综上可见，在本发明实施例提供的单向低电容TVS器件及其制造方法中，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性。进一步地，在单向低电容TVS器件中形成的第一普通二极管与稳压二极管纵向串联，降低单向低电容TVS器件的体积。相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，正、反向ESD能力都可以达到大于15kV。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (38)
1.一种单向低电容TVS器件，其特征在于，包括：
第一导电类型衬底；
第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型衬底上；
第一导电类型埋层，所述第一导电类型埋层形成于所述第一导电类型外延层中；
第二导电类型埋层，所述第二导电类型埋层形成于所述第一导电类型埋层上；
第二导电类型外延层，所述第二导电类型埋层形成于所述第一导电类型外延层上；
多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域和第二区域；
第二导电类型注入区，所述第二导电类型注入区形成于所述第二区域中；
第一导电类型注入区，所述第一导电类型注入区形成于所述第一区域中。
2.根据权利要求1所述的单向低电容TVS器件，其特征在于，还包括：
金属线，所述金属线连接所述第二区域中的第二导电类型注入区和所述第一区域中的第一导电类型注入区。
3.根据权利要求2所述的单向低电容TVS器件，其特征在于，所述金属线与电源连接，所述第一导电类型衬底与地连接。
4.根据权利要求1-3中任一项所述的单向低电容TVS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
5.根据权利要求4所述的单向低电容TVS器件，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
6.根据权利要求4所述的双向低电容TVS器件，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
7.根据权利要求4所述的单向低电容TVS器件，其特征在于，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
8.根据权利要求4所述的单向低电容TVS器件，其特征在于，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度6.0μm～14.0μm。
9.根据权利要求4所述的单向低电容TVS器件，其特征在于，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度6.0μm～12.0μm。
10.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第一导电埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15～6.0E15。
11.根据权利要求6所述的单向低电容TVS器件，其特征在于，所述第一导电埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～8.0E14。
12.根据权利要求5或6所述的单向低电容TVS器件，其特征在于，所述第二导电埋层包括在所述第一导电类型埋层上注入的第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15～1.0E16。
13.根据权利要求5或6所述的单向低电容TVS器件，其特征在于，所述隔离结构包括沟槽以及填充沟槽的多晶硅，其中，所述多个沟槽贯穿所述第二导电类型外延层，所述多个沟槽延伸至第一导电类型外延层中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域。
14.根据权利要求13所述的单向低电容TVS器件，其特征在于，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm；所述多晶硅的厚度为2.0μm～3.5μm。
15.根据权利要求5或6所述的单向低电容TVS器件，其特征在于，所述第二导电类型注入区包括在所述第二区域中注入的第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16。
16.根据权利要求5或6所述的单向低电容TVS器件，其特征在于，所述第一导电类型注入区包括在所述第一区域中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16。
17.根据权利要求1-3中任一项所述的单向低电容TVS器件，其特征在于，所述第一区域中的第一导电类型注入区与第二导电类型外延层构成第一普通二极管；所述第一区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层与所述第一导电类型外延层构成第二普通二极管。
18.根据权利要求17所述的单向低电容TVS器件，其特征在于，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VfD1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VfD1为第一普通二极管D1的正向压降，VZ1为稳压二极管的电压。
19.根据权利要求17所述的单向低电容TVS器件，其特征在于，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD2，其中，Vf为所述电源对所述地的正向压降，VfD2为第二普通二极管的压降。
20.一种单向低电容TVS器件的制造方法，其特征在于，包括：
提供第一导电类型衬底；
形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；
形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；
形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导线类型埋层上；
形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；
形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；
形成第二导电类型注入区，所述第二导电类型注入区位于所述第二区域中；
形成第一导电类型注入区，所述第一导电类型注入区位于所述第一区域中。
21.根据权利要求20所述的单向低电容TVS器件的制造方法，其特征在于，还包括：
形成金属线，所述金属线连接所述第二区域中的第二导电类型注入区和所述第一区域中的第一导电类型注入区。
22.根据权利要求21所述的单向低电容TVS器件的制造方法，其特征在于，还包括：
将所述金属线与电源连接，所述第一导电类型衬底与地连接。
23.根据权利要求2022中任一项所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
24.根据权利要求23所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
25.根据权利要求23所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
26.根据权利要求23所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
27.根据权利要求23所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
28.根据权利要求23所述的单向低电容TVS器件的制造方法，其特征在于，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
29.根据权利要求24所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型埋层包括：
在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15～6.0E15；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
30.根据权利要求25所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型埋层包括：
在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～8.0E14；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为1100℃～1250℃；退火工艺的时间为2.0～6.0h。
31.根据权利要求24或25所述的单向低电容TVS器件的制造方法，其特征在于，形成第二导电类型埋层包括：
在所述第一导电类型埋层上注入第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15～1.0E16；
对所述第二导电类型离子执行退火工艺，退火工艺的温度为1000℃～1150℃；退火工艺的时间为2.0～6.0h。
32.根据权利要求24或25所述的单向低电容TVS器件的制造方法，其特征在于，形成多个隔离结构包括：
形成多个沟槽，所述多个沟槽贯穿所述第二导电类型外延层，所述多个沟槽延伸至第一导电类型外延层中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域；
在每个沟槽中填充多晶硅。
33.根据权利要求32所述的双向低电容TVS器件的制造方法，其特征在于，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm；所述多晶硅的厚度为2.0μm～3.5μm。
34.根据权利要求24或25所述的单向低电容TVS器件的制造方法，其特征在于，形成第二导电类型注入区包括：
在所述第二区域中注入第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16；
对所述第二导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
35.根据权利要求24或25所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型注入区包括：
在所述第一区域中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
36.根据权利要求20-22中任一项所述的单向低电容TVS器件的制造方法，其特征在于，所述第一区域中的第一导电类型注入区与第二导电类型外延层构成第一普通二极管；所述第一区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层与所述第一导电类型外延层构成第二普通二极管。
37.根据权利要求36所述的单向低电容TVS器件的制造方法，其特征在于，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VfD1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VfD1为第一普通二极管D1的正向压降，VZ1为稳压二极管的电压。
38.根据权利要求36所述的单向低电容TVS器件的制造方法，其特征在于，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD2，其中，Vf为所述电源对所述地的正向压降，VfD2为第二普通二极管的压降。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711479787.4A CN108110000B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711479787.4A CN108110000B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108110000A true CN108110000A (zh) | 2018-06-01 |
| CN108110000B CN108110000B (zh) | 2023-07-21 |
Family
ID=62214944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711479787.4A Active CN108110000B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110000B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968062A (zh) * | 2021-03-26 | 2021-06-15 | 傲威半导体无锡有限公司 | 一种超低动态阻抗双向tvs及制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182121A (ja) * | 2007-01-25 | 2008-08-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| US20110309476A1 (en) * | 2010-06-17 | 2011-12-22 | On Semiconductor Trading, Ltd. | Semiconductor device and method of manufacturing the same |
| CN202206134U (zh) * | 2011-08-16 | 2012-04-25 | 江苏晟芯微电子有限公司 | Led过压及开路保护装置 |
| CN103474427A (zh) * | 2013-09-16 | 2013-12-25 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件及其制造方法 |
| CN105280631A (zh) * | 2014-06-13 | 2016-01-27 | 立锜科技股份有限公司 | 瞬时电压抑制元件及其制造方法 |
| CN208189590U (zh) * | 2017-12-29 | 2018-12-04 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件 |
-
2017
- 2017-12-29 CN CN201711479787.4A patent/CN108110000B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182121A (ja) * | 2007-01-25 | 2008-08-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| US20110309476A1 (en) * | 2010-06-17 | 2011-12-22 | On Semiconductor Trading, Ltd. | Semiconductor device and method of manufacturing the same |
| CN202206134U (zh) * | 2011-08-16 | 2012-04-25 | 江苏晟芯微电子有限公司 | Led过压及开路保护装置 |
| CN103474427A (zh) * | 2013-09-16 | 2013-12-25 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件及其制造方法 |
| CN105280631A (zh) * | 2014-06-13 | 2016-01-27 | 立锜科技股份有限公司 | 瞬时电压抑制元件及其制造方法 |
| CN208189590U (zh) * | 2017-12-29 | 2018-12-04 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968062A (zh) * | 2021-03-26 | 2021-06-15 | 傲威半导体无锡有限公司 | 一种超低动态阻抗双向tvs及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108110000B (zh) | 2023-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105261616B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108109998B (zh) | 单向低电容tvs器件及其制造方法 | |
| US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
| US8698196B2 (en) | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage | |
| CN105186478B (zh) | 瞬态电压抑制器 | |
| CN104851919B (zh) | 双向穿通半导体器件及其制造方法 | |
| CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN104465723B (zh) | 一种低电容瞬态电压抑制器件及其制作方法 | |
| CN102437156A (zh) | 超低电容瞬态电压抑制器件及其制造方法 | |
| CN105185782B (zh) | 容性二极管组件及其制造方法 | |
| CN103474427A (zh) | 集成式单向超低电容tvs器件及其制造方法 | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN208189590U (zh) | 单向低电容tvs器件 | |
| CN208111441U (zh) | 双向低电容tvs器件 | |
| CN108110000A (zh) | 单向低电容tvs器件及其制造方法 | |
| CN204886173U (zh) | 瞬态电压抑制器 | |
| CN204348721U (zh) | 一种多通道低电容瞬态电压抑制器件 | |
| CN203445118U (zh) | 集成式单向超低电容tvs器件 | |
| TWI696329B (zh) | 高突波瞬變電壓抑制器 | |
| CN202473924U (zh) | 超低电容瞬态电压抑制器件 | |
| CN106783844B (zh) | 单向低电容tvs器件及其制造方法 | |
| CN108321185B (zh) | 双向低电容tvs器件及其制造方法 | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| CN208111440U (zh) | 单向低电容tvs器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |