[go: up one dir, main page]

CN107978601B - 单层多晶硅电子抹除式可复写只读存储器 - Google Patents

单层多晶硅电子抹除式可复写只读存储器 Download PDF

Info

Publication number
CN107978601B
CN107978601B CN201610919625.7A CN201610919625A CN107978601B CN 107978601 B CN107978601 B CN 107978601B CN 201610919625 A CN201610919625 A CN 201610919625A CN 107978601 B CN107978601 B CN 107978601B
Authority
CN
China
Prior art keywords
dielectric layer
layer
electrode
memory
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610919625.7A
Other languages
English (en)
Other versions
CN107978601A (zh
Inventor
李志浩
陈自平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210113253.4A priority Critical patent/CN114551452A/zh
Priority to CN201610919625.7A priority patent/CN107978601B/zh
Priority to US15/352,587 priority patent/US10332964B2/en
Publication of CN107978601A publication Critical patent/CN107978601A/zh
Application granted granted Critical
Publication of CN107978601B publication Critical patent/CN107978601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种单层多晶硅电子抹除式可复写只读存储器，包含有一源极、一漏极、一介电层以及一电极层。源极以及漏极位于一基底中，其中源极以及漏极具有一第一导电型。介电层设置于基底上且位于源极以及漏极之间，其中介电层包含第一介电层，第一介电层具有分隔的二穿隧介电部分，且二穿隧介电部分的厚度薄于第一介电层的其他部分的厚度。电极层设置于介电层上，其中电极层包含一第一电极设置于第一介电层上，因而第一电极为一浮置栅极。

Description

单层多晶硅电子抹除式可复写只读存储器
技术领域
本发明涉及一种单层多晶硅电子抹除式可复写只读存储器，且特别是涉及一种具有二穿隧介电部分的单层多晶硅电子抹除式可复写只读存储器。
背景技术
电子抹除式可复写只读存储器为用户提供出色的性能。由于程序写入及抹除所需的高压可由内部产生，因此仅需要施加一外部电源即可运作。程序的写入及抹除的操作以每一个位为单位进行。电子抹除式可复写只读存储器运作的原理是将电子补陷于一浮置栅极中，因而能改变各单元的特性，使存入逻辑的「0」或「1」。电子抹除式可复写只读存储器的每一单元通常是由两个晶体管构成，其中存储晶体管具有浮置栅极捕获电子。另外，另设有一个存取晶体管作为操作之用。详细而言，在对于电子抹除式可复写只读存储器进行写入或抹除程序时会施加电压于内存中。当对于电子抹除式可复写只读存储器进行抹除操作时，将电子补陷于浮置栅极中；当对于电子抹除式可复写只读存储器进行写入操作时，将电子自浮置栅极抹除。为使各电子装置可兼容，可例如将各电子装置在抹除状态设定为逻辑的「1」，而在写入状态设定为逻辑的「0」。
当然，为能实现施加电压于内存中即可写入或抹除程序的操作，必须在浮置栅极及基底的栅极通道之间设置一可穿隧的介电层，因而在施加适当电压时，可将电子补陷或移出浮置栅极。因此，关于电子抹除式可复写只读存储器，特别是电子抹除式可复写只读存储器中的可穿隧的介电层，的结构、材质以及复写次数会直接影响电子抹除式可复写只读存储器的使用寿命，特别在实验数据中显示会更影响电子抹除式可复写只读存储器在高温使用的寿命。
发明内容
本发明提出一种单层多晶硅电子抹除式可复写只读存储器，其将浮置栅极下方的介电层形成有二个以上分离的穿隧介电部分，因此可在进行程序写入及抹除操作中分摊电子穿隧次数，进而延长单层多晶硅电子抹除式可复写只读存储器的使用寿命。
本发明提供一种单层多晶硅电子抹除式可复写只读存储器(single polyelectrical erasable programmable read only memory,EEPROM)，包含有一源极、一漏极、一介电层以及一电极层。源极以及漏极位于一基底中，其中源极以及漏极具有一第一导电型。介电层设置于基底上且位于源极以及漏极之间，其中介电层包含第一介电层，第一介电层具有分隔的二穿隧介电部分，且二穿隧介电部分的厚度薄于第一介电层的其他部分的厚度。电极层设置于介电层上，其中电极层包含一第一电极设置于第一介电层上，因而第一电极为一浮置栅极。
基于上述，本发明提出一种单层多晶硅电子抹除式可复写只读存储器，其具有二个以上的穿隧介电部分，因而能延长单层多晶硅电子抹除式可复写只读存储器的使用寿命。具体来说，位于浮置栅极下方的第一介电层具有二个以上互相绝缘的穿隧介电部分，而穿隧介电部分的厚度薄于第一介电层的其他部分的厚度，因而能使电子在适当电压下仅通过穿隧介电部分并补陷于浮置栅极中，但不会通过第一介电层的其他部分。如此一来，通过在每次程序写入及抹除操作中，电子仅通过多个穿隧介电部分的其中之一(意即多个穿隧介电部分可分摊程序写入及抹除操作的次数)，而能达到延长单层多晶硅电子抹除式可复写只读存储器的使用寿命的功能。
附图说明
图1为本发明一实施例的单层多晶硅电子抹除式可复写只读存储器的俯视图；
图2为本发明一实施例的单层多晶硅电子抹除式可复写只读存储器的剖视图；
图3为本发明一实施例的程序写入多晶硅电子抹除式可复写只读存储器的剖视图；
图4为本发明一实施例的程序抹除多晶硅电子抹除式可复写只读存储器的剖视图。
主要组件符号说明
10：阱
22、24：掺杂区
30：绝缘结构
110：基底
120：介电层
122：第一介电层
122a、122b：穿隧介电部分
122c1：内存通道
122c2：内存耦合电容
124：第二介电层
130：电极层
132：第一电极
134：第二电极
142、144：间隙壁
152：源极
154：漏极
A：第一主动区
B：第二主动区
D1：接触节点
D2、D3、D4：接触插塞
e-：电子
t1、t2、t3：厚度
具体实施方式
图1为本发明一实施例的单层多晶硅电子抹除式可复写只读存储器的俯视图。图2为沿图1的CC’线的单层多晶硅电子抹除式可复写只读存储器的剖视图。图1-图2为本发明单层多晶硅电子抹除式可复写只读存储器的一实施态样，但本发明的单层多晶硅电子抹除式可复写只读存储器结构非限于此。凡具有多个穿隧介电部分的单层多晶硅电子抹除式可复写只读存储器结构皆可包含于本发明中。
请参阅图1-图2，基底110例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。例如以掺杂的方法，可先全面形成一阱10于基底110中，其中阱10具有一第二导电型。接着，再形成二掺杂区22/24分别于后续欲形成二穿隧介电部分的正下方，其中二掺杂区22/24具有一第一导电型。第一导电型与第二导电型为不同的导电性，例如本实施例的第一导电型为N型，而第二导电型为P型；或者，在其他实施例的第一导电型为P型，而第二导电型为N型。掺杂区22/24的掺杂浓度高于阱10的掺杂浓度。掺杂区22/24为促进电子穿隧至浮置栅极。
形成至少一绝缘结构30于基底110中，因而将基底110区分为一第一主动区A以及一第二主动区B，且第一主动区A电性绝缘第二主动区B。绝缘结构30可例如为一浅沟槽绝缘(shallow trench isolation,STI)结构，其例如以一浅沟槽绝缘(shallow trenchisolation,STI)制作工艺形成，但本发明不以此限。图2为沿图1的CC’线的单层多晶硅电子抹除式可复写只读存储器的剖视图，意即绘示位于第一主动区A的纵向剖视图。在本实施例中，第一主动区A与第二主动区B为被绝缘结构30环绕的基底110，而在其他实施例，第一主动区A及/或第二主动区B可为一突出于绝缘结构30的鳍状结构。
形成堆栈的一介电层120以及一电极层130于基底110上，其中介电层120包含一第一介电层122以及一第二介电层124，且电极层130包含一第一电极132以及一第二电极134。介电层120可例如为一氧化层，而电极层130可例如为一多晶硅层，但本发明不限于此。本实施例的第一介电层122以及第二介电层124具有相同材料，且第一电极132以及第二电极134具有相同材料，俾能简化制作工艺及结构，但本发明不限于此。
堆栈的第一介电层122以及第一电极132中的第一电极132为一浮置栅极。堆栈的第一介电层122以及第一电极132中的第一介电层122具有二穿隧介电部分122a/122b，其中二穿隧介电部分122a/122b的厚度t1薄于第一介电层122的其他部分的厚度t2。在本实施例中仅以二个穿隧介电部分122a/122b为例，但本发明不以此为限。本发明可包含具有多个穿隧介电部分122a/122b的单层多晶硅电子抹除式可复写只读存储器结构。
在此强调，由于穿隧介电部分122a/122b必须具有在施加适当电压下，使电子通过而穿隧至第一电极132的功能，因此介电部分122a/122b必须较第一介电层122的其他部分在特定电压下更能使电子通过而穿隧至第一电极132，因而在本实施例中将介电部分122a/122b的厚度t1设置为薄于第一介电层122的其他部分的厚度t2，但本发明的设置方法不以此为限。如此一来，由于本发明设置有至少二个穿隧介电部分122a/122b，且此二穿隧介电部分122a/122b彼此电性绝缘，因而通过在每次程序写入及抹除操作中分摊电子通过各穿隧介电部分的次数，以本发明的方法所形成的单层多晶硅电子抹除式可复写只读存储器可较现有仅有一个穿隧介电部分的单层多晶硅电子抹除式可复写只读存储器，具有更长的使用寿命。
本实施例绘示穿隧介电部分122a与穿隧介电部分122b具有相同厚度t1，且第一介电层122的其他部分具有均匀的厚度t2，但本发明不以此为限。在本实施例中穿隧介电部分122a与穿隧介电部分122b具有相同厚度t1，故能简化制作工艺。但在其他实施例中，可通过设置穿隧介电部分122a与穿隧介电部分122b具有不同的厚度(但都小于第一介电层122的其他部分)，以达到特定的操作功能，视实际装置所需而定。
另外，堆栈的第二介电层124以及第二电极134中的第二电极134为一选择栅极。堆栈的第二介电层124以及第二电极134中的第二介电层124则具有一均匀厚度t3。在本实施例中，第二介电层124的厚度t3大于二穿隧介电部分122a/122b的厚度t1，以在一适当电压下，电子能穿隧通过穿隧介电部分122a/122b，但不会通过第二介电层124。再者，第二介电层124的厚度t3可以等于第一介电层122的其他部分的厚度t2，以能简化制作工艺及结构，但本发明不限于此。
具体而言，形成介电层120及电极层130的方法可如下，但不限于此。例如，可先全面且依序覆盖一介电层(未绘示)以及一电极层(未绘示)于基底110上。其中，形成介电层120的方法，可例如先形成第一介电层及第二介电层，再去除第一介电层中二穿隧介电部分的部分，然后再次形成第一介电层及第二介电层，因此二穿隧介电部分122a/122b的厚度t1便会薄于第一介电层122的其他部分的厚度t2。接着，图案化电极层(未绘示)以及介电层(未绘示)，而形成下层介电层120以及上层电极层130的结构。详细而言，介电层120可包含第一介电层122以及第二介电层124，电极层130可包含第一电极132以及第二电极134。间隙壁142可再形成于第一介电层122以及第一电极132的侧边，且间隙壁144可再形成于第二介电层124以及第二电极134的侧边。在本实施例中，间隙壁142/144以相同制作工艺同时形成，但本发明不以此为限。间隙壁142/144可例如为单层或者多层间隙壁，其可例如以氮化硅、氧化硅或/及氮氧化硅所组成。接着，形成一源极152以及一漏极154分别于间隙壁142及间隙壁144侧边的基底110中。源极152以及漏极154具有一第一导电型，在本实施例则为N型。
之后，形成一接触节点D1于第一电极132(浮置栅极)旁。接触节点D1可与连接源极152的一接触插塞D2、连接漏极154的一接触插塞D3以及连接第二电极134的一接触插塞D4一并形成。形成接触节点D1、接触插塞D2、接触插塞D3以及接触插塞D4的方法为本领域所熟知的形成接触插塞的方法，故不再赘述。
如图1所示，源极152、漏极154、二穿隧介电部分122a/122b以及第一电极132(浮置栅极)正下方的第一介电层122的其他部分的一内存通道122c1跨设基底110的第一主动区A。第一介电层122及第一电极132与第二介电层124及第二电极134都在第一主动区A上，为二独立晶体管。第一介电层122的其他部分的一内存耦合电容122c2及第一电极132跨设至基底110的部分的第二主动区B。在第一主动区A中，第二介电层124的厚度t3等于第一介电层122的其他部分的厚度t2(如图2所示)。意即，第二介电层124的厚度t3等于第一介电层122的内存通道122c1的厚度t2，但第二介电层124的厚度t3仍可等于或异于第一介电层122的内存耦合电容122c2的厚度，视实际需要而定。在本实施例中，第一介电层122的穿隧介电部分122a/122b的厚度t1与第一介电层122的内存耦合电容122c2的厚度相同，俾简化结构及制作工艺。
在一较佳的实施例中，如图2所示，掺杂区22/24分别垂直重叠穿隧介电部分122a/122b(或者掺杂区22/24在如图1的俯视图中垂直包围穿隧介电部分122a/122b)，以能促进电子经过穿隧介电部分122a/122b穿隧至第一电极132。如此一来，本发明则经由二个以上电性绝缘的穿隧介电部分122a/122b，延长所形成的单层多晶硅电子抹除式可复写只读存储器的使用寿命。
以下再说明本发明单层多晶硅电子抹除式可复写只读存储器的操作型态。图3为本发明一实施例的程序写入(programming)多晶硅电子抹除式可复写只读存储器的剖视图。在一程序写入的操作中，可例如对源极152施以5伏特(V)、第一电极132连接0伏特(V)、第二电极134施加14伏特(V)、漏极154施加11伏特(V)，且基底110连接0伏特(V)，如此掺杂区22相对第一电极132的高电压能使位于第一电极132中的电子e-向下通过穿隧介电部分122a，而移除第一电极132中的电子。相反地，图4为本发明一实施例的程序抹除(erasing)多晶硅电子抹除式可复写只读存储器的剖视图。可对源极152施以0伏特(V)、第一电极132施以11伏特(V)、第二电极134施加3伏特(V)、漏极154施加3伏特(V)，且基底110设置为浮置状态，如此第一电极132高于源极152的电压差能使位于掺杂区24中的电子e-向上通过穿隧介电部分122b，而补陷于第一电极132中。如此，以本发明的单层多晶硅电子抹除式可复写只读存储器结构，在进行一次程序写入及抹除的操作中，电子仅穿隧通过穿隧介电部分122a及穿隧介电部分122b各一次。意即，在进行一次程序写入的操作中，电子仅穿隧通过穿隧介电部分122a；在进行一次程序抹除的操作中，电子仅穿隧通过穿隧介电部分122b。相较于现有仅有一个穿隧介电部分，其在进行一次程序写入及移除的操作中，电子必然穿隧通过此同一穿隧介电部分两次，本发明可延长单层多晶硅电子抹除式可复写只读存储器结构达甚至两倍的寿命。
综上所述，本发明提出一种单层多晶硅电子抹除式可复写只读存储器，其具有二个以上的穿隧介电部分，因而能延长单层多晶硅电子抹除式可复写只读存储器的使用寿命。具体来说，位于浮置栅极下方的第一介电层具有二个以上互相绝缘的穿隧介电部分，而穿隧介电部分的厚度薄于第一介电层(特别是在第一主动区的第一介电层)的其他部分的厚度，因而能使电子在适当电压下仅通过穿隧介电部分并补陷于浮置栅极中，但不会通过第一介电层的其他部分。如此一来，通过在每次程序写入及抹除操作中，电子仅通过多个穿隧介电部分的其中之一(意即多个穿隧介电部分可分摊程序写入及抹除操作的次数)，而能达到延长单层多晶硅电子抹除式可复写只读存储器的使用寿命的功能。
再者，浮置栅极旁更设有选择栅极，而选择栅极下方的第二介电层的厚度可等于第一介电层(特别是在第一主动区的第一介电层)的其他部分的厚度，意即大于穿隧介电部分的厚度，以使电子在适当电压下通过穿隧介电部分补陷于浮置栅极时，电子不会通过第二介电层。掺杂区则分别设置于穿隧介电部分的正下方，较佳者，分别垂直包围穿隧介电部分，以促进电子穿隧至浮置栅极。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种单层多晶硅电子抹除式可复写只读存储器，包含有：
源极(152)以及漏极(154)，位于一基底中，其中该源极以及该漏极具有第一导电型，该基底包含第一主动区(A)以及第二主动区(B)，且该第一主动区(A)以及该第二主动区(B)以一绝缘结构绝缘；
介电层，设置于该基底上且位于该源极以及该漏极之间，其中该介电层包含第一介电层(122)，该第一介电层仅部分地重叠于该第二主动区(B)，该第一介电层具有分隔的二穿隧介电部分(122a/122b)位于该第一主动区(A)，且该二穿隧介电部分的厚度薄于该第一介电层的一内存通道(122c1)的厚度；
电极层，设置于该介电层上，其中该电极层包含第一电极(132)，设置于该第一介电层上，因而该第一电极为一浮置栅极；以及
二掺杂区(22/24)分别设置于该二穿隧介电部分的正下方，且不接触该源极(152)。
2.如权利要求1所述的单层多晶硅电子抹除式可复写只读存储器，其中该介电层包含第二介电层(124)。
3.如权利要求2所述的单层多晶硅电子抹除式可复写只读存储器，其中该第二介电层(124)的一厚度大于该二穿隧介电部分(122a/122b)的该些厚度。
4.如权利要求3所述的单层多晶硅电子抹除式可复写只读存储器，其中该第二介电层(124)的该厚度等于该第一介电层(122)的该内存通道(122c1)的该厚度。
5.如权利要求2所述的单层多晶硅电子抹除式可复写只读存储器，其中该电极层包含第二电极(134)，该第二电极设置于该第二介电层(124)上，因而该第二电极为一选择栅极(134)。
6.如权利要求1所述的单层多晶硅电子抹除式可复写只读存储器，其中该二掺杂区具有一第一导电型。
7.如权利要求6所述的单层多晶硅电子抹除式可复写只读存储器，其中该二掺杂区(22/24)分别垂直包围该二穿隧介电部分(122a/122b)。
8.如权利要求6所述的单层多晶硅电子抹除式可复写只读存储器，还包含：
阱位于该基底中，以及该源极以及该漏极位于该阱中，其中该阱具有第二导电型。
9.如权利要求8所述的单层多晶硅电子抹除式可复写只读存储器，其中该第一导电型为N型，而该第二导电型为P型。
10.如权利要求1所述的单层多晶硅电子抹除式可复写只读存储器，还包含：
接触节点(D1)，设置于浮置栅极(132)旁。
11.如权利要求1所述的单层多晶硅电子抹除式可复写只读存储器，其中该源极(152)、该漏极(154)、该二穿隧介电部分(122a/122b)以及该浮置栅极(132)正下方的该第一介电层的该内存通道(122c1)跨设该第一主动区(A)。
12.如权利要求10所述的单层多晶硅电子抹除式可复写只读存储器，其中该第一介电层的一内存耦合电容(122c2)以及该接触节点(D1)包含于该第二主动区(B)中。
13.如权利要求11所述的单层多晶硅电子抹除式可复写只读存储器，其中该介电层包含第二介电层(124)，且该第二介电层的一厚度等于在该第一主动区(A)的该第一介电层的该内存通道(122c1)的该厚度。
14.如权利要求12所述的单层多晶硅电子抹除式可复写只读存储器，其中该二穿隧介电部分(122a/122b)的厚度等于在该第二主动区(B)的该内存耦合电容(122c2)的厚度。
CN201610919625.7A 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器 Active CN107978601B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210113253.4A CN114551452A (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器
CN201610919625.7A CN107978601B (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器
US15/352,587 US10332964B2 (en) 2016-10-21 2016-11-16 Single poly electrical erasable programmable read only memory (EEPROM)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610919625.7A CN107978601B (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210113253.4A Division CN114551452A (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器

Publications (2)

Publication Number Publication Date
CN107978601A CN107978601A (zh) 2018-05-01
CN107978601B true CN107978601B (zh) 2022-02-22

Family

ID=61970391

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210113253.4A Pending CN114551452A (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器
CN201610919625.7A Active CN107978601B (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210113253.4A Pending CN114551452A (zh) 2016-10-21 2016-10-21 单层多晶硅电子抹除式可复写只读存储器

Country Status (2)

Country Link
US (1) US10332964B2 (zh)
CN (2) CN114551452A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998444B2 (en) * 2019-02-11 2021-05-04 International Business Machines Corporation Stacked FinFET masked-programmable ROM
CN112786602B (zh) * 2019-11-06 2022-08-26 成都锐成芯微科技股份有限公司 单层多晶硅非易失性存储单元及其存储器
US11641739B2 (en) * 2020-06-01 2023-05-02 Globalfoundries Singapore Pte. Ltd. Semiconductor non-volatile memory devices
CN114446974B (zh) * 2020-11-05 2025-07-18 联华电子股份有限公司 半导体存储器元件
KR102608913B1 (ko) 2021-06-22 2023-12-01 주식회사 키파운드리 선택 게이트를 포함하는 비휘발성 메모리 소자 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111466A (zh) * 1993-07-30 1995-11-08 爱特梅尔股份有限公司 在电可擦编程只读存储器中形成薄隧穿窗口的方法
US8026545B2 (en) * 2008-12-01 2011-09-27 Rohm Co., Ltd. Eeprom

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273923A (en) * 1991-10-09 1993-12-28 Motorola, Inc. Process for fabricating an EEPROM cell having a tunnel opening which overlaps field isolation regions
US5284786A (en) * 1992-08-14 1994-02-08 National Semiconductor Corporation Method of making a split floating gate EEPROM cell
US6207989B1 (en) * 1999-03-16 2001-03-27 Vantis Corporation Non-volatile memory device having a high-reliability composite insulation layer
US6177703B1 (en) 1999-05-28 2001-01-23 Vlsi Technology, Inc. Method and apparatus for producing a single polysilicon flash EEPROM having a select transistor and a floating gate transistor
US6177315B1 (en) * 1999-05-28 2001-01-23 National Semiconductor Corporation Method of fabricating a high density EEPROM array
JP2001148430A (ja) * 1999-11-19 2001-05-29 Nec Corp 不揮発性半導体記憶装置
KR100604850B1 (ko) * 2003-05-20 2006-07-31 삼성전자주식회사 균일하지 않은 채널 유전막 두께를 갖는 이이피롬 셀 구조및 그 제조방법
KR100972906B1 (ko) * 2003-12-22 2010-07-28 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조 방법
CN100521214C (zh) * 2004-06-01 2009-07-29 亿而得微电子股份有限公司 非易失性存储器
US7208795B2 (en) * 2005-05-24 2007-04-24 Atmel Corporation Low-cost, low-voltage single-layer polycrystalline EEPROM memory cell integration into BiCMOS technology
US20070196971A1 (en) * 2006-02-22 2007-08-23 Bohumil Lojek Scalable embedded EEPROM memory cell
JP4675813B2 (ja) * 2006-03-31 2011-04-27 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置およびその製造方法
US7253057B1 (en) * 2006-04-06 2007-08-07 Atmel Corporation Memory cell with reduced size and standby current
KR101334844B1 (ko) 2011-12-29 2013-12-05 주식회사 동부하이텍 싱글 폴리형 이이피롬과 그 제조 방법
US9087587B2 (en) * 2013-03-15 2015-07-21 GlobalFoundries, Inc. Integrated circuits and methods for operating integrated circuits with non-volatile memory
US9553207B2 (en) * 2013-09-25 2017-01-24 Synopsys, Inc. NVM device using FN tunneling with parallel powered source and drain
CN103594519A (zh) * 2013-11-11 2014-02-19 苏州智权电子科技有限公司 一种隧穿场效应浮栅晶体管及其制造方法
CN105336740B (zh) * 2014-08-13 2019-11-19 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111466A (zh) * 1993-07-30 1995-11-08 爱特梅尔股份有限公司 在电可擦编程只读存储器中形成薄隧穿窗口的方法
US8026545B2 (en) * 2008-12-01 2011-09-27 Rohm Co., Ltd. Eeprom

Also Published As

Publication number Publication date
CN114551452A (zh) 2022-05-27
CN107978601A (zh) 2018-05-01
US10332964B2 (en) 2019-06-25
US20180114793A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
JP6545587B2 (ja) 半導体装置
CN110265076B (zh) 具有在fdsoi衬底中形成的垂直选择栅极的存储器单元
TWI591831B (zh) 非揮發性記憶體裝置及其製造方法
CN107978601B (zh) 单层多晶硅电子抹除式可复写只读存储器
CN106558588A (zh) 半导体装置
CN105122455A (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
CN106952925B (zh) 一种低电场源极抹除非挥发性内存单元的制造方法
US6943404B2 (en) Sonos multi-level memory cell
JP2018056422A (ja) 半導体装置
WO2021020082A1 (ja) 不揮発性半導体記憶装置
JP6786440B2 (ja) 半導体装置およびその製造方法
JP2008530771A (ja) 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法
TWI699875B (zh) 於基材溝中具有浮閘之雙位元非揮發性記憶體單元及其形成方法
JP2006005357A (ja) スプリットゲート型フラッシュメモリ素子及びその製造方法
JP2008182238A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
CN206672935U (zh) 非易失性存储器设备
CN112185815B (zh) 形成分裂栅闪存存储器单元的方法
JP2019117913A (ja) 半導体装置およびその製造方法
TWI693699B (zh) 具有在專用之溝中的浮閘之非揮發性記憶體單元
KR20080048313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
KR100559523B1 (ko) 플래시 메모리 소자의 셀 제조 방법
US10504913B2 (en) Method for manufacturing embedded non-volatile memory
TWI846432B (zh) 非揮發性半導體元件及其製作方法
US10665726B2 (en) Memory device and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant