CN107967887A - 栅极驱动电路、走线短路点的测定方法以及显示面板 - Google Patents

Abstract

本发明涉及显示器技术领域，提出一种栅极驱动电路、走线短路点的测定方法以及显示面板。该栅极驱动电路，包括多条走线和多个移位寄存器单元，每个所述移位寄存器单元均与多条所述走线连接，其包括：多个检测开关和检测端子。多个检测开关分别位于每条所述走线与每个所述移位寄存器单元之间；检测端子分别与每条所述走线两端连接。本发明提出的栅极驱动电路，可以通过检测检测端子之间的电阻检测走线是否发生短路，并根据检测的电阻确定短路点的位置。

Description

栅极驱动电路、走线短路点的测定方法以及显示面板

技术领域

本公开涉及显示器技术领域，尤其涉及一种栅极驱动电路、走线短路点的测定方法以及显示面板。

背景技术

近些年来显示装置呈现出了高集成度以及低成本的发展趋势，为了实现显示装置低成本和窄边框化，现有显示面板多采用GOA(Gate driver On Array，阵列基板上栅极驱动)技术，即直接将栅极驱动电路制作在阵列基板上，从而省去IC绑定(Bonding)及扇出(Fan-Out)区域的空间占用，实现在材料及制备工艺等方面的成本降低与显示面板的栅线两侧边框变窄。然而GOA产品中的走线间容易产生短路从而导致显示器件显示异常。

相关技术中，通常在印刷电路板上预留检测点，每一个检测点与一条走线的一端连接。通过检测点测量两走线之间的电阻，当两走线之间电阻小于第一预设值时，确定两走线之间发生短路。然后，由远及近切割外围走线，当两走线间电阻大于第二预设值时，确定该切割位置为短路点。相关技术中，还可以拆解显示面板，通过二分法检测走线短路点。

然而，上述的两种方法中都对显示面板具有一定的破坏，而且当显示装置屏幕尺寸较大，分辨率较高时，这两种方法也均缺乏实际可操作性。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种栅极驱动电路、走线短路点的测定方法以及显示面板，进而至少在一定程度上克服相关技术中，检测短路点时需要破坏显示面板且操作性差的问题。

根据本发明的一个方面，提供一种栅极驱动电路，包括多条走线和多个移位寄存器单元，每个所述移位寄存器单元均与多条所述走线连接，该栅极驱动电路包括：多个检测开关和检测端子。多个检测开关分别位于每条所述走线与每个所述移位寄存器单元之间；检测端子分别与每条所述走线两端连接。

在本发明的一种示例性实施例中，所述检测开关为薄膜晶体管。

在本发明的一种示例性实施例中，所述检测端子位于所述栅极驱动电路所在的阵列基板的DPO侧或者DP侧。

根据本发明的一个方面，提供一种栅极驱动电路走线短路点的测定方法，所述栅极驱动电路包括多条走线，各所述走线与移位寄存器单元之间设置有检测开关，且所述各走线两端连接有检测端子，所述方法包括：

对于所述多条走线中的第一待测走线和第二待测走线，通过所述检测检测开关切断所述第一待测走线、第二待测走线与所述移位寄存器单元的连接；

检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻；

根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路，并根据所述电阻确定短路点的位置。

在本发明的一种示例性实施例中，所述检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻包括：

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第一端的第三检测端子之间的电阻；

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第二端的第四检测端子之间的电阻；

检测所述第二待测走线第一端的第三检测端子与所述第二待测走线第二端的第四检测端子之间的电阻。

在本发明的一种示例性实施例中，所述方法中，利用开尔文四线检测法检测所述检测端子之间的电阻。

在本发明的一种示例性实施例中，所述根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路包括：

如果所述第一检测端子与所述第三检测端子之间的电阻小于预设电阻，则确定所述第一待测走线与所述第二待测走线短路。

在本发明的一种示例性实施例中，确定所述判断短路点的位置包括：

根据所述第二待测走线第一端与所述第二待测走线第二端之间线路的等效电阻、所述第二待测走线第一端与短路点之间线路的等效电阻以及所述第二待测走线全长，确定所述短路点的位置。

在本发明的一种示例性实施例中，根据b＝(R1-R2+R3)/2计算所述第二待测走线第一端与所述短路点之间线路的等效电阻b；

其中：R1＝a+d+b，R2＝a+d+c，R3＝c+b；a为所述第一待测走线第一端与所述短路点之间线路的等效电阻，b为所述第二待测走线第一端到所述短路点之间线路的等效电阻，c为所述第二待测走线第二端到所述短路点之间线路的等效电阻，d为短路点电阻，R1为所述第一检测端子与所述第三检测端子之间的电阻，R2为所述第一检测端子与所述第四检测端子之间的电阻，R3为所述第三检测端子与所述第四检测端子之间的电阻。

根据本发明的一个方面，提供一种显示面板，包括上述的栅极驱动电路。

由上述技术方案可知，本发明的栅极驱动电路、走线短路点的测定方法以及显示面板的优点和积极效果在于：

本发明提出的栅极驱动电路包括：位于每条走线和每个移位寄存器单元之间的检测开关和位于每条走线两端的检测端子。一方面本，本公开可以通过检测检测端子之间的电阻检测走线是否发生短路，并根据检测的电阻确定短路点的位置，其操作简单，短路点定位准确；另一方面，本发明在检测短路点时，不需要破坏走线或者显示面板，且适用于各种栅极驱动电路，可操作性强。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中GOA驱动单元的原理；

图2为本公开中栅极驱动电路一种示例性实施例的整体结构示意图；

图3为本公开中栅极驱动电路一种示例性实施例的走线部分结构示意图；

图4为本公开中栅极驱动电路一种示例性实施例中两走线间的等效电路图；

图5为本公开栅极驱动电路走线短路点的测定方法一种示例性实施例的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

相关技术中，GOA驱动单元的原理如图1所示，驱动信号源1包括电压信号端VSS、第一时钟信号端CLK、第二时钟信号端CLKB、扫描信号端STV。其中，扫描信号端STV只与第一级移位寄存器单元的输入端INPUT连接，每一极移位寄存器单元的输出端OUTPUT输出的信号可以作为下一级移位寄存器单元输入端INPUT的输入信号，同时作为上一级移位寄存器单元复位端RESET的复位信号。电压信号端VSS、第一时钟信号端CLK、第二时钟信号端CLKB都需要通过走线2(粗实线)分别与每一极移位寄存器单元的VSS端、CLK端以及CLKB端连接。然而由于工艺限制，走线2间容易发生短路现象。相关技术中，通常在走线2靠近驱动信号源或者移位寄存器单元3的一端设置检测点，通过检测两走线上检测点之间的电阻可以判断两走线之间是否发生短路。需要确定短路点位置时，通常将其中一条走线远离检测点的一端逐渐剪断，当两走线检测点之间电阻变大时，则判断该剪断位置为短路点。

本示例性实施例首先提供一种栅极驱动电路，如图2、图3所示，图2为本公开中栅极驱动电路一种示例性实施例的整体结构示意图，图3为本公开中栅极驱动电路一种示例性实施例的走线部分结构示意图。该栅极驱动电路包括多条走线4和多个移位寄存器单元5，每个所述移位寄存器单元5均与多条所述走线4连接，该栅极驱动电路包括：多个检测开关6和检测端子7。多个检测开关6分别位于每条所述走线4与每个所述移位寄存器单元5之间；检测端子7分别与每条所述走线4两端连接。

本公开提出的栅极驱动电路包括：位于每条走线和每个移位寄存器单元之间的检测开关和位于每条走线两端的检测端子。一方面，本公开可以通过检测检测端子之间的电阻检测走线是否发生短路，并根据检测的电阻确定短路点的位置，其操作简单，短路点定位准确；另一方面，本发明在检测短路点时，不需要破坏走线或者显示面板，适用于各种栅极驱动电路，可操作性强。

本示例性实施例中，走线4的两端分别为靠近驱动信号源的一端和远离驱动信号源的一端。走线4的两端分别连接有检测端子7。检测端子7可以通过电路板印刷技术集成在阵列基板的DP侧(通常将设置有源驱动器的一侧叫做DP侧)或者DPO侧(与DP侧相对一侧)，检测端子7可以为外部检测装置提供检测点，从而检测各个检测端子之间的电阻。

本示例性实施例中，需要检测两走线4之间是否发生短路以及短路点位置时，断开位于每个移位寄存器单元5与走线4之间的检测开关6，停止驱动信号源传输信号，从而使得检测端子7之间测得的电阻仅仅包括走线4自身线路的电阻以及短路点电阻。其中检测开关6可以选择为TFT器件，TFT的漏极可以与走线4连接，TFT的源极可以与移位寄存器单元5，可以通过向TFT的栅极输入不同的电压信号控制TFT源极与漏极的导通与断开。应该理解的是检测开关6还有更多的选择方式用以切断走线4与移位寄存器单元5之间的连接，这些都属于本公开的保护范围。

如图3、图4所示，本示例性实施例以多条走线中的第一待测走线41和第二待测走线42之间的短路检测为例进行说明。第一待测走线41第一端411与第一检测端子71连接，第一待测走线41第二端412与第二检测端子72连接，第二待测走线42第一端421与第三检测端子73连接，第二待测走线42第二端422与第四检测端子74连接。当需要检测第一待测走线41与第二待测走线42之间是否发生短路以及短路点位置时，断开位于第一待测走线41、第二待测走线42与移位寄存器单元5之间的所有检测开关6，并停止驱动信号源传输信号。此时，同一走线上两检测端子之间测得的电阻仅仅包括走线自身的线路电阻，不同走线上检测端子之间测得的电阻仅仅包括通路中两走线自身线路电阻与短路电阻。当第一待测走线41连接的任一检测端子与第二待测走线42连接的任一检测端子之间的电阻大于预设电阻时，则确定第一待测走线41与第二待测走线42没有发生短路。当第一待测走线连接的任一检测端子与第二待测走线连接的任一检测端子之间的电阻小于预设电阻时，则确定第一待测走线与第二待测走线发生了短路。其中，预设电阻可以选择大于走线自身电阻的值。

当第一待测走线41与第二待测走线42之间发生短路时，如图4所示，为本公开中栅极驱动电路一种示例性实施例中两走线间的等效电路图。其中，a为所述第一待测走线41第一端411与所述短路点之间线路的等效电阻，b为所述第二待测走线42第一端421到所述短路点之间线路的等效电阻，c为所述第二待测走线第二端到所述短路点之间线路的等效电阻，d为短路点电阻。检测第一检测端子71和第三检测端子73之间的电阻R1＝a+d+b；检测第一检测端子71与第四检测端子74之间的电阻R2＝a+d+c；检测第三检测端子73与第四检测端子74之间的电阻R3＝c+b。其中R1、R2、R3为可检测值，根据R1＝a+d+b，R2＝a+d+c，R3＝c+b，可以计算得出b＝(R1-R2+R3)/2，结合第二待测走线第一端与第二端之间线路的等效电阻R3以及第二待测走线全长L可以计算第二待测走线42第一端421到短路点走线的长度为(b*R3)/L，从而可以确定短路点的位置。

本示例性实施例还提供一种栅极驱动电路走线短路点的测定方法，如图5所示，为本公开栅极驱动电路走线短路点的测定方法一种示例性实施例的流程图。所述栅极驱动电路包括多条走线，各所述走线与移位寄存器单元之间设置有检测开关，且所述各走线两端连接有检测端子，所述方法包括：

步骤S1：对于所述多条走线中的第一待测走线和第二待测走线，通过所述检测开关切断所述第一待测走线、第二待测走线与所述移位寄存器单元的连接；

步骤S2：检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻；

步骤S3：根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路，并根据所述电阻确定短路点的位置。

本示例性实施例中，所述检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻包括：

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第一端的第三检测端子之间的电阻；

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第二端的第四检测端子之间的电阻；

检测所述第二待测走线第一端的第三检测端子与所述第二待测走线第二端的第四检测端子之间的电阻。

走线自身的线路电阻和短路电阻比较小，采用电阻计直接测量时，电阻计自身走线的电阻会影响测量结果。本示例性实施例中，所述方法中利用开尔文四线检测法检测所述检测端子之间的电阻。开尔文四线检测法具体为，利用电源向两检测端子之间输入稳定电流，利用电压表直接检测两检测端子之间的电压，计算电压表检测的电压与稳定电流的比可以准确得出两检测端子之间的电阻，避免测量装置走线对测量结果的影响。

本示例性实施例中，所述根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路包括：

如果所述第一检测端子与所述第三检测端子之间的电阻小于预设电阻，则确定所述第一待测走线与所述第二待测走线短路。

本示例性实施例中，确定所述判断短路点的位置包括：

根据所述第二待测走线第一端与所述第二待测走线第二端之间线路的等效电阻、所述第二待测走线第一端与短路点之间线路的等效电阻以及所述第二待测走线全长，确定所述短路点的位置。

在本发明的一种示例性实施例中，根据b＝(R1-R2+R3)/2计算所述第二待测走线第一端与所述短路点之间线路的等效电阻b；

其中：R1＝a+d+b，R2＝a+d+c，R3＝c+b；a为所述第一待测走线第一端与所述短路点之间线路的等效电阻，b为所述第二待测走线第一端到所述短路点之间线路的等效电阻，c为所述第二待测走线第二端到所述短路点之间线路的等效电阻，d为短路点电阻，R1为所述第一检测端子与所述第三检测端子之间的电阻，R2为所述第一检测端子与所述第四检测端子之间的电阻，R3为所述第三检测端子与所述第四检测端子之间的电阻。

本示例性实施例还提供一种显示面板，包括上述的栅极驱动电路。该显示面板具有上述栅极驱动电路相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

Claims (10)

1.一种栅极驱动电路，包括多条走线和多个移位寄存器单元，每个所述移位寄存器单元均与多条所述走线连接，其特征在于，包括：

多个检测开关，分别位于每条所述走线与每个所述移位寄存器单元之间；

检测端子，分别与每条所述走线两端连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述检测开关为薄膜晶体管。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述检测端子位于所述栅极驱动电路所在的阵列基板的DPO侧或者DP侧。

4.一种栅极驱动电路走线短路点的测定方法，所述栅极驱动电路包括多条走线，各所述走线与移位寄存器单元之间设置有检测开关，且所述各走线两端连接有检测端子，其特征在于，所述方法包括：

对于所述多条走线中的第一待测走线和第二待测走线，通过所述检测开关切断所述第一待测走线、第二待测走线与所述移位寄存器单元的连接；

检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻；

根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路，并根据所述电阻确定短路点的位置。

5.根据权利要求4所述的栅极驱动电路走线短路点的测定方法，其特征在于，所述检测所述第一待测走线与所述第二待测走线两端的所述检测端子之间的电阻包括：

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第一端的第三检测端子之间的电阻；

检测所述第一待测走线第一端的第一检测端子与所述第二待测走线第二端的第四检测端子之间的电阻；

检测所述第二待测走线第一端的第三检测端子与所述第二待测走线第二端的第四检测端子之间的电阻。

6.根据权利要求4所述的栅极驱动电路走线短路点的测定方法，其特征在于，所述方法中，利用开尔文四线检测法检测所述检测端子之间的电阻。

7.根据权利要求5所述的栅极驱动电路走线短路点的测定方法，其特征在于，所述根据所检测的电阻判断所述第一待测走线和所述第二待测走线是否短路包括：

如果所述第一检测端子与所述第三检测端子之间的电阻小于预设电阻，则确定所述第一待测走线与所述第二待测走线短路。

8.根据权利要求5所述的栅极驱动电路走线短路点的测定方法，其特征在于，确定所述判断短路点的位置包括：

根据所述第二待测走线第一端与所述第二待测走线第二端之间线路的等效电阻、所述第二待测走线第一端与短路点之间线路的等效电阻以及所述第二待测走线全长，确定所述短路点的位置。

9.根据权利要求8所述的栅极驱动电路走线短路点的测定方法，其特征在于，

根据b＝(R1-R2+R3)/2计算所述第二待测走线第一端与所述短路点之间线路的等效电阻b；

其中：R1＝a+d+b，R2＝a+d+c，R3＝c+b；a为所述第一待测走线第一端与所述短路点之间线路的等效电阻，c为所述第二待测走线第二端到所述短路点之间线路的等效电阻，d为短路点电阻，R1为所述第一检测端子与所述第三检测端子之间的电阻，R2为所述第一检测端子与所述第四检测端子之间的电阻，R3为所述第三检测端子与所述第四检测端子之间的电阻。

10.一种显示面板，其特征在于，包括如权利要求1-3任一项所述的栅极驱动电路。