[go: up one dir, main page]

CN107958909B - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN107958909B
CN107958909B CN201610900637.5A CN201610900637A CN107958909B CN 107958909 B CN107958909 B CN 107958909B CN 201610900637 A CN201610900637 A CN 201610900637A CN 107958909 B CN107958909 B CN 107958909B
Authority
CN
China
Prior art keywords
layer
gate
channel
forming
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610900637.5A
Other languages
English (en)
Other versions
CN107958909A (zh
Inventor
常荣耀
陈卓凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610900637.5A priority Critical patent/CN107958909B/zh
Priority to EP17196553.6A priority patent/EP3316316B1/en
Priority to US15/786,316 priority patent/US20180108667A1/en
Publication of CN107958909A publication Critical patent/CN107958909A/zh
Priority to US16/535,649 priority patent/US11276698B2/en
Application granted granted Critical
Publication of CN107958909B publication Critical patent/CN107958909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/689—Vertical floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/691—IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/693—Vertical IGFETs having charge trapping gate insulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种闪存器件及其制造方法，涉及半导体技术领域。该闪存器件包括：衬底；以及位于该衬底上的存储单元，该存储单元包括：在衬底之上的沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的绝缘物层和包绕在该绝缘物层表面上的电荷捕获层；沿着沟道结构的轴向排列的包绕沟道结构的多个栅极结构，其中相邻的栅极结构之间形成有空隙；在相邻的栅极结构之间用于支撑栅极结构的支撑结构；以及连接栅极结构的栅极接触件。本发明中，各个栅极结构之间形成有空隙，该空隙可以减小寄生电容，降低栅极结构之间的干扰，而且可以抑制由写入或擦除造成的对相近的存储单元的影响。

Description

闪存器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
目前，三维NAND闪存器件逐渐发展起来。例如，已经出现了基于TCAT(TerabitCell Array Transistor，太比特单元阵列晶体管)技术制造的三维NAND闪存器件。
随着技术的发展，在三维NAND闪存器件的制造过程中，氧化物-氮化物的对(以下简称为ON对)的数量快速增加。相应地，ON对的总厚度也越来越厚。但是该ON对的总厚度将会受到限制，主要是受到所形成的闪存器件在工作时产生的热量的限制。因此，目前有一种方式是减小每个ON对的厚度来增加ON对的数量。
但是，由于在上述三维NAND闪存器件的制造过程中，需要将每个ON对中的氮化物去除，然后换成金属栅极，因此相邻的金属栅极之间夹着氧化物，而相邻的金属栅极类似于电容的两个电极板，因而产生了寄生电容。随着ON对减薄，也即氧化物减薄，造成所产生的寄生电容对闪存器件性能的影响越来越大。
发明内容
本发明需要解决的一个技术问题是：减小寄生电容，降低栅极之间的干扰。
根据本发明的第一方面，提供了一种闪存器件，包括：
衬底；以及
位于所述衬底上的存储单元，所述存储单元包括：
在所述衬底之上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的绝缘物层和包绕在所述绝缘物层表面上的电荷捕获层；
沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中相邻的栅极结构之间形成有空隙；
在相邻的栅极结构之间用于支撑所述栅极结构的支撑结构；以及
连接所述栅极结构的栅极接触件。
在一个实施例中，所述支撑结构包括至少一个柱状支撑部，所述柱状支撑部包括柱状芯部和包裹在所述柱状芯部表面上的覆盖层。
在一个实施例中，所述柱状芯部的材料包括二氧化硅；所述覆盖层的材料包括未掺杂的多晶硅。
在一个实施例中，所述沟道结构还包括：包绕在所述电荷捕获层表面上的抗蚀刻层。
在一个实施例中，所述抗蚀刻层的材料为高温氧化物HTO，所述高温氧化物为在300℃至500℃的温度条件下形成的硅的氧化物。
在一个实施例中，所述沟道结构还包括：被所述沟道层包裹的沟道芯部。
在一个实施例中，所述存储单元包括多个所述沟道结构，所述多个沟道结构在所述栅极结构中交错排列。
在一个实施例中，所述栅极结构包括：栅极、在所述栅极表面上的功函数调节层、以及在所述功函数调节层表面上的高k电介质层，其中，所述高k电介质层的一部分介于所述栅极与所述沟道结构之间，所述高k电介质层的一部分介于所述栅极与所述柱状支撑部之间。
在一个实施例中，所述多个栅极结构呈台阶形状，所述栅极接触件在相应的栅极结构的台阶处与相应的栅极连接，所述柱状支撑部也位于所述栅极结构的台阶处并且与所述栅极接触件间隔开。
在一个实施例中，所述闪存器件包括相互分隔开的多个所述存储单元，其中相邻的所述存储单元之间形成有位于所述衬底上的沟槽金属填充层和将所述沟槽金属填充层与所述栅极结构隔离开的间隔物。
在一个实施例中，所述衬底包括：位于所述衬底中的掺杂区，其中所述沟槽金属填充层与所述掺杂区接触。
在一个实施例中，所述闪存器件还包括：位于所述多个栅极结构之上包绕所述支撑结构和所述多个栅极接触件的层间电介质层。
根据本发明的第一方面，提供了一种闪存器件的制造方法，包括：
提供衬底；
在所述衬底上形成交替层叠的多个第一牺牲层和多个第二牺牲层，所述第一牺牲层与所述第二牺牲层不同；
在所述多个第一牺牲层和多个第二牺牲层中形成支撑结构；
蚀刻所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的第一通孔；
在所述第一通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的绝缘物层和包绕在所述绝缘物层表面上的电荷捕获层；
去除所述多个第一牺牲层以形成多个第一空隙；
在所述多个第一空隙中形成多个栅极结构；
去除所述第二牺牲层以在相邻的栅极结构之间形成第二空隙；以及
形成连接所述栅极结构的栅极接触件。
在一个实施例中，所述支撑结构包括至少一个柱状支撑部，所述柱状支撑部包括柱状芯部和包裹在所述柱状芯部表面上的覆盖层。
在一个实施例中，所述第一牺牲层和所述第二牺牲层形成台阶形状；形成所述支撑结构的步骤包括：在所述第一牺牲层和所述第二牺牲层的台阶上形成第一电介质层；蚀刻所述第一电介质层、所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的开口；在所述开口中形成柱状支撑部；以及在所述第一电介质层上形成覆盖所述柱状支撑部的第二电介质层。
在一个实施例中，在所述开口中形成柱状支撑部的步骤包括：在所述开口的底部和侧壁上形成第一覆盖层；在所述第一覆盖层上形成填充所述开口的柱状芯部；通过回蚀刻工艺去除所述柱状芯部的一部分以形成凹陷；以及形成填充所述凹陷的第二覆盖层；其中，所述第一覆盖层和所述第二覆盖层一起作为包裹所述柱状芯部的覆盖层。
在一个实施例中，所述柱状芯部的材料包括二氧化硅；所述覆盖层的材料包括未掺杂的多晶硅。
在一个实施例中，所述第一牺牲层的材料包括氮化硅；所述第二牺牲层的材料包括二氧化硅。
在一个实施例中，所述沟道结构还包括：包绕在所述电荷捕获层表面上的抗蚀刻层。
在一个实施例中，所述抗蚀刻层的材料为高温氧化物HTO，所述高温氧化物为在300℃至500℃的温度条件下形成的硅的氧化物。
在一个实施例中，所述沟道结构还包括：被所述沟道层包裹的沟道芯部。
在一个实施例中，所述第一通孔包括多个第一通孔，在所述第一通孔中形成沟道结构的步骤中，在所述多个第一通孔中分别形成沟道结构，从而形成多个沟道结构，所述多个沟道结构在所述第一牺牲层和所述第二牺牲层中交错排列。
在一个实施例中，所述栅极结构包括：栅极、在所述栅极表面上的功函数调节层、以及在所述功函数调节层表面上的高k电介质层，其中，所述高k电介质层的一部分介于所述栅极与所述沟道结构之间，所述高k电介质层的一部分介于所述栅极与所述柱状支撑部之间。
在一个实施例中，所述多个栅极结构呈台阶形状，所述栅极接触件在相应的栅极结构的台阶处与相应的栅极连接，所述柱状支撑部也位于所述栅极结构的台阶处并且与所述栅极接触件间隔开。
在一个实施例中，在形成沟道结构之后，以及在去除所述多个第一牺牲层之前，所述方法还包括：蚀刻所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的沟槽；以及通过所述沟槽对所述衬底执行掺杂以形成掺杂区。
在一个实施例中，在所述多个第一空隙中形成多个栅极结构的步骤包括：在所述多个第一空隙和所述沟槽中形成栅极结构；以及去除所述沟槽中的栅极结构；
在去除所述沟槽中的栅极结构之后，以及在去除所述第二牺牲层之前，所述方法还包括：在所述沟槽的侧壁上形成间隔物；以及在形成间隔物之后，在所述沟槽中形成位于所述衬底上的沟槽金属填充层，其中所述沟槽金属填充层与所述掺杂区接触。
在一个实施例中，形成连接所述栅极结构的栅极接触件的步骤包括：在所述多个栅极结构之上形成包绕所述支撑结构的层间电介质层；蚀刻所述层间电介质层以形成露出所述栅极结构的第二通孔；以及在所述第二通孔中形成栅极接触件。
在本发明中，各个栅极结构之间形成有空隙，该空隙可以减小寄生电容，降低栅极结构之间的干扰，而且可以抑制由写入或擦除造成的对相近的存储单元的影响。
再者，本发明实施例的闪存器件中还包括支撑结构，该支撑结构可以防止由于空隙可能造成的栅极结构垮塌情况的发生，从而可以增强器件的机械强度。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
图2至图10、图11A至图11B、图12A至图12B、图13A至图13B、图14至图17、图18A至图18B、图19至图22、图23A至图23B、图24A至图24B、图25A至图25B、以及图26A至图26B分别是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
在步骤S101，提供衬底。
在步骤S102，在衬底上形成交替层叠的多个第一牺牲层和多个第二牺牲层，该第一牺牲层与该第二牺牲层不同。例如，第一牺牲层的材料可以包括氮化硅，第二牺牲层的材料可以包括二氧化硅。
在步骤S103，在多个第一牺牲层和多个第二牺牲层中形成支撑结构。在一个实施例中，该支撑结构可以包括至少一个柱状支撑部。该柱状支撑部可以包括柱状芯部和包裹在该柱状芯部表面上的覆盖层。该柱状芯部的材料例如可以包括二氧化硅。该覆盖层的材料例如可以包括多晶硅(例如未掺杂的多晶硅)。该覆盖层可以防止在后续去除第二牺牲层的过程中所采用的蚀刻工艺可能会造成去除柱状芯部的情况发生。
在步骤S104，蚀刻第一牺牲层和第二牺牲层以形成露出衬底的第一通孔。
在步骤S105，在第一通孔中形成沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的绝缘物层(该绝缘层用作隧穿绝缘物层)、包绕在该绝缘物层表面上的电荷捕获层。
例如，该沟道层的材料可以包括多晶硅，该绝缘物层的材料可以包括硅的氧化物，该电荷捕获层的材料可以包括氮化硅。当然上述沟道结构的各个层的材料仅是示例性的，本发明的范围并不仅限于此。
可选地，该沟道结构还可以包括：被沟道层包裹的沟道芯部。例如该沟道芯部的材料可以包括二氧化硅。
在步骤S106，去除该多个第一牺牲层以形成多个第一空隙。
在步骤S107，在多个第一空隙中形成多个栅极结构。例如，该栅极结构可以包括：栅极、在该栅极表面上的功函数调节层、以及在该功函数调节层表面上的高k电介质层。其中，该高k电介质层的一部分可以介于栅极与沟道结构之间，该高k电介质层的一部分可以介于栅极与柱状支撑部之间。
在步骤S108，去除第二牺牲层以在相邻的栅极结构之间形成第二空隙。例如采用蚀刻工艺去除第二牺牲层。
在步骤S109，形成连接栅极结构的栅极接触件。
在该实施例制造方法中，通过去除第二牺牲层从而在各个栅极结构之间形成第二空隙，该第二空隙可以减小寄生电容，降低栅极结构之间的干扰，而且可以抑制由写入或擦除造成的对相近的存储单元的影响。
例如，该第二空隙中可以有空气，由于空气的介电常数小于二氧化硅的介电常数，因此相比现有的三维NAND闪存器件，通过上述方法形成的闪存器件的寄生电容更小。
再者，在上述方法中还形成了支撑结构，该支撑结构可以防止由于产生的第二空隙可能会造成的栅极结构垮塌情况的发生，从而可以增强器件的机械强度。
在一个实施例中，沟道结构还可以包括：包绕在电荷捕获层表面上的抗蚀刻层。优选地，该抗蚀刻层的材料可以为HTO(High TemperatureOxide，高温氧化物)。例如，该高温氧化物可以为在300℃至500℃的温度条件下(例如在400℃的温度条件下)形成的硅的氧化物。该HTO材料的致密性比较好。相比TEOS，在去除第二牺牲层时所采用的蚀刻工艺(例如干法蚀刻(例如等离子体蚀刻)或湿法蚀刻)对HTO的蚀刻速率更慢，可以使得该HTO更好地保护其所包绕的电荷捕获层等不受蚀刻的影响。
图2至图10、图11A至图11B、图12A至图12B、图13A至图13B、图14至图17、图18A至图18B、图19至图22、图23A至图23B、图24A至图24B、图25A至图25B、以及图26A至图26B分别是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面示意图。下面结合这些附图来详细描述本发明的一个实施例的闪存器件的制造过程。
首先，如图2所示，提供衬底200。例如该衬底可以为硅衬底。
然后，如图2所示，在衬底200上形成交替层叠的多个第一牺牲层201和多个第二牺牲层202。需要说明的是，这里所说的“交替层叠”是指两个不同的牺牲层一个在另一个之上的层叠，例如如图2所示，在衬底200上沉积第一牺牲层201，然后在该第一牺牲层201上沉积第二牺牲层202，然后在该第二牺牲层202上再次沉积第一牺牲层201，以此类推。该第一牺牲层201与该第二牺牲层202不同。例如，该第一牺牲层201的材料可以是氮化硅，该第二牺牲层的材料可以是二氧化硅。
接下来，如图3所示，对第一牺牲层201和第二牺牲层202进行蚀刻使得所述第一牺牲层201和所述第二牺牲层202形成台阶形状。例如可以采用现有的蚀刻技术形成上述台阶形状。
需要说明的是，为了说明的方便，本发明的附图中所示结构的横截面图示出的可以仅是实际结构的一部分的横截面图，例如图3所示的台阶形状可以仅是部分结构的台阶形状，因此本发明的范围并不仅限于附图所示的结构。
接下来，在多个第一牺牲层201和多个第二牺牲层202中形成支撑结构。关于该形成支撑结构的过程可以结合图4至图10以及图11A和图11B来描述。
如图4所示，在第一牺牲层201和第二牺牲层202的台阶上形成第一电介质层203。例如该第一电介质层203的材料可以包括二氧化硅。
接下来，蚀刻该第一电介质层203、该第一牺牲层201和第二牺牲层202以形成露出衬底200的开口。例如，如图4所示，先在第一电介质层203上形成图案化的掩模层(例如光致抗蚀剂)205；然后，以该掩模层205作为掩模，蚀刻第一电介质层203、第一牺牲层201和第二牺牲层202以形成开口206，该开口206露出衬底200的部分上表面；然后去除该掩模层205，形成图5所示的结构。
接下来，在开口206中形成柱状支撑部。
例如，在开口中形成柱状支撑部的步骤可以包括：如图6所示，例如通过沉积工艺在开口206的底部和侧壁上形成第一覆盖层211。该第一覆盖层的材料例如可以为多晶硅。该多晶硅例如可以是未掺杂的纳米多晶硅。然后，如图6所示，在第一覆盖层211上形成填充开口206的柱状芯部212。该柱状芯部的材料可以是二氧化硅。
可选地，在开口中形成柱状支撑部的步骤还可以包括：如图7所示，通过回蚀刻工艺去除该柱状芯部212的一部分以形成凹陷(该凹陷可以称为第一凹陷)213。
可选地，在开口中形成柱状支撑部的步骤还可以包括：如图8所示，例如通过沉积工艺形成填充该凹陷213的第二覆盖层214。例如该第二覆盖层的材料与第一覆盖层的材料相同。其中，该第一覆盖层211和该第二覆盖层212一起作为包裹柱状芯部212的覆盖层。为了说明的方便，如图9所示，将该第一覆盖层211和该第二覆盖层214统一地画成覆盖层215。
可选地，在开口中形成柱状支撑部的步骤还可以包括：如图10所示，去除覆盖层215的位于第一电介质层203之上的部分，从而形成柱状支撑部210。
在形成柱状支撑部210之后，接下来，如图11A和图11B所示，在第一电介质层203上形成覆盖柱状支撑部210的第二电介质层303。可选地，然后对该第二电介质层303执行平坦化(例如CMP(Chemical Mechanical Planarization，化学机械平坦化))。例如第二电介质层的材料可以包括二氧化硅。这里，图11B示出了图11A所示的结构沿着线AA’截取的横截面示意图。为了说明的方便，这里将第一电介质层203和第二电介质层204统一地称为共同电介质层403，并且在图11B中将第一电介质层203和第二电介质层204统一地画成共同电介质层403。至此，在第一牺牲层201和第二牺牲层202中形成了支撑结构。虽然图11A中，支撑结构示例性地包括了三个柱状支撑部210，但是本领域技术人员应该理解，该柱状支撑部的数量可以根据需要来确定。
接下来，如图12A所示，蚀刻第一牺牲层201和第二牺牲层202以形成露出衬底200的第一通孔220。在前面形成共同电介质层403的情况下，本发明的一个实施例中还包括蚀刻共同电介质层403来形成第一通孔。
图12B示意性地示出了图12A所示的结构沿着线BB’截取的横截面示意图。在一个实施例中，如图12B所示，该第一通孔220可以包括多个第一通孔。在一个实施例中，如图12B所示，所述多个第一通孔220可以交错排列。例如图12A示出了图12B所示的结构沿着线CC’截取的横截面示意图，因此在图12A仅示出了两个第一通孔，而位于后面的两个第一通孔在图12A的截面图中未能示出。当然图12A和图12B均是示例性的，本发明的范围并不仅限于此。
接下来，如图13A和图13B所示，在第一通孔220中形成沟道结构230。可选地，该形成沟道结构的步骤可以包括：在第一通孔220的底部执行外延生长从而形成外延体221。然后在该外延体221上形成沟道结构。例如通过沉积工艺在第一通孔220的侧壁和底部(即外延体的上表面)上形成抗蚀刻层234。优选地，该抗蚀刻层的材料可以为HTO。接下来，例如通过沉积工艺在抗蚀刻层234上形成电荷捕获层233。接下来，例如通过沉积工艺在电荷捕获层233上形成绝缘物层232。可选地，然后通过例如蚀刻工艺去除处在外延体221上表面上的绝缘物层232、电荷捕获层233和抗蚀刻层234的部分以及外延体221的一部分，该外延体形成凹陷。然后例如通过沉积工艺在绝缘物层232的侧面上和外延体上形成沟道层231，如图13A所示。可选地，在沟道层231上形成填充第一通孔的沟道芯部235，从而形成沟道结构230。
在一个实施例中，如图13B所示，在所述多个第一通孔中分别形成沟道结构，从而形成多个沟道结构。该多个沟道结构在第一牺牲层和第二牺牲层中可以交错排列，如图13B所示。
可选地，该形成沟道结构的步骤还可以包括：如图14所示，回蚀刻沟道芯部235以形成凹陷(该凹陷可以称为第二凹陷)236。
可选地，该形成沟道结构的步骤还可以包括：如图15所示，在图14所示的结构上再次沉积沟道层231以填充凹陷236，从而在沟道芯部235的顶部上也形成沟道层。
可选地，该形成沟道结构的步骤还可以包括：如图16所示，去除沟道层231的位于共同电介质层403上的部分，从而形成图16所示的沟道结构230。优选地，该沟道结构230中，在沟道芯部235的顶部上也形成有沟道层，这样有利于形成连接沟道层的沟道接触件。
可选地，如图17所示，在共同电介质层403(例如在共同电介质层403的第二电介质层303)上沉积第三电介质层503以覆盖沟道结构230。
接下来，如图18A和图18B所示，在形成沟道结构之后，蚀刻第一牺牲层201和第二牺牲层202以形成露出衬底的沟槽240。这里，图18B是示意性地示出图18A所示的结构沿着EE’截取的横截面图。在前面形成共同电介质层403(其包括第一电介质层203和第二电介质层303)和第三电介质层503的情况下，这里还包括蚀刻该共同电介质层403和该第三电介质层503来形成上述沟槽240。然后，如图18A所示，通过沟槽240对衬底200执行掺杂以形成掺杂区(该掺杂区可以用作源极或漏极)241。例如可以通过离子注入执行该掺杂。该掺杂区例如可以为N型掺杂区。
接下来，如图19所示，去除多个第一牺牲层201以形成多个第一空隙251。
接下来，如图20所示，在多个第一空隙251中形成多个栅极结构260。该栅极结构260可以包括：栅极261、在该栅极261表面上的功函数调节层262、以及在该功函数调节层262表面上的高k电介质层263。该栅极的材料例如可以包括诸如钨的金属。该功函数调节层的材料例如可以包括氮化钛(TiN)等。该高k电介质层的材料例如可以包括二氧化铪(HfO2)等。
在一个实施例中，在多个第一空隙中形成多个栅极结构的步骤可以包括：如图20所示，在多个第一空隙251和沟槽240中形成栅极结构260。可选地，该形成栅极结构的步骤还可以包括：如图21所示，去除沟槽240中的栅极结构。
接下来，如图22所示，在去除沟槽240中的栅极结构之后，在沟槽240的侧壁上形成间隔物271；以及在形成间隔物271之后，在该沟槽240中形成位于衬底200上的沟槽金属填充层272。其中该沟槽金属填充层272与掺杂区241接触。在该实施例中，间隔物可以将沟槽金属填充层和栅极结构隔离开。例如，该间隔物可以包括其致密性高于第二牺牲层的致密性的硅的氧化物。
接下来，如图23A和图23B所示，(例如通过干法蚀刻或湿法蚀刻工艺)去除第二牺牲层202以在相邻的栅极结构之间形成第二空隙252。该去除步骤中所采用的蚀刻工艺对HTO的去除速率比较慢，可以使得HTO能够更好地保护其所包绕的电荷捕获层等不受蚀刻的影响。
这里，图23B是示意性地示出图23A所示的结构沿着线FF’截取的横截面示意图。如图23B所示，所述多个栅极结构呈台阶形状。在该去除第二牺牲层202的步骤中，还去除了共同电介质层403(其包括第一电介质层203和第二电介质层303)和第三电介质层503。由于在前面的步骤中形成了支撑结构(包括多个柱状支撑部210)，因此不会发生栅极结构垮塌的情况。
在一些实施例中，间隔物271的致密性要高于第二牺牲层202、共同电介质层403和第三电介质层503的致密性，因此通过控制蚀刻工艺可以在去除第二牺牲层等的情况下不去除间隔物271。
接下来，形成连接栅极结构的栅极接触件。下面结合图24A、图24B、图25A、图25B、图26A以及图26B描述形成栅极接触件的过程。
在一个实施例中，形成栅极接触件的步骤可以包括：如图24A和图24B所示，在多个栅极结构260之上形成包绕支撑结构210的层间电介质层603。例如该层间电介质层的材料可以包括二氧化硅。这里，图24B是示意性地示出了图24A所示的结构沿着线GG’截取的横截面示意图。
接下来，该形成栅极接触件的步骤还可以包括：如图25B所示，蚀刻层间电介质层603以形成露出栅极结构的第二通孔281。例如该第二通孔露出栅极261。在一个实施例中，如图25A所示，蚀刻步骤还可以分别形成露出沟道层的第三通孔282和露出沟槽金属填充层的第四通孔283。这里，图25B是示出了图25A所示的结构沿着线HH’截取的横截面示意图。
需要说明的是，图25B和图24B是沿着不同线的位置截取的不同的界面，因此在图25B中并没有示出柱状支撑部210，使得第二通孔281并没有与柱状支撑部210在同一个截面中示出，但是这仅是示例性的。在另一些实施例中，也可以在图24B所示的结构中形成连接到栅极结构台阶的第二通孔(该第二通孔和柱状支撑部将均在图24B所示的截面示出)，由于栅极结构的台阶的宽度比较大(例如该台阶的宽度大约500nm)，因此可以不造成第二通孔与柱状支撑部紧邻的情况。
接下来，该形成栅极接触件的步骤还可以包括：如图26B所示，在第二通孔281中形成栅极接触件291。该栅极接触件的材料例如可以包括诸如铜或钨等金属。在一个实施例中，如图26B所示，所述多个栅极结构呈台阶形状，栅极接触件291在相应的栅极结构的台阶处与相应的栅极连接。在一个实施例中，柱状支撑部也位于栅极结构的台阶处并且与栅极接触件间隔开。需要说明的是，图26B是示出了图26A所示的结构沿着线II’截取的横截面示意图。
在一个实施例中，如图26A所示，在形成该栅极接触件的过程中，还可以在第三通孔282中形成沟道接触件292，以及在第四通孔283中形成沟槽填充层接触件293。例如，该沟道接触件292和该沟槽填充层接触件293的材料例如可以分别包括金属(例如铜或钨等)。
至此，提供了根据本发明一个实施例的闪存器件的制造方法。
本发明还提供了一种闪存器件。可以参考图24B、图26A和图26B的横截面图来描述该闪存器件。这里图24B和图26B分别示出了图26A的不同截面位置截取的横截面图示意图，这可以在前面的制造方法的描述中可以获知。
例如如图26A所示，该闪存器件可以包括：衬底200和位于该衬底200上的存储单元。例如图26A中示例性地示出了两个存储单元，分别为第一存储单元310和第二存储单元320。当然存储单元的数量可以根据需要来确定。由于两个存储单元的结构相似，下面以第一存储单元310为例进行介绍。
如图26A所示，该存储单元(例如第一存储单元310)可以包括：在衬底200之上的沟道结构230。例如该沟道结构230从内到外依次可以包括：沟道层231、包绕在该沟道层231表面上的绝缘物层232和包绕在该绝缘物层232表面上的电荷捕获层233。在一个实施例中，该沟道结构230还可以包括：包绕在该电荷捕获层233表面上的抗蚀刻层234。例如该抗蚀刻层的材料可以为HTO。例如该HTO可以为在300℃至500℃的温度条件下(例如在400℃的温度条件下)形成的硅的氧化物。在一个实施例中，该沟道结构还可以包括：被沟道层231包裹的沟道芯部235。例如该沟道芯部的材料可以包括二氧化硅。在一个实施例中，存储单元可以包括多个沟道结构，该多个沟道结构在栅极结构(下面将介绍)260中交错排列，如前面在介绍制造方法时所描述的那样。
在一个实施例中，绝缘物层232和电荷捕获层233可以全部地包绕着沟道层。在另一个实施例中，绝缘物层232和电荷捕获层233可以部分地包绕着沟道层。
如图26A所示，该存储单元(例如第一存储单元310)还可以包括：沿着该沟道结构230的轴向排列的包绕沟道结构230的多个栅极结构260。其中相邻的栅极结构260之间形成有空隙(即前面所述的第二空隙)252。这里需要说明的是，沟道结构230的轴向指的是沟道结构的延伸方向，也即在通电后沟道层中的电流流动的方向，例如在一些实施例中，如图26A所示，沟道结构230的轴向垂直于衬底200的上表面。在一个实施例中，该栅极结构260可以包括：栅极261、在该栅极261表面上的功函数调节层262、以及在该功函数调节层262表面上的高k电介质层263。其中，该高k电介质层263的一部分介于栅极261与沟道结构230之间，该高k电介质层263的一部分介于栅极261与柱状支撑部(下面将介绍)210之间(如图24B所示)。关于栅极结构的数量可以根据需要确定，例如可以是32至128的任意数量均可，当然这仅是示例性的，本发明的范围并不仅限于此。
如图24B所示，该存储单元(例如第一存储单元310)还可以包括：在相邻的栅极结构260之间用于支撑栅极结构的支撑结构。例如，该支撑结构可以包括至少一个柱状支撑部210。该柱状支撑部210可以包括柱状芯部212和包裹在该柱状芯部212表面上的覆盖层215。例如该柱状芯部212的材料可以包括二氧化硅，该覆盖层215的材料可以包括未掺杂的多晶硅。在一些实施例中，支撑结构可以设置在存储单元的整个架构之中或者设置在整个架构的边缘位置上。
如图26B所示，该存储单元(例如第一存储单元310)还可以包括：连接栅极结构260的栅极接触件291。例如该栅极接触件连接至栅极结构260的栅极261。在一个实施例中，如图26B所示，所述多个栅极结构呈台阶形状，该栅极接触件291在相应的栅极结构的台阶处与相应的栅极连接。柱状支撑部210也位于栅极结构260的台阶处(如图24B所示)并且与栅极接触件291间隔开。
在一个实施例中，如图26A所示，存储单元(例如第一存储单元310)还可以包括：与沟道层231连接的沟道接触件292。
在一个实施例中，如图26A所示，闪存器件可以包括相互分隔开的多个存储单元。其中相邻的存储单元之间形成有位于衬底上的沟槽金属填充层272和将沟槽金属填充层272与栅极结构260隔离开的间隔物271。
在一个实施例中，如图26A所示，衬底200可以包括：位于衬底中的掺杂区241，其中沟槽金属填充层272与该掺杂区241接触。
在一个实施例中，如图26A所示，闪存器件还可以包括：与沟槽金属填充层272连接的沟槽填充层接触件293。
在一个实施例中，如图24B和图26B所示，闪存器件还可以包括：位于所述多个栅极结构260之上包绕支撑结构和多个栅极接触件291的层间电介质层603。如图26A所示，该层间电介质层603还可以包绕沟道接触件292和沟槽填充层接触件293。
在一个实施例中，闪存器件还可以包括：位于衬底200上的外延体221，其中沟槽结构230位于该外延体221上。
关于该闪存器件的工作原理与现有的三维NAND闪存器件的工作原理类似。下面简单说明本发明实施例的闪存器件的工作原理：例如在需要存储数据时，可以将沟槽填充层接触件连接正电压且沟道接触件接地，或者将沟槽填充层接触件接地且沟道接触件连接正电压，使得相应的沟道结构的沟道层中有电流流过，这时如果对包绕该沟道结构的某个栅极结构施加栅极电压，可以使得电流中的载流子(例如电子)隧穿通过对应于该栅极结构的绝缘物层而进入电荷捕获层，从而实现存储数据。
在本发明实施例的闪存器件中，各个栅极结构之间形成有空隙，该空隙可以减小寄生电容，降低栅极结构之间的干扰，而且可以抑制由写入或擦除造成的对相近的存储单元的影响。
例如，该空隙中可以有空气，由于空气的介电常数小于二氧化硅的介电常数，因此相比现有的三维NAND闪存器件，本发明实施例的闪存器件的寄生电容更小。
再者，本发明实施例的闪存器件中还包括支撑结构，该支撑结构可以防止由于空隙可能造成的栅极结构垮塌情况的发生，从而可以增强器件的机械强度。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (25)

1.一种闪存器件，其特征在于，包括：
衬底；以及
位于所述衬底上的存储单元，所述存储单元包括：
在所述衬底之上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的绝缘物层和包绕在所述绝缘物层表面上的电荷捕获层；
沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中相邻的栅极结构之间形成有空隙，其中，所述沟道结构的轴向为所述沟道结构的延伸方向；
在相邻的栅极结构之间用于支撑所述栅极结构的支撑结构，其中，所述支撑结构包括至少一个柱状支撑部，所述柱状支撑部包括柱状芯部和包裹在所述柱状芯部表面上的覆盖层；以及
连接所述栅极结构的栅极接触件。
2.根据权利要求1所述闪存器件，其特征在于，
所述柱状芯部的材料包括二氧化硅；
所述覆盖层的材料包括未掺杂的多晶硅。
3.根据权利要求1所述闪存器件，其特征在于，
所述沟道结构还包括：包绕在所述电荷捕获层表面上的抗蚀刻层。
4.根据权利要求3所述闪存器件，其特征在于，
所述抗蚀刻层的材料为高温氧化物HTO，所述高温氧化物为在300℃至500℃的温度条件下形成的硅的氧化物。
5.根据权利要求1所述闪存器件，其特征在于，
所述沟道结构还包括：被所述沟道层包裹的沟道芯部。
6.根据权利要求1所述闪存器件，其特征在于，
所述存储单元包括多个所述沟道结构，所述多个沟道结构在所述栅极结构中交错排列。
7.根据权利要求1所述闪存器件，其特征在于，
所述栅极结构包括：栅极、在所述栅极表面上的功函数调节层、以及在所述功函数调节层表面上的高k电介质层，
其中，所述高k电介质层的一部分介于所述栅极与所述沟道结构之间，所述高k电介质层的一部分介于所述栅极与所述柱状支撑部之间。
8.根据权利要求7所述闪存器件，其特征在于，
所述多个栅极结构呈台阶形状，所述栅极接触件在相应的栅极结构的台阶处与相应的栅极连接，所述柱状支撑部也位于所述栅极结构的台阶处并且与所述栅极接触件间隔开。
9.根据权利要求1所述闪存器件，其特征在于，
所述闪存器件包括相互分隔开的多个所述存储单元，其中相邻的所述存储单元之间形成有位于所述衬底上的沟槽金属填充层和将所述沟槽金属填充层与所述栅极结构隔离开的间隔物。
10.根据权利要求9所述闪存器件，其特征在于，
所述衬底包括：位于所述衬底中的掺杂区，其中所述沟槽金属填充层与所述掺杂区接触。
11.根据权利要求1所述闪存器件，其特征在于，还包括：
位于所述多个栅极结构之上包绕所述支撑结构和所述多个栅极接触件的层间电介质层。
12.一种闪存器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成交替层叠的多个第一牺牲层和多个第二牺牲层，所述第一牺牲层与所述第二牺牲层不同；
在所述多个第一牺牲层和多个第二牺牲层中形成支撑结构，其中，所述支撑结构包括至少一个柱状支撑部，所述柱状支撑部包括柱状芯部和包裹在所述柱状芯部表面上的覆盖层；
蚀刻所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的第一通孔；
在所述第一通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的绝缘物层和包绕在所述绝缘物层表面上的电荷捕获层；
去除所述多个第一牺牲层以形成多个第一空隙；
在所述多个第一空隙中形成多个栅极结构；
去除所述第二牺牲层以在相邻的栅极结构之间形成第二空隙；以及
形成连接所述栅极结构的栅极接触件。
13.根据权利要求12所述的方法，其特征在于，
所述第一牺牲层和所述第二牺牲层形成台阶形状；
形成所述支撑结构的步骤包括：
在所述第一牺牲层和所述第二牺牲层的台阶上形成第一电介质层；
蚀刻所述第一电介质层、所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的开口；
在所述开口中形成柱状支撑部；以及
在所述第一电介质层上形成覆盖所述柱状支撑部的第二电介质层。
14.根据权利要求13所述的方法，其特征在于，在所述开口中形成柱状支撑部的步骤包括：
在所述开口的底部和侧壁上形成第一覆盖层；
在所述第一覆盖层上形成填充所述开口的柱状芯部；
通过回蚀刻工艺去除所述柱状芯部的一部分以形成凹陷；以及
形成填充所述凹陷的第二覆盖层；
其中，所述第一覆盖层和所述第二覆盖层一起作为包裹所述柱状芯部的覆盖层。
15.根据权利要求12所述的方法，其特征在于，
所述柱状芯部的材料包括二氧化硅；
所述覆盖层的材料包括未掺杂的多晶硅。
16.根据权利要求12所述的方法，其特征在于，
所述第一牺牲层的材料包括氮化硅；
所述第二牺牲层的材料包括二氧化硅。
17.根据权利要求12所述的方法，其特征在于，
所述沟道结构还包括：包绕在所述电荷捕获层表面上的抗蚀刻层。
18.根据权利要求17所述的方法，其特征在于，
所述抗蚀刻层的材料为高温氧化物HTO，所述高温氧化物为在300℃至500℃的温度条件下形成的硅的氧化物。
19.根据权利要求12所述的方法，其特征在于，
所述沟道结构还包括：被所述沟道层包裹的沟道芯部。
20.根据权利要求12所述的方法，其特征在于，
所述第一通孔包括多个第一通孔，
在所述第一通孔中形成沟道结构的步骤中，在所述多个第一通孔中分别形成沟道结构，从而形成多个沟道结构，所述多个沟道结构在所述第一牺牲层和所述第二牺牲层中交错排列。
21.根据权利要求12所述的方法，其特征在于，
所述栅极结构包括：栅极、在所述栅极表面上的功函数调节层、以及在所述功函数调节层表面上的高k电介质层，
其中，所述高k电介质层的一部分介于所述栅极与所述沟道结构之间，所述高k电介质层的一部分介于所述栅极与所述柱状支撑部之间。
22.根据权利要求21所述的方法，其特征在于，
所述多个栅极结构呈台阶形状，所述栅极接触件在相应的栅极结构的台阶处与相应的栅极连接，所述柱状支撑部也位于所述栅极结构的台阶处并且与所述栅极接触件间隔开。
23.根据权利要求12所述的方法，其特征在于，
在形成沟道结构之后，以及在去除所述多个第一牺牲层之前，所述方法还包括：
蚀刻所述第一牺牲层和所述第二牺牲层以形成露出所述衬底的沟槽；以及
通过所述沟槽对所述衬底执行掺杂以形成掺杂区。
24.根据权利要求23所述的方法，其特征在于，
在所述多个第一空隙中形成多个栅极结构的步骤包括：在所述多个第一空隙和所述沟槽中形成栅极结构；以及去除所述沟槽中的栅极结构；
在去除所述沟槽中的栅极结构之后，以及在去除所述第二牺牲层之前，所述方法还包括：
在所述沟槽的侧壁上形成间隔物；以及
在形成间隔物之后，在所述沟槽中形成位于所述衬底上的沟槽金属填充层，其中所述沟槽金属填充层与所述掺杂区接触。
25.根据权利要求12所述的方法，其特征在于，
形成连接所述栅极结构的栅极接触件的步骤包括：
在所述多个栅极结构之上形成包绕所述支撑结构的层间电介质层；
蚀刻所述层间电介质层以形成露出所述栅极结构的第二通孔；以及
在所述第二通孔中形成栅极接触件。
CN201610900637.5A 2016-10-17 2016-10-17 闪存器件及其制造方法 Active CN107958909B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610900637.5A CN107958909B (zh) 2016-10-17 2016-10-17 闪存器件及其制造方法
EP17196553.6A EP3316316B1 (en) 2016-10-17 2017-10-16 A flash memory device and manufacture thereof
US15/786,316 US20180108667A1 (en) 2016-10-17 2017-10-17 Flash memory device and manufacture thereof
US16/535,649 US11276698B2 (en) 2016-10-17 2019-08-08 Flash memory device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610900637.5A CN107958909B (zh) 2016-10-17 2016-10-17 闪存器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107958909A CN107958909A (zh) 2018-04-24
CN107958909B true CN107958909B (zh) 2020-09-22

Family

ID=60161946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610900637.5A Active CN107958909B (zh) 2016-10-17 2016-10-17 闪存器件及其制造方法

Country Status (3)

Country Link
US (2) US20180108667A1 (zh)
EP (1) EP3316316B1 (zh)
CN (1) CN107958909B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614849B1 (ko) * 2018-05-21 2023-12-18 삼성전자주식회사 지지대를 갖는 3d 반도체 소자 및 그 형성 방법
JP2020017572A (ja) * 2018-07-23 2020-01-30 キオクシア株式会社 半導体メモリ及び半導体メモリの製造方法
KR102608912B1 (ko) * 2018-12-27 2023-12-04 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
CN110211965B (zh) * 2019-06-17 2020-06-23 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110622309A (zh) 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
CN110622310B (zh) 2019-08-13 2021-05-25 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
JP7286794B2 (ja) * 2019-08-13 2023-06-05 長江存儲科技有限責任公司 ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
US11101287B2 (en) * 2019-11-25 2021-08-24 Macronix International Co., Ltd. Three dimensional memory device
KR20210093558A (ko) * 2020-01-20 2021-07-28 삼성전자주식회사 메모리 장치 및 그 제조 방법
US11476266B2 (en) * 2020-02-24 2022-10-18 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
KR102880599B1 (ko) 2020-10-13 2025-11-04 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
JP2022147716A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
US12432960B2 (en) 2021-12-07 2025-09-30 International Business Machines Corporation Wraparound contact with reduced distance to channel
TWI873529B (zh) * 2023-02-06 2025-02-21 旺宏電子股份有限公司 用於三維記憶體的半導體結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992231A (zh) * 2005-12-28 2007-07-04 海力士半导体有限公司 制造闪存器件的方法
CN104520992A (zh) * 2012-08-15 2015-04-15 桑迪士克科技股份有限公司 制造具有蚀刻停止的三维存储器阵列的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003833A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101778287B1 (ko) * 2010-08-30 2017-09-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP2014179465A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR102175763B1 (ko) * 2014-04-09 2020-11-09 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102239602B1 (ko) * 2014-08-12 2021-04-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016062950A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
US9449980B2 (en) * 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
US9728499B2 (en) * 2014-11-26 2017-08-08 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
US9524980B2 (en) * 2015-03-03 2016-12-20 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US9870945B2 (en) * 2015-03-10 2018-01-16 Sandisk Technologies Llc Crystalline layer stack for forming conductive layers in a three-dimensional memory structure
US9646981B2 (en) * 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
CN105261617B (zh) * 2015-10-28 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
US9646989B1 (en) * 2015-11-18 2017-05-09 Kabushiki Kaisha Toshiba Three-dimensional memory device
KR102530757B1 (ko) * 2016-01-18 2023-05-11 삼성전자주식회사 메모리 장치
JP6495838B2 (ja) * 2016-01-27 2019-04-03 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US9865616B2 (en) * 2016-02-09 2018-01-09 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9831180B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992231A (zh) * 2005-12-28 2007-07-04 海力士半导体有限公司 制造闪存器件的方法
CN104520992A (zh) * 2012-08-15 2015-04-15 桑迪士克科技股份有限公司 制造具有蚀刻停止的三维存储器阵列的方法

Also Published As

Publication number Publication date
US11276698B2 (en) 2022-03-15
EP3316316B1 (en) 2021-09-15
US20190363097A1 (en) 2019-11-28
US20180108667A1 (en) 2018-04-19
CN107958909A (zh) 2018-04-24
EP3316316A1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
CN107958909B (zh) 闪存器件及其制造方法
KR102612259B1 (ko) 수직 워드 라인들 및 개별 채널들을 포함하는 3차원 nor 어레이 및 그의 제조 방법들
KR102505229B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR102344881B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8482045B2 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
CN103489831B (zh) 具有多层式存储节点的半导体器件及其制造方法
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US9196618B2 (en) Semiconductor device and method of manufacturing the same
US9048293B2 (en) Semiconductor device and method for manufacturing the same
CN113437079A (zh) 存储器器件及其制造方法
JP2012151187A (ja) 半導体記憶装置の製造方法
CN104183599B (zh) 存储器阵列结构
WO2018059110A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
CN106992182B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
US8637919B2 (en) Nonvolatile memory device
TWI738489B (zh) 記憶裝置
KR20210040708A (ko) 집적회로 장치 및 그 제조 방법
JP7611398B2 (ja) 半導体構造及びその形成方法、レイアウト構造
US20160300849A1 (en) Semiconductor device and method of fabricating the same
TW201608674A (zh) 動態隨機存取記憶體及其製造方法
WO2014192735A1 (ja) 半導体装置
CN103456787A (zh) 晶体管元件及其制造方法
JP2012038978A (ja) 半導体装置、及び半導体装置の製造方法
CN110246841A (zh) 半导体元件及其制作方法
CN108831890B (zh) 三维存储器的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant