CN107689239A

CN107689239A - 非易失性存储器

Info

Publication number: CN107689239A
Application number: CN201710158433.3A
Authority: CN
Inventors: 井口智明; 下村尚治; 鸿井克彦; 上口裕三; 白鸟聪志; 池上隆; 池上一隆; 与田博明
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2016-08-05
Filing date: 2017-03-17
Publication date: 2018-02-13
Anticipated expiration: 2037-03-17
Also published as: US10026465B2; US10410707B2; JP6271654B1; US20180301179A1; US20180040359A1; TW201805943A; TWI622047B; JP2018022544A; CN107689239B

Abstract

实施方式涉及一种非易失性存储器。降低磁存储器的写入错误率。实施方式的非易失性存储器具备：导线(11)，具有第1部分(E₁)、第2部分(E₂)、以及它们之间的第3部分(E₃)；存储元件(MTJ)，具备第1磁性层(FL)、第2磁性层(RL)、以及它们之间的非磁性层(TN)，第1磁性层(FL)连接于第3部分(E₃)；以及电路，使写入电流流经所述第1部分和第2部分(E₁、E₂)之间，对第2磁性层(RL)施加第1电位，在使第2磁性层(RL)从第1电位改变为第2电位之后，切断流过第1部分和第2部分(E₁、E₂)之间的写入电流。

Description

非易失性存储器

本申请以日本专利申请2016-155105(申请日：2016年8月5日)为基础，根据该申请享受优先权的利益。本申请通过参考该申请而包含该申请的所有内容。

技术领域

实施方式涉及非易失性存储器。

背景技术

当前，各种系统中使用的工作存储器以SRAM(static random access memory：静态随机存取存储器)、DRAM(dynamic random access memory：动态随机存取存储器)等易失性存储器为主流。然而，这些存储器具有功耗大这样的问题。

因此，研究了将各种系统中使用的工作存储器、进而储存存储器(storagememory)替换为高速且低功耗的磁存储器的尝试。然而，为了将磁存储器应用到各种系统，需要降低写入错误率。

发明内容

实施方式提出降低非易失性存储器的写入错误率的技术。

根据实施方式，非易失性存储器具备：导线，具有第1部分、第2部分、以及第1部分和第2部分之间的第3部分；存储元件，具备第1磁性层、第2磁性层、以及第1磁性层和第2磁性层之间的非磁性层，所述第1磁性层连接于所述第3部分；以及电路，使写入电流流经所述第1部分和第2部分之间，对所述第2磁性层施加第1电位，在使所述第2磁性层从所述第1电位变为所述第2电位之后，切断流经所述第1部分和第2部分之间的所述写入电流。

根据所述结构的非易失性存储器，能够降低磁存储器的写入错误率。

附图说明

图1是示出第1实施例的磁存储器的图。

图2是表示V_assist与I_write的关系的图。

图3是表示V_assist与I_write的关系的图。

图4是表示V_assist与I_write的关系的图。

图5是表示在第1特性中写入动作(0-写入)的开始的图。

图6是表示在第1特性中写入动作(0-写入)的结束的图。

图7是表示在第1特性中写入动作(1-写入)的开始的图。

图8是表示在第1特性中写入动作(1-写入)的结束的图。

图9是表示在第1特性中读取动作的图。

图10是表示在第2特性中写入动作(0-写入)的开始的图。

图11是表示在第2特性中写入动作(0-写入)的结束的图。

图12是表示在第2特性中写入动作(1-写入)的开始的图。

图13是表示在第2特性中写入动作(1-写入)的结束的图。

图14是表示在第2特性中读取动作的图。

图15是示出第2实施例的磁存储器的图。

图16是示出的图。

图17是表示元件单元(cell unit)的器件结构的例子的图。

图18是表示元件单元的器件结构的例子的图。

图19是表示元件单元的器件结构的例子的图。

图20是表示存储器元件(memory cell)的器件结构的例子的图。

图21是表示存储器元件的器件结构的例子的图。

图22是表示存储器元件的器件结构的例子的图。

图23是表示读取/写入电路的例子的图。

图24是表示写入动作(第1次)的例子的图。

图25是表示写入动作(第2次)的例子的图。

图26是表示写入动作中的主要信号的变化的波形图。

图27是表示第4实施例的磁存储器的特性的图。

图28是表示写入动作(第1次)的开始的图。

图29是表示写入动作(第1次)的结束的图。

图30是表示选择位的写入动作(第2次)的开始的图。

图31是表示选择位的写入动作(第2次)的结束的图。

图32是表示非选择位的写入动作(第2次)的开始的图。

图33是表示非选择位的写入动作(第2次)的结束的图。

图34是表示第5实施例的磁存储器的特性的图。

图35是表示写入动作(第1次)的开始的图。

图36是表示写入动作(第1次)的结束的图。

图37是表示选择位的写入动作(第2次)的开始的图。

图38是表示选择位的写入动作(第2次)的结束的图。

图39是表示非选择位的写入动作(第2次)的开始的图。

图40是表示非选择位的写入动作(第2次)的结束的图。

图41是用于说明使写入错误率降低的例子的信号波形图。

附图标记说明

11：导线；12：第1电路；13：第2电路；14：选择器；15：控制器。

具体实施方式

以下，参照附图说明实施例。

(第1实施例)

图1示出第1实施例的磁存储器。

该磁存储器是所谓SOT(Spin-Orbit Torque：自旋-轨道转矩)型磁存储器。

导线11具有第1部分E₁、第2部分E₂、以及它们之间的第3部分E₃。例如第1以及第2部分E₁、E₂与导线11延伸的方向上的导线11的两个端部相对应，第3部分E₃与导线11的中央部相对应。

存储元件MTJ是具有第1端子以及第2端子的2端子元件。

例如存储元件MTJ是磁阻效应元件。这种情况下，存储元件MTJ具备：具有可变的磁化方向的第1磁性层(第1端子)FL、具有不变的磁化方向的第2磁性层(第2端子)RL、以及第1和第2磁性层FL、RL间的非磁性层(隧道势垒层)TN，第1磁性层FL连接于第3部分E₃。

第1电路12能够在第1以及第2部分E₁、E₂间产生相互反向的第1电流I_{w_ap}以及第2电流I_{w_p}中的一个。

例如第1电路12具备：根据写入数据(0或者1)能够在第1以及第2部分E₁、E₂间产生第1电流I_{w_ap}以及第2电流I_{w_p}中的一个的驱动器/接收器(driver/sinker)D/S_A、D/S_B、以及传输门TG。

这种情况下，当写入数据为1时，例如驱动器/接收器D/S_A输出V_{dd_W1}(正电位)、驱动器/接收器D/S_B输出接地电位V_ss。当控制信号为有效(1)时，传输门TG变为导通(ON)，产生写入脉冲WP_A。因而，第1电流I_write(＝I_{w_ap})从第1部分E₁向第2部分E₂流动。

另外，当写入数据为0时，例如驱动器/接收器D/S_B输出V_{dd_W1}(正电位)、驱动器/接收器D/S_A输出接地电位V_ss。当控制信号成为有效(1)时，传输门TG变为导通，产生写入脉冲WP_B。因而，第2电流I_write(＝I_{w_p})从第2部分E₂向第1部分E₁流动。

第2电路13能够在写入动作中将互不相同的第1电位V₁以及第2电位V₂中的一个施加到存储元件MTJ的第2磁性层(第2端子)RL。另外，第2电路13能够在读取动作中将读取电位V_read施加到存储元件MTJ的第2磁性层(第2端子)RL。

例如第2电路13具备根据控制信号来输出第1电位V₁、第2电位V₂、以及读取电位V_read中的一个的选择器14、例如多路复用器MUX。从选择器14输出的电位施加到存储元件MTJ的第2磁性层(第2端子)RL。

这种情况下，在写入动作中，控制信号为有效(01)或者非有效(00)。当控制信号为有效(01)时，例如选择器14选择第1电位V₁。第1电位V₁是例如负电位。第1电位V₁与在第1以及第2部分E₁、E₂间流过第1或者第2电流I_write(I_{w_ap}或者I_{w_p})时的第3部分E₃的电位不同。

即，第1电位V₁是用于当在第1以及第2部分E₁、E₂间流过第1或者第2电流I_write(I_{w_ap}或者I_{w_p})时(进行写入动作时)使得在存储元件MTJ的第2磁性层RL与导线11的第3部分E₃之间产生辅助第1磁性层FL的磁化反转的电压的辅助电位V_assist。

另外，当控制信号为非有效(00)时，例如选择器14选择第2电位V₂。第2电位V₂是例如接地电位V_ss。第2电位V₂是待机时、即没有进行写入动作以及读取动作时的电位。

另外，在读取动作中，控制信号成为有效(10)或者非有效(00)。当控制信号为有效(10)时，例如选择器14选择读取电位V_read。读取电位V_read是例如正电位。

控制器15控制读取动作以及写入动作。

例如在写入动作中，控制器15将控制信号设为有效(01)/非有效(00)，将第1电位V₁或者第2电位V₂施加到存储元件MTJ的第2磁性层RL。另外，控制器15将控制信号设为有效/非有效，使得在第1以及第2部分E₁、E₂间产生第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

这种情况下，控制器15按以下的顺序控制存储元件MTJ的第2磁性层RL的电位、以及第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

首先，控制器15通过使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过、且将第1电位V₁施加到存储元件MTJ的第2磁性层(第2端子)RL，从而将例如第1数据(1)或者第2数据(0)写入到存储元件MTJ。

例如在使第1电流I_{w_ap}在第1以及第2部分E₁、E₂间流过的情况下，第1数据被写入到存储元件MTJ，在使第2电流I_{w_ap}流过第1以及第2部分E₁、E₂间的情况下，第2数据被写入到存储元件MTJ。

在此，使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过的定时t1、和将第1电位V₁施加到存储元件MTJ的第2磁性层RL的定时t2既可以相同，或者也可以不同。

例如图2所示，定时t1既可以在定时t2之前，也可以如图3所示，定时t1在定时t2之后。另外，如图4所示，定时t1和定时t2也可以相同。

接下来，控制器15在将第1数据写入到存储元件MTJ之后，将存储元件MTJ的第2磁性层(第2端子)RL从第1电位V₁改变为第2电位V₂。之后，控制器15切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

即，例如如图2～图4所示，将存储元件MTJ的第2磁性层RL从第1电位V₁改变为第2电位V₂的定时t3在切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})的定时t4之前。

另外，例如在读取动作中，控制器15将控制信号设为有效(10)/非有效(00)，将读取电位V_read施加到存储元件MTJ的第2磁性层RL。在读取动作中，读取电流在存储元件MTJ的第2磁性层RL以及导线11的第3部分E₃间流过。

即，读取电流流过的路径与作为写入电流的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})流过的路径不同。因而，即使将读取电流设得较大，也能够抑制由于读取电流而错误地发生写入这样的事态。

另外，为了进一步放大该效果，第2电位V₂优选为处于第1电位V₁与读取电位V_read之间。对此将后述。

在图1的磁存储器中，优选为导线11具有能够根据自旋轨道耦合(Spin orbitcoupling)或者Rashba效应(Rashba effect)来控制存储元件MTJ的第1磁性层FL的磁化方向的材料以及厚度。例如导线11包含钽(Ta)、钨(W)、白金(Pt)等金属、且具有5～20nm(例如10nm左右)的厚度。

这种情况下，当使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})流过导线11时，SOT(Spin-Orbit Torque，自旋-轨道转矩)作用于存储元件MTJ的第1磁性层(存储层)FL，因此能够使第1磁性层(存储层)FL的磁化方向反转。此时，当对存储元件MTJ施加上述的辅助电压时，能够通过电场效应来调制第1磁性层FL的磁特性、且减小使第1磁性层FL的磁化方向反转所需的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

示出该情况的图是图5～图14。

即，如图5～图14所示，表示第1以及第2磁性层FL、RL的磁化方向的关系是否被设定为平行状态的边界的第1阈值线Th_p、以及表示第1以及第2磁性层FL、RL的磁化方向的关系是否被设定为反平行状态的边界的第2阈值线Th_ap，在将在第1以及第2部分E₁、E₂间流过的电流I_SO设为x轴、施加到存储元件MTJ的第2磁性层RL的电位V_assist设为y轴的曲线图内具有固定的倾斜度。

例如具有如下的第1情况(第1特性)：如图5～图9所示，当对存储元件MTJ的第2磁性层RL施加了负电位作为V_assist时，用于使第1磁性层FL的磁化方向反转所需的电流I_SO变小，即第1以及第2阈值线Th_p、Th_ap成为向上打开的状态。

另外，具有如下的第2情况(第2特性)：如图10～图14所示，当对存储元件MTJ的第2磁性层RL中施加了正电位作为V_assist时，使第1磁性层FL的磁化方向反转所需的电流I_SO变小，即第1以及第2阈值线Th_p、Th_ap成为向下打开的状态。

其中，在这些第1以及第2情况下，将在第1以及第2部分E₁、E₂间流过的电流I_SO为0、且施加到存储元件MTJ的第2磁性层RL的电位V_assist为0的点X假定为初始状态。另外，在本例中，只考虑起因于V_assist的电压辅助效应，不考虑与V_assist伴随的STT(Spin Transfertorque，自旋转移转矩)效应。与V_assist伴随的STT效应将后述。

另外，P表示第1以及第2磁性层FL、RL的磁化方向的关系变化为平行状态的区域，AP表示第1以及第2磁性层FL、RL的磁化方向的关系变化为反平行状态的区域。P/AP表示当第1以及第2磁性层FL、RL的磁化方向的关系为平行状态时维持平行状态、且当第1以及第2磁性层FL、RL的磁化方向的关系为反平行状态时维持反平行状态的区域。

另外，平行状态是指第1以及第2磁性层FL、RL的磁化方向相互相同的方向的关系的情况，反平行状态是指第1以及第2磁性层FL、RL的磁化方向互为反方向的关系的情况。

并且，从第1情况(图5～图9)可知，通过对存储元件MTJ的第2磁性层RL施加负电位作为V_assist，能够减小用于使第1磁性层FL的磁化方向反转所需的电流I_SO。

例如图5所示，当在写入动作中考虑到热扰动等来确保距离第1以及第2阈值线Th_p、Th_ap的余量Δ_{w_p}、Δ_{w_ap}的情况下，当V_assist为负电位时的写入电流I_{w_p}、I_{w_ap}变得比当V_assist为0V时的写入电流I_{w_p}’、I_{w_ap}’小。即，写入点W_p、W_ap能够设定得比写入点W_p’、W_ap’更靠近0。

这种情况下，例如图9所示，优选为读取电位V_read设为在读取动作中存储元件MTJ的第1磁性层FL的磁化方向难以反转的极性的电位。即，在第1情况下(图5～图9)，由于在V_assist为正电位的方向上读取点R与第1以及第2阈值线Th_p、Th_ap的距离Δ_r变宽，因此优选为读取电位V_read设为正电位。

因而，第2电位(例如接地电位V_ss)V₂成为第1电位(例如负电位))V₁与读取电位(例如正电位)V_read之间的电位。

其中，也能够将读取电位V_read设定在第1电位V₁与第2电位V₂之间。

另外，从第2情况(图10～图14)可知，通过对存储元件MTJ的第2磁性层RL施加正电位作为V_assist，能够减小用于使第1磁性层FL的磁化方向反转所需的电流I_SO。

例如图10所示，当在写入动作中考虑热扰动等来确保距离第1以及第2阈值线Th_p、Th_ap的余量Δ_{w_p}、Δ_{w_ap}的情况下，当V_assist为正电位时的写入电流I_{w_p}、I_{w_ap}变得比当V_assist为0V时的写入电流I_{w_p}’、I_{w_ap}’小。即，写入点W_p、W_ap能够设定得比写入点W_p’、W_ap’更靠近0。

这种情况下，例如图14所示，优选为读取电位V_read设为在读取动作中存储元件MTJ的第1磁性层FL的磁化方向难以反转的极性的电位。即，在第2情况下(图10～图14)，由于在V_assist成为负电位的方向上读取点R与第1以及第2阈值线Th_p、Th_ap的距离Δ_r变宽，因此优选为读取电位V_read设为负电位。

因而，第2电位(例如接地电位V_ss)V₂成为第1电位(例如正电位))V₁与读取电位(例如负电位)V_read之间的电位。

此外，在第1以及第2情况下(图5～图14)，在写入动作中在第1以及第2部分E₁、E₂间流过第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。即，在第1或者第2电流I_write(I_{w_ap}或者I_{w_p})流过期间，第3部分E₃具有规定电位(例如正电位)。

因而，考虑当第1或者第2电流I_write(I_{w_ap}或者I_{w_p})流过时产生在第3部分E₃的规定电位，设定第1电位V₁以使得对存储元件MTJ施加恰当的辅助电压。即，在第1情况下，第1电位V₁可以不是负电位，有可以是0V、或者也可以是正电位的情况。另外，在第2情况下，第1电位V₁可以不是正电位，有可以是0V、或者也可以是负电位的情况。

第1情况(图5～图9)下的写入动作(0-写入)的开始是通过如图5所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_p}来进行的。该顺序如图5所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_p}(步骤ST₀₁→ST₀₂)，或者也可以在将I_SO设定为写入电流I_{w_p}之后、将V_assist设定为第1电位V₁(步骤ST₀₃→ST₀₄)。

另外，第1情况下的写入动作(0-写入)的结束是通过如图6所示地将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₀₅→ST₀₆)。那是因为，如同图所示，通过沿着从步骤ST₀₅至ST₀₆的路径，该路径与第2阈值线Th_ap的最小余量成为Δ。

该最小余量Δ比在例如沿着从步骤ST₀₇至ST₀₈的路径的情况下该路径与第2阈值线Th_ap的最小余量Δ’还大。因而，当结束写入动作(0-写入)时，不会由于热扰动等而错误地发生1-写入，能够降低写入错误率。

其中，0-写入被设为意味着将存储元件MTJ设为平行状态(低阻状态)的写入动作。

第1情况(图5～图9)下的写入动作(1-写入)的开始是通过如图7所示地在将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_ap}来进行的。该顺序如图7所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_ap}(步骤ST₁₁→ST₁₂)，或者也可以在将I_SO设定为写入电流I_{w_ap}之后、将V_assist设定为第1电位V₁(步骤ST₁₃→ST₁₄)。

另外，第1情况下的写入动作(1-写入)的结束是通过如图8所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₁₅→ST₁₆)。那是因为，如同图所示，通过沿着从步骤ST₁₅至ST₁₆的路径，该路径与第1阈值线Th_p的最小余量成为Δ。

该最小余量Δ比在例如沿着从步骤ST₁₇至ST₁₈的路径的情况下该路径与第1阈值线Th_p的最小余量Δ’还大。因而，当结束写入动作(1-写入)时，不会由于热扰动等错误地发生0-写入，能够降低写入错误率。

其中，1-写入被设为意味着将存储元件MTJ设为反平行状态(高阻状态)的写入动作。

第1情况(图5～图9)下的读取动作是通过如图9所示地将V_assist设定为读取电位V_read来进行的。在读取动作中，写入电流I_SO是0，因此不发生0-写入或者1-写入。其中，优选为在读取动作中，考虑热扰动等而尽可能加大读取点R与第1以及第2阈值线Th_p、Th_ap的余量Δ_r。

因而，优选为读取点R设定在第1以及第2阈值线Th_p、Th_ap打开的方向、即第1以及第2阈值线Th_p、Th_ap的宽度扩大的方向。在本例中，读取点R设定在读取电位V_read为正电位的方向。

第2情况(图10～图14)下的写入动作(0-写入)的开始是通过如图10所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_p}来进行的。该顺序如图10所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_p}(步骤ST₂₁→ST₂₂)，或者也可以在将I_SO设定为写入电流I_{w_p}之后、将V_assist设定为第1电位V₁(步骤ST₂₃→ST₂₄)。

另外，第2情况下的写入动作(0-写入)的结束是通过如图11所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₂₅→ST₂₆)。那是因为，如同图所示，通过沿着从步骤ST₂₅至ST₂₆的路径，该路径与第2阈值线Th_ap的最小余量成为Δ。

该最小余量Δ比在沿着例如从步骤ST₂₇至ST₂₈的路径的情况下该路径与第2阈值线Th_ap的最小余量Δ’还大。因而，当结束写入动作(0-写入)时，不会由于热扰动等而错误地发生1-写入，能够降低写入错误率。

第2情况(图10～图14)下的写入动作(1-写入)的开始是通过如图12所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_ap}来进行的。该顺序如图12所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_ap}(步骤ST₃₁→ST₃₂)，或者也可以在将I_SO设定为写入电流I_{w_ap}之后、将V_assist设定为第1电位V₁(步骤ST₃₃→ST₃₄)。

另外，第2情况下的写入动作(1-写入)的结束是通过如图13所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₃₅→ST₃₆)。那是因为，通过如同图所示沿着从步骤ST₃₅至ST₃₆的路径，该路径与第1阈值线Th_p的最小余量成为Δ。

该最小余量Δ比在沿着例如从步骤ST37至ST38的路径的情况下该路径与第1阈值线Th_p的最小余量Δ’还大。因而，当结束写入动作(1-写入)时，不会由于热扰动等而错误地发生0-写入，能够降低写入错误率。

第2情况(图10～图14)下的读取动作是通过如图14所示地将V_assist设定为读取电位V_read来进行的。在读取动作中，写入电流I_SO是0，因此不发生0-写入或者1-写入。其中，在读取动作中，优选为考虑热扰动等来尽可能加大读取点R与第1以及第2阈值线Th_p、Th_ap的余量Δ_r。

因而，读取点R优选为设定在第1以及第2阈值线Th_p、Th_ap打开的方向、即第1以及第2阈值线Th_p、Th_ap的宽度扩大的方向。在本例中，读取点R设定在读取电位V_read为负电位的方向。

此外，为了进一步降低写入错误率，也能够如图41A所示地在写入过程中加上第3电位V₃。此时，V₃成为存储元件MTJ的第1磁性层FL的磁化方向难以反转的极性的电位(例如负电位)。因而，通过比待机时更加提高抗热扰动性来抑制回跳(back hopping)，从而能够降低写入错误率。

另外，也可以对各电压(V₁～V₃)以及写入电流(I_write)如图41B所示地积极地附加斜率(slope)。特别是，在由于I_write而使写入线的温度上升的情况下，通过附加斜率来写入，能够降低错误率。

并且，这种变更在以下的实施例中也能够同样地应用。

(第2实施例)

图15示出第2实施例的磁存储器。

该磁存储器是所谓的SOT型磁存储器。

存储元件MTJ₁、MTJ₂是具有第1端子以及第2端子的2端子元件。

例如存储元件MTJ₁、MTJ₂是磁阻效应元件。这种情况下，存储元件MTJ₁、MTJ₂具备具有可变的磁化方向的第1磁性层(第1端子)FL、具有不变的磁化方向的第2磁性层(第2端子)RL、第1以及第2磁性层FL、RL间的非磁性层(隧道势垒层)TN，第1磁性层FL被连接于第3部分E₃。

第1电路12能够在第1以及第2部分E₁、E₂间产生互为反向第1电流I_{w_ap}以及第2电流I_{w_p}中的一个。

例如第1电路12具备能够根据写入数据(0或者1)在第1以及第2部分E₁、E₂间产生第1电流I_{w_ap}以及第2电流I_{w_p}中的一个的驱动器/接收器D/S_A、D/S_B、以及传输门TG。

这种情况下，当写入数据为1时，例如驱动器/接收器D/S_A输出V_{dd_W1}(正电位)、驱动器/接收器D/S_B输出接地电位V_ss。当控制信号为有效(1)时，传输门TG变为导通，产生写入脉冲WP_A。因而，第1电流I_write(＝I_{w_ap})从第1部分E₁向第2部分E₂流动。

另外，当写入数据为0时，例如驱动器/接收器D/S_B输出V_{dd_W1}(正电位)、驱动器/接收器D/S_A输出接地电位V_ss。当控制信号为有效(1)时，传输门TG变为导通，产生写入脉冲WP_B。因而，第2电流I_write(＝I_{w_p})从第2部分E₂向第1部分E₁流动。

第2电路13₁、13₂能够在写入动作中将互不相同的第1电位V₁、第2电位V₂、以及第3电位V₃中的一个施加到存储元件MTJ₁、MTJ₂的第2磁性层(第2端子)RL。另外，第2电路131、132能够在读取动作中将读取电位V_read施加到存储元件MTJ的第2磁性层(第2端子)RL。

例如第2电路13₁、13₂具备根据控制信号来输出第1电位V₁、第2电位V₂、第3电位V₃、以及读取电位V_read中的一个的选择器14₁、14₂、例如多路复用器MUX。从选择器14₁、14₂输出的电位被施加到存储元件MTJ₁、MTJ₂的第2磁性层(第2端子)RL。

这种情况下，在写入动作中，选择器14₁、14₂根据控制信号来选择第1电位V₁或者第3电位V₃。第1电位V₁是使得能够进行写入动作的辅助电位、例如负电位。第3电位V₃是禁止写入动作的禁止电位、例如正电位。第1以及第3电位V₁、V₃与在第1以及第2部分E₁、E₂间流过第1或者第2电流I_write(I_{w_ap}或者I_{w_p})时的第3部分E₃的电位不同。

另外，在读取动作中，选择器14选择读取电位V_read。读取电位V_read是例如正电位。

此外，第2电位V₂是待机时、即没有进行写入动作以及读取动作时选择器14₁、14₂所选择的电位。

控制器15控制读取动作以及写入动作。

例如考虑在写入动作中将存储元件MTJ₁作为写入动作的对象、不将存储元件MTJ₂作为写入动作的对象的情况。

这种情况下，控制器15将控制信号转发给第2电路13₁。选择器14₁根据控制信号将第2电位V₂施加到存储元件MTJ₁的第2磁性层RL。另外，控制器15将控制信号转发给第2电路13₂。选择器14₂根据控制信号将第3电位V₃施加到存储元件MTJ₂的第2磁性层RL。

而且，控制器15将控制信号转发给第1电路12。第1电路12根据控制信号使得在第1以及第2部分E₁、E₂间产生第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

并且，控制器15按以下的顺序来控制存储元件MTJ₁、MTJ₂的第2磁性层RL的电位、以及第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

首先，控制器15将第3电位V₃施加到存储元件MTJ₂的第2磁性层RL。接下来，控制器15使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过。根据该顺序，禁止错误地向不是写入对象的存储元件MTJ₂写入数据。

另一方面，控制器15将第1电位V₁施加到存储元件MTJ₁的第2磁性层RL。将第1电位V₁施加到存储元件MTJ₁的第2磁性层RL的定时如图2～图4中说明那样既可以在使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过后，也可以在使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过之前。

另外，将第1电位V₁施加到存储元件MTJ₁的第2磁性层RL的定时也可以与使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过的定时相同。

并且，通过使第1或者第2电流I_write(I_{w_ap}或者I_{w_p})在第1以及第2部分E₁、E₂间流过、且第1电位V₁被施加到存储元件MTJ₁的第2磁性层RL，例如第1数据(1)或者第2数据(0)被写入到存储元件MTJ₁。

接下来，控制器15在第1或者第2数据被写入到存储元件MTJ₁之后，将存储元件MTJ₁的第2磁性层RL从第1电位V₁改变为第2电位V₂。此后，控制器15切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。

即，将作为写入对象的存储元件MTJ₁的第2磁性层RL从第1电位V₁改变为第2电位V₂的定时在切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})的定时之前。根据该顺序，防止当结束写入动作时在存储元件MTJ₁中错误地存储与写入数据相反的数据。

另外，控制器15在第1或者第2数据被写入到存储元件MTJ₁之后，切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})。此后，控制器15将存储元件MTJ₂的第2磁性层RL从第3电位V₃改变为第2电位V₂。

即，将不是写入对象的存储元件MTJ₂的第2磁性层RL从第3电位V₃改变为第2电位V₂的定时在切断第1以及第2部分E₁、E₂间的第1或者第2电流I_write(I_{w_ap}或者I_{w_p})的定时之后。根据该顺序，防止当结束写入动作时在存储元件MTJ₂中错误地存储写入数据。

此外，关于读取动作，由于与第1实施例相同，因此省略在此的说明。

(第3实施例)

图16示出第3实施例的磁存储器。

该磁存储器是SOT-MRAM。

SOT-MRAM 31具备接口32、内部控制器33、存储器元件阵列34、以及字线解码器/驱动器35。存储器元件阵列34具备n个块(存储器芯)BK_1～BK_n。其中，n是2以上的自然数。

命令CMD经由接口32被转发到内部控制器33。命令CMD例如包含读取命令、写入命令等。

当内部控制器33接受命令CMD时，执行该命令CMD，因此输出例如控制信号WE₁～WEn、WE_1/2、W_{sel_1}～W_{sel_n}。这些控制信号的意义或者作用将后述。

地址信号Addr经由接口32被转发到内部控制器33。另外，地址信号Addr在接口32处被分为行地址A_row和列地址A_{col_1}～A_{col_n}。行地址A_row被转发到字线解码器/驱动器35。列地址A_{col_1}～A_{col_n}被转发到n个块BK_1～BK_n。

DA₁～DA_n是在读取动作或者写入动作中发送接收的读取数据或者写入数据。

各块BK_k具备子阵列A_{sub_k}、读取/写入电路36、以及列选择器37。

列选择器37选择j个列(j为2以上的自然数)CoL₁～CoL_j中的一个，将被选择的一个列CoL_p(p为1～j中的一个)电连接到读取/写入电路36。

子阵列A_{sub_k}例如具备元件单元CU_ij。元件单元Cu_ij具备存储器元件MC₁～MC₈、以及晶体管Q_S、Q_W。晶体管Q_S、Q_W例如是N沟道FET(Field effect transistor：场效应晶体管)。

图17～图22示出图16的元件单元CU_ij的例子。

导线11在第1方向延伸。元件单元CU_ij与导线11相对应，包含多个存储器元件MC₁～MC₈。在本例中，多个存储器元件MC₁～MC₈是8个，但是不限于此。例如多个存储器元件MC₁～MC₈只要是2个以上即可。

多个存储器元件MC₁～MC₈分别具备存储元件MTJ₁～MTJ₈、以及晶体管T₁～T₈。

存储元件MTJ₁～MTJ₈分别是磁阻效应元件。例如存储元件MTJ₁～MTJ₈各自具备具有可变的磁化方向的第1磁性层(存储层)22、具有不变的磁化方向的第2磁性层(参考层)23、第1以及第2磁性层22、23间的非磁性层(隧道势垒层)24，第1磁性层22与导线11接触。

这种情况下，优选为导线11具有能够根据自旋轨道耦合或者Rashba效应来控制存储元件MTJ₁～MTJ₈的第1磁性层的磁化方向的材料以及厚度。例如导线11包含钽(Ta)、钨(W)、白金(Pt)等金属、且具有5～20nm(例如10nm左右)的厚度。

晶体管T₁～T₈例如分别是N沟道FET(Field effect transistor，场效应晶体管)。优选为晶体管T₁～T₈是配置在半导体基板的上部、且沟道(电流路径)在与半导体基板的表面交叉的纵向的、所谓纵型晶体管。

存储元件MTJ_d(d为1～8中的一个)具有第1端子(存储层)以及第2端子(参考层)，第1端子连接于导线11。晶体管T_d具有第3端子(源极/漏极)、第4端子(源极/漏极)、第3以及第4端子间的沟道(电流路径)、以及控制沟道的产生的控制电极(栅极)，第3端子连接于第2端子。

导线WL₁～WL₈例如在第1方向延伸、且连接于晶体管T₁～T₈的控制电极。导线LBL₁～LBL₈例如分别在与第1方向交叉的第2方向延伸、且连接于晶体管T₁～T₈的第4端子。

晶体管Q_S具有连接于导线11的第1部分E₁以及导线SBL间的沟道(电流路径)、控制沟道的产生的控制端子(栅极)。晶体管Q_W具有连接于导线11的第2部分E₂以及导线WBL间的沟道(电流路径)、以及控制沟道的产生的控制端子(栅极)。

导线SWL例如在第1方向延伸、且连接于晶体管Q_S、Q_W的控制电极。导线SBL、WBL例如分别在第2方向延伸。

在本例中，在导线11的第1部分E₁连接有晶体管Q_S、在导线11的第2部分E₂连接有晶体管Q_W，但是也可以省略这些中的一个。

在图17的例子中，导线11配置在半导体基板41的上部，晶体管Q_S、Q_W在半导体基板41的表面区域内被配置为所谓的横型晶体管(FET)。在此，横型晶体管是指沟道(电流路径)在沿着半导体基板41的表面的方向的晶体管。

存储元件MTJ₁～MTJ₈配置在导线11上、晶体管T₁～T₈配置在存储元件MTJ₁～MTJ₈上。晶体管T₁～T₈是所谓的纵型晶体管。另外，导线LBL₁～LBL₈、SBL_j、WBL_j配置在晶体管T₁～T₈上。

在图18的例子中，导线11配置在半导体基板41的上部，晶体管Q_S、Q_W以及存储元件MTJ₁～MTJ₈配置在导线11上。晶体管T₁～T₈配置在存储元件MTJ₁～MTJ₈上。晶体管Q_S、Q_W以及晶体管T₁～T₈是所谓的纵型晶体管。

另外，导线LBL₁～LBL₈配置在晶体管T₁～T₈上，并且导线SBL_j、WBL_j配置在晶体管Q_S、Q_W上。

在图19的例子中，导线LBL₁～LBL₈、SBL_j、WBL_j配置在半导体基板41的上部。晶体管T₁～T₈配置在导线LBL₁～LBL₈上，并且晶体管Q_S、Q_W配置在导线SBL_j、WBL_j上。存储元件MTJ₁～MTJ₈配置在晶体管T₁～T₈上。

另外，导线11配置在晶体管T₁～T₈上以及晶体管Q_S、Q_W上。晶体管Q_S、Q_W以及晶体管T₁～T₈是所谓的纵型晶体管。

在图17～图19的例子中，第1以及第2磁性层22、23在沿着半导体基板41的表面的面内方向、且与导线11延伸的第1方向交叉的第2方向具有易磁化轴(easy-axis ofmagnetization)。

例如，图20示出图17以及图19的存储器元件MC₁的器件结构的例子。在该例中，晶体管T₁具有在与第1以及第2方向交叉的第3方向、即与半导体基板41的表面交叉的方向延伸的半导体柱(例如硅柱)25、覆盖半导体柱25的侧面的栅极绝缘层(例如氧化硅)26、以及覆盖半导体柱25以及栅极绝缘层26的导线WL_i。

在图20的例子中，第1以及第2磁性层22、23的易磁化轴在第2方向，但是既可以是如图21的例子所示那样在第1方向，或者也可以是如图22的例子所示那样在第3方向。图20以及图21的存储元件MTJ₁被称为面内磁化型磁阻效应元件，图22的存储元件MTJ₁被称为垂直磁化型磁阻效应元件。

此外，至于图19的存储器元件MC₁，只要使图20至图22的器件结构上下相反即可。

图20至图22的存储器元件MC₁的特征在于，如已叙述那样，在读取动作中使用的读取电流I_read的电流通路、和在写入动作中使用的写入电流I_write的电流通路不同。

例如在读取动作中，读取电流I_read从导线LBL₁向导线11、或者从导线11向导线LBL₁流过。与此相对，在写入动作中，写入电流I_write在导线11内从右向左、或者从左向右流过。

当在读取动作中使用的读取电流Iread的电流通路与在写入动作中使用的写入电流I_write的电流通路相同的情况下，为了在读取动作中不产生写入现象，必须考虑耐热扰动性(thermal stability)来充分确保读取电流I_read和写入电流I_write的余量。

然而，起因于存储器元件的微型化等，读取电流I_read以及写入电流I_write都变小，变得难以充分确保两者的余量。

根据本例的SOT-MRAM，读取电流I_read的电流通路与写入电流I_write的电流通路不同，因此即使起因于存储器元件的微型化等而读取电流I_read以及写入电流I_write都变小，也能够考虑到耐热扰动性来充分确保两者的余量。

另外，如第1以及第2实施例(图1至图15)中说明那样，在写入动作中结束0/1-写入的情况下，在将辅助电位V_assist从第1电位V₁恢复为第2电位(初始状态)V₂之后切断写入电流I_write，从而能够降低写入错误率。

图23示出图16的读取/写入电路的例子。

读取/写入电路36在读取动作或者写入动作中，根据来自图15的内部控制器33的指示来执行读取动作或者写入动作。

读取/写入电路36具备读取电路以及写入电路。

其中，在此为了使说明简单，只对读取/写入电路36内的写入电路进行说明。这是因为在第3实施例中，也与第1以及第2实施例同样地，特征在于用于降低写入错误率的写入动作。

写入电路包含ROM 45、47、选择器(多路复用器)46、49、51₁～51₈、写入驱动器/接收器D/S_A、D/S_B、传输门TG、数据寄存器48、电压辅助驱动器50₁～50₈、延迟电路D、以及选择晶体管(例如N沟道FET)T_S、T_U。

写入驱动器/接收器D/S_A、D/S_B具有使例如图17～图19的导线11产生互为反向第1电流I_{w_ap}以及第2电流I_{w_p}中的一个的功能。

在此，第1电流I_{w_ap}是用于根据自旋轨道耦合或者Rashba效应将1写入例如图17～图19的存储元件MTJ₁～MTJ₈、即将图17～图19的存储元件MTJ₁～MTJ₈的第1以及第2磁性层22、23的磁化方向的关系设为反平行状态的电流。

另外，第2电流I_{w_p}是用于根据自旋轨道耦合或者Rashba效应来将0写入例如图17～图19的存储元件MTJ₁～MTJ₈、即将图17～图19的存储元件MTJ₁～MTJ₈的第1以及第2磁性层22、23的磁化方向的关系设为平行状态的电流。

在此的第1电流I_{w_ap}以及第2电流I_{w_p}与第1以及第2实施例(图1～图15)中的第1电流I_{w_ap}以及第2电流I_{w_p}相对应。

电压辅助驱动器50₁～50₈具有允许/禁止使用第1电流I_{w_ap}或者第2电流I_{w_p}的写入动作的功能。

例如在允许写入动作的情况下，电压辅助驱动器50₁～50₈将容易进行写入动作的第1电位V₁作为辅助电位V_assist来选择性地施加到例如图17～图19的导线LBL₁～LBL₈。这种情况下，由于在存储元件MTJ₁～MTJ₈中产生使图17～图19的第1磁性层(存储层)22的磁化方向不稳定的辅助电压，因此第1磁性层22的磁化方向变得容易反转。

另外，在禁止写入动作的情况下，电压辅助驱动器50₁～50₈将难以进行写入动作的第3电位V₃作为禁止电位V_inhibit选择性地施加到例如图17～图19的导线LBL₁～LBL₈。这种情况下，在存储元件MTJ₁～MTJ₈中不会产生使图17～图19的第1磁性层(存储层)22的磁化方向不稳定的辅助电压，或者在存储元件MTJ₁～MTJ₈中产生使第1磁性层22的磁化方向稳定的禁止电压，因此第1磁性层22的磁化方向变得难以反转。

此外，在禁止写入动作的情况下，电压辅助驱动器50₁～50₈也可以代替将禁止电位V_inhibit施加到导线LBL₁～LBL₈而将导线LBL₁～LBL₈设为电浮置状态。

接下来，说明写入动作的例子。

·写入动作

当图16的内部控制器33例如接受写入命令CMD时，控制写入动作。内部控制器33通过第1次写入动作以及第2次写入动作来执行写入动作。

第1次写入动作是对作为写入对象的多位(例如8位)写入同一数据(例如1)的动作。

首先，通过图16的字线解码器/驱动器35来激活导线WL₁～WL₈、SWL。

接下来，图16的内部控制器33例如将控制信号WE_1/2设定为0。控制信号WE_1/2是选择第1次写入动作以及第2次写入动作中的一个的信号，例如控制信号WE_1/2为0时，选择第1次写入动作。

这种情况下，在图23的读取/写入电路36中，选择器46选择来自ROM 45的1，将其作为ROM数据(1)来输出。因而，写入驱动器/接收器D/S_A例如将驱动电位V_{dd_W1}作为写入脉冲信号来输出，写入驱动器/接收器D/S_B例如输出接地电位V_ss。

另外，在写入动作中，控制信号变为有效(高电平)，因此传输门TG为导通。

因而，写入脉冲信号经由传输门TG施加到导线SBL，接地电位V_ss经由传输门TG施加到导线WBL。此时，例如图24所示，写入电流(第1写入电流)I_write从导线SBL_j向导线WBL_j、即在导线11内从左向右流过。

另外，在图23的读取/写入电路36中，选择器49选择在ROM 47内存储的数据，将其作为ROM数据(11111111)来输出。

因而，多个电压辅助驱动器501～508的全部例如将辅助电位V₁输出到多个导线LBL₁～LBL₈。

即，例如图24所示，在对多个导线LBL₁～LBL₈的全部施加了辅助电位V₁的状态下，写入电流(第1写入电流)I_write从导线SBL向导线WBL流过。

作为结果是，在第1次写入动作中，向作为写入对象的多位(例如8位)的全部写入同一数据。其中，在此设为，在第1次写入动作中写入1，即将多个存储元件MTJ₁～MTJ₈的全部设为反平行状态。

第2次写入动作是使作为写入对象的多位(例如8位)中写入的同一数据(例如1)根据写入数据保持(例如写入数据为1时)、或者从1变化为0(例如写入数据为0时)的动作。

首先，通过图16的字线解码器/驱动器35，导线WL₁～WL₈、SWL保持被激活的状态。

接下来，图16的内部控制器33例如将控制信号WE_1/2设定为1。例如控制信号WE_1/2为1时，选择第2次写入动作。

这种情况下，在图23的读取/写入电路36中，选择器46选择来自ROM 45的0，将其作为ROM数据(0)来输出。因而，写入驱动器/接收器D/S_B例如将驱动器电位V_{dd_W1}作为写入脉冲信号来输出，写入驱动器/接收器D/S_A例如输出接地电位V_ss。

写入脉冲信号经由传输门TG被施加到导线WBL，接地电位V_ss经由传输门TG被施加到导线SBL。此时，例如图25所示，写入电流(第2写入电流)I_write从导线WBL向导线SBL、即在导线11内从右向左流过。

另外，在图23的读取/写入电路36中，选择器49选择在数据寄存器48内存储的写入数据(例如01011100)，输出写入数据的反转信号(例如10100011)。写入数据在进行第2次写入动作之前被预先存储在数据寄存器48内。

因而，多个电压辅助驱动器501～508各自在例如写入数据的反转信号为1的情况下输出第1电位V₁作为辅助电位V_assist，在写入数据的反转信号为0的情况下输出第3电位V₃作为禁止电位V_inhibit。

即，例如图25所示，在写入数据的反转信号为10100011的情况下，在向导线LBL₁、LBL₃、LBL₇、LBL₈施加了第1电位V₁、且向导线LBL₂、LBL₄、LBL₅、LBL₆施加了第3电位V₃的状态下，写入电流(第2写入电流)I_write从导线WBL_j向导线SBL_j流过。

作为结果是，在第2次写入动作中，作为写入对象的多位(例如8位)中的、存储元件MTJ₁、MTJ₃、MTJ₇、MTJ₈的数据从1变化为0，即被写入0。另外，作为写入对象的多位(例如8位)中的、存储元件MTJ₂、MTJ₄、MTJ₅、MTJ₆的数据保持1，即被写入1。

其中，在此设为在第2次写入动作中向多个存储元件MTJ₁～MTJ₈选择性地写入0，即使多个存储元件MTJ₁～MTJ₈选择性地从反平行状态变化为平行状态。

图26示出上述写入动作中的主要信号的波形图。

从该波形图可知，在写入动作(第1次)中向多位(8位)的全部写入1。此时，在写入动作的结束时，在切断电压辅助之后，切断写入电流I_write。这是为了如已经叙述的那样，防止在1-写入中错误地发生0-写入。

另外，在写入动作(第2次)中向多位(8位)选择性地写入0。此时，对成为0-写入的对象的选择位，在写入动作的结束时，在切断电压辅助之后，切断写入电流I_write。由此，防止在0-写入中错误地发生1-写入。

另外，对没有成为0-写入的对象的非选择位，在写入动作的开始时，施加了电压辅助之后，产生写入电流I_write。另外，在写入动作的结束时，在切断写入电流I_write之后，切断电压辅助。由此，不会在0-写入中错误地发生0-写入，能够原样地保持在写入动作(第1次)中写入的1。

关于在非选择位的0-写入中、写入动作的开始/结束时的电压辅助与写入电流I_write的关系(施加/切断的顺序)，连其理由一起在第4以及第5实施例中详述。

这样，根据选择位和非选择位，电压辅助以及写入电流I_write的施加/切断的定时不同。图23的控制信号延迟电路D、晶体管T_S、T_U、以及选择器51₁～51₈是用于实现图26的定时的要素。

例如在图23中，在写入动作(第1次)中，选择器51₁～51₈根据控制信号来选择S(select)。这种情况下，辅助电位V_assist从V₁变化为V₂的点在切断写入电流I_write的点之前。

另外，在写入动作(第2次)中，选择器51₁～51₈根据控制信号来选择性地选择S(select)或者U(unselect)。例如与成为0-写入的对象的选择位相对应的选择器51₁～51₈选择S(select)。另外，与没有成为0-写入的对象的非选择位相对应的选择器51₁～51₈选择U(unselect)。

这种情况下，关于选择位，与写入动作(第1次)同样地，辅助电位V_assist从V₁变化为V₂的点在切断写入电流I_write的点之前。

另外，关于非选择位，在写入动作的开始时，辅助电位V_assist从V₂变化为V₁的点在施加写入电流I_write的点之前。另外，关于非选择位，在写入动作的结束时，辅助电位V_assist从V₁变化为V₂的点在切断写入电流I_write的点之后。

(第4实施例)

图27示出第4实施例的磁存储器的特性。

例如同图的上图所示，考虑到SOT效应以及电压辅助效应的磁存储器的磁化反转特性成为第1以及第2阈值线Th_p、Th_ap向上打开的状态。另外，第1以及第2阈值线Th_p、Th_ap以I_SO＝0为中心大致左右对称。

然而，当将辅助电位V_assist施加到存储元件的第2磁性层RL时，在第1存储层FL内产生垂直方向、即第1以及第2磁性层FL、RL层叠的方向的电子流动，从而产生STT效应。

例如辅助电位V_assist比导线11的第3部分E₃的电位越大、即辅助电位V_assist越大，从第1存储层FL向第2存储层RL流过的电子的STT效应变得越显著。这种情况下，具有与第2磁性层RL的磁化方向反向的自旋的电子使得在第1存储层FL内产生自旋转矩，因此第1以及第2存储层FL、RL的磁化方向变得容易成为反平行状态。

因而，如图27的中间图所示，考虑到STT效应的磁存储器的磁化反转特性发生如下事态：施加到第2磁性层RL的电位V_STT越大，第1以及第2阈值线Th_p、Th_ap越向左侧偏移、即越容易成为反平行状态、且难以成为平行状态。

同样地，辅助电位V_assist比导线11的第3部分E₃的电位越小、即辅助电位V_assist越小，从第2存储层RL向第1存储层FL流过的电子所引起的STT效应越显著。这种情况下，具有与第2磁性层RL的磁化方向相同方向的自旋的电子使得在第1存储层FL内产生自旋转矩，因此第1以及第2存储层FL、RL的磁化方向变得容易成为平行状态。

因而，如图27的中间图所示，考虑到STT效应的磁存储器的磁化反转特性发生如下事态：施加到第2磁性层RL的电位V_STT越小，第1以及第2阈值线Th_p、Th_ap越向右侧偏移、即越容易成为平行状态、且越难以成为反平行状态。

根据以上，如图27的下图所示，考虑到SOT效应、电压辅助效应、以及STT效应的磁存储器的磁化反转特性是在I_SO(x轴)-V_assist(y轴)的曲线图内，表示是否成为平行状态的边界的第1阈值线Th_p的倾斜度变小、且表示是否成为反平行状态的边界的第2阈值Th_ap的倾斜度变大。

这意味着当加大V_assist时第1以及第2磁性层FL、RL难以成为平行状态。即，在0-写入(设为平行状态的写入动作)时，容易利用第1阈值线Th_p的倾斜度来控制选择位和非选择位的切换。另一方面，在1-写入(设为反平行状态的写入动作)时，选择位和非选择位的切换变得困难。

因而，例如在第3实施例中说明的写入动作中，优选为通过将写入动作(第1次)设为1-写入来向多位(8位)的全部写入1。另外，通过将写入动作(第2次)设为0-写入，能够利用图27的第1阈值线Th_p的倾斜度来向多位(8位)选择性地写入0。

作为结果是，在第3实施例的写入动作中，进一步降低写入错误率。另外，为了使STT效应更显著并使位选择性提高(进一步减小第1阈值线Th_p的倾斜度)，例如也可以并用降低存储元件MTJ的元件阻抗(RA：resistance-area product)、或增加第1以及第2磁性层FL、RL的自旋极化率等方法。

此外，关于STT效应，也可与上述的说明不同而有如下情况：当电子从第1磁性层FL向第2磁性层RL流过时容易成为平行状态，当电子从第2磁性层RL向第1磁性层FL流过时容易成为反平行状态。

这种情况下，图27的中间图变化为如下特性：V_STT变得越大，越容易成为平行状态，且V_STT变得越小，越容易成为反平行状态。作为结果是，图27的下图变化为如下特性：第1阈值线Th_p的倾斜度变大，且第2阈值线Th_ap的倾斜度变小。

因而，在这种情况下，只要将写入动作(第1次)设为0-写入、写入动作(第2次)设为1-写入即可。

STT效应呈现上述两种情况中的哪种情况的倾向取决于例如对第1磁性层FL使用的磁性材料向3d轨道的带填充(band fillng)等。

说明写入动作的例子。

[第1次写入动作(所有位：1-写入)]

在第1次写入动作中，对多位(所有位)执行1-写入。

写入动作(1-写入)的开始是通过如图28所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_ap}来进行的。该顺序如图28所示地也可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_ap}(步骤ST₁₁→ST₁₂)，或者也可以在将I_SO设定为写入电流I_{w_ap}之后、将V_assist设定为第1电位V₁(步骤ST₁₃→ST₁₄)。

另外，写入动作(1-写入)的结束是通过如图29所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₁₅→ST₁₆)。那是因为，通过如同图所示沿着从步骤ST₁₅～ST₁₆的路径，该路径与第1阈值线Th_p的最小余量成为Δ。

该最小余量Δ比在例如沿着从步骤ST₁₇～ST₁₈的路径的情况下该路径与第1阈值线Th_p的最小余量Δ’还大。因而，当结束写入动作(1-写入)时，不会由于热扰动等而错误地发生0-写入，能够降低写入错误率。

[第2次写入动作：选择位]

关于在第2次写入动作中进行0-写入的选择位，根据以下的顺序来执行0-写入。

写入动作(0-写入)的开始是通过如图30所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_p}来进行的。该顺序如图30所示地也可以是在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_p}(步骤ST₀₁→ST₀₂)，或者也可以是在将I_SO设定为写入电流I_{w_p}之后、将V_assist设定为第1电位V₁(步骤ST₀₃→ST₀₄)。

另外，写入动作(0-写入)的结束是通过如图31所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₀₅→ST₀₆)。那是因为，通过如同图所示沿着从步骤ST₀₅～ST₀₆的路径，该路径与第2阈值线Th_ap的最小余量成为Δ。

该最小余量Δ比在例如沿着从步骤ST₀₇～ST₀₈的路径的情况下该路径与第2阈值线Th_ap的最小余量Δ’还大。因而，当结束写入动作(0-写入)时，不会由于热扰动等而错误地发生1-写入，能够降低写入错误率。

[第2次写入动作：非选择位]

关于在第2次写入动作中不进行0-写入的非选择位，根据以下的顺序来执行0-写入。

写入动作(0-写入)的开始是通过如图32所示地将V_assist设定为第3电位V₃、且将I_SO设定为写入电流I_{w_p}来进行的。该顺序是如图32所示地在将V_assist设定为第3电位V₃之后、将I_SO设定为写入电流I_{w_p}(步骤ST₂₁→ST₂₂)。

由于点Y位于区域P/AP内，因此不进行0-写入。

然而，当将I_SO设定为写入电流I_{w_p}之后、将V_assist设定为第3电位V₃时，在从点X向点Y移动的过程中将经由接近第1阈值线Th_p、或者超过它的点Z，有时导致错误地发生0-写入(步骤ST₂₃→ST₂₄)。

因而，在写入动作(0-写入)的开始时，为了可靠地禁止非选择位的0-写入的发生，优选为在将V_assist设定为第3电位V₃之后，将I_SO设定为写入电流I_{w_p}。

另外，写入动作(0-写入)的结束是通过如图33所示地在将I_SO设定为0之后、将V_assist设定为第2电位V₂来进行的(步骤ST₂₅→ST₂₆)。那是因为，通过如同图所示沿着从步骤ST₂₅～ST₂₆的路径，该路径不会超过第1阈值线Th_p。

与此相对，例如当在将V_assist设定为第2电位V₂之后、将I_SO设定为0时，在从点Y向点X移动的过程中，将经由接近第1阈值线Th_p、或者超过它的点Z，导致错误地发生0-写入(步骤ST₂₇→ST₂₈)。

因而，在写入动作(0-写入)的结束时，为了可靠地禁止非选择位的0-写入的发生，优选为在切断写入电流I_{w_p}之后，将V_assist设定为第2电位V₂。

通过以上，不会对非选择位错误地发生0-写入，能够降低写入错误率。

(第5实施例)

图34示出第5实施例的磁存储器的特性。

例如同图的上图所示，考虑到SOT效应以及电压辅助效应的磁存储器的磁化反转特性成为第1以及第2阈值线Th_p、Th_ap向下打开的状态。另外，第1以及第2阈值线Th_p、Th_ap以I_SO＝0为中心大致左右对称。

然而，当将辅助电位V_assist施加到存储元件的第2磁性层RL时，在第1存储层FL内产生垂直方向、即第1以及第2磁性层FL、RL层叠的方向的电子的流动，从而产生STT效应。

例如辅助电位V_assist变得比导线11的第3部分E₃的电位越大、即辅助电位V_assist变得越大，从第1存储层FL向第2存储层RL流过的电子的STT效应变得越显著。这种情况下，具有与第2磁性层RL的磁化方向相反方向的自旋的电子使得在第1存储层FL内产生自旋转矩，因此第1以及第2存储层FL、RL的磁化方向变得容易成为反平行状态。

因而，如图34的中间图所示，考虑到STT效应的磁存储器的磁化反转特性产生如下状态：施加到第2磁性层RL的电位V_STT变得越大，第1以及第2阈值线Th_p、Th_ap越向左侧偏移、即越容易成为反平行状态、且越难以成为平行状态。

同样地，辅助电位V_assist变得比导线11的第3部分E₃的电位越小、即辅助电位V_assist变得越小，从第2存储层RL向第1存储层FL流过的电子的STT效应变得越显著。这种情况下，具有与第2磁性层RL的磁化方向相同方向的自旋的电子使得在第1存储层FL内产生自旋转矩，因此第1以及第2存储层FL、RL的磁化方向变得容易成为平行状态。

因而，如图34的中间图所示，考虑到STT效应的磁存储器的磁化反转特性产生如下状态：施加到第2磁性层RL的电位V_STT变得越小，第1以及第2阈值线Th_p、Th_ap越向右侧偏移、即越容易成为平行状态、且越难以成为反平行状态。

根据以上，如图34的下图所示，考虑到SOT效应、电压辅助效应、以及STT效应的磁存储器的磁化反转特性是：在I_SO(x轴)-V_assist(y轴)的曲线图内，表示是否成为平行状态的边界的第1阈值线Th_p的倾斜度变大、且表示是否成为反平行状态的边界的第2阈值Th_ap的倾斜度变小。

这意味着当减小V_assist时第1以及第2磁性层FL、RL难以成为反平行状态。即，在1-写入(设为反平行状态的写入动作)中，变得容易利用第2阈值线Th_ap的倾斜度来控制选择位和非选择位的切换。另一方面，在0-写入(设为平行状态的写入动作)中，选择位和非选择位的切换变得困难。

因而，例如在第3实施例中说明的写入动作中，优选为通过将写入动作(第1次)设为0-写入来向多位(8位)的全部写入0。另外，通过将写入动作(第2次)设为1-写入，能够利用图35的第2阈值线Th_ap的倾斜度来向多位(8位)选择性地写入1。

作为结果是，在第3实施例的写入动作中，写入错误率被进一步降低。另外，为了使STT效应更加显著来使位选择性提高(进一步减小第2阈值线Th_ap的倾斜度)，例如也可以并用降低存储元件MTJ的元件阻抗(RA)、或者增加第1以及第2磁性层FL、RL的自旋极化率等方法。

此外，关于STT效应，与上述的说明不同，也有如下情况：当电子从第1磁性层FL向第2磁性层RL流动时容易成为平行状态，当电子从第2磁性层RL向第1磁性层FL流动时容易成为反平行状态。

这种情况下，图34的中间图变化为如下特性：V_STT变得越大，越容易成为平行状态，且V_STT变得越小，越容易成为反平行状态。作为结果是，图34的下图变化为如下特性：第1阈值线Th_p的倾斜度变小，且第2阈值线Th_ap的倾斜度变大。

因而，在这种情况下，只要将写入动作(第1次)设为1-写入，将写入动作(第2次)设为0-写入即可。

STT效应呈现上述两种情况的哪种情况的倾向是例如取决于第1磁性层FL中使用的磁性材料向3d轨道的带填充等。

说明写入动作的例子。

[第1次写入动作(所有位：0-写入)]

在第1次写入动作中，对多位(所有位)执行0-写入。

写入动作(0-写入)的开始是通过如图35所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_p}来进行的。该顺序如图35所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_p}(步骤ST₀₁→ST₀₂)，或者也可以在将I_SO设定为写入电流I_{w_p}之后、将V_assist设定为第1电位V₁(步骤ST₀₃→ST₀₄)。

另外，写入动作(0-写入)的结束是通过如图36所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₀₅→ST₀₆)。那是因为，通过如同图所示沿着从步骤ST₀₅～ST₀₆的路径，该路径与第2阈值线Th_ap的最小余量成为Δ。

[第2次写入动作：选择位]

关于在第2次写入动作中进行1-写入的选择位，根据以下的顺序执行1-写入。

写入动作(1-写入)的开始是通过如图37所示地将V_assist设定为第1电位V₁、且将I_SO设定为写入电流I_{w_ap}来进行的。该顺序是如图37所示地既可以在将V_assist设定为第1电位V₁之后、将I_SO设定为写入电流I_{w_ap}(步骤ST₁₁→ST₁₂)，或者也可以在将I_SO设定为写入电流I_{w_ap}之后、将V_assist设定为第1电位V₁(步骤ST₁₃→ST₁₄)。

另外，写入动作(1-写入)的结束是通过如图38所示地在将V_assist设定为第2电位V₂之后、将I_SO设定为0来进行的(步骤ST₁₅→ST₁₆)。那是因为，通过如同图所示沿着从步骤ST₁₅～ST₁₆的路径，该路径与第1阈值线Th_p的最小余量成为Δ。

[第2次写入动作：非选择位]

关于在第2次写入动作中不进行1-写入的非选择位，根据以下的顺序来执行1-写入。

写入动作(1-写入)的开始是通过如图39所示地将V_assist设定为第3电位V₃、且将I_SO设定为写入电流I_{w_ap}来进行的。该顺序是如图39所示地在将V_assist设定为第3电位V₃之后，将I_SO设定为写入电流I_{w_ap}(步骤ST₃₁→ST₃₂)。

点Y位于区域P/AP内，因此不进行1-写入。

然而，当将I_SO设定为写入电流I_{w_ap}之后、将V_assist设定为第3电位V₃时，在从点X向点Y移动的过程中将经由接近第2阈值线Th_ap、或者超过它的点Z，有时导致错误地发生1-写入(步骤ST₃₃→ST₃₄)。

因而，在写入动作(1-写入)的开始时，为了可靠地禁止非选择位的1-写入的发生，优选为在将V_assist设定为第3电位V₃之后，将I_SO设定为写入电流I_{w_ap}。

另外，写入动作(1-写入)的结束是通过如图40所示地在将I_SO设定为0之后、将V_assist设定为第2电位V₂来进行的(步骤ST₃₅→ST₃₆)。那是因为，通过如同图所示沿着从步骤ST₃₅～ST₃₆的路径，该路径不会超过第2阈值线Th_ap。

与此相对，当例如将V_assist设定为第2电位V₂之后、将I_SO设定为0时，在从点Y向点X移动的过程中将经由接近第2阈值线Th_ap、或者超过它的点Z，导致错误地发生1-写入(步骤ST₃₇→ST₃₈)。

因而，在写入动作(1-写入)的结束时，为了可靠地禁止非选择位的1-写入的发生，优选为在切断写入电流I_{w_ap}之后，将V_assist设定为第2电位V₂。

通过以上，对非选择位，不会错误地发生1-写入，能够降低写入错误率。

(总结)

以上，根据实施方式，能够降低磁存储器的写入错误率。

已经说明了本发明的几个实施方式，但是这些实施方式是作为例子来提出的，并非意在限定发明的范围。这些新颖的实施方式能够以其它各种方式来实施，能够在不超出发明的主旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨内，并且包含在权利要求书所记载的发明和与其均等的范围内。

Claims

1.一种非易失性存储器，具备：

导线，具有第1部分、第2部分、以及第1部分和第2部分之间的第3部分；

存储元件，具备第1磁性层、第2磁性层、以及第1磁性层和第2磁性层之间的非磁性层，所述第1磁性层连接于所述第3部分；以及

电路，使写入电流流经所述第1部分和第2部分之间，对所述第2磁性层施加第1电位，在使所述第2磁性层从所述第1电位改变为所述第2电位之后，切断流经所述第1部分和第2部分之间的所述写入电流。

2.一种非易失性存储器，具备：

存储元件，具有第1端子以及第2端子，所述第1端子连接于所述第3部分；以及

电路，使写入电流流经所述第1部分和第2部分之间，对所述第2端子施加第1电位，在使所述第2端子从所述第1电位改变为所述第2电位之后，切断流经所述第1部分和第2部分之间的所述写入电流。

3.一种非易失性存储器，具备：

导线，具有第1部分、第2部分、第1部分和第2部分之间的第3部分、以及所述第2部分和第3部分之间的第4部分；

第1存储元件，具有第1端子以及第2端子，所述第1端子连接于所述第3部分；

第2存储元件，具有第3端子以及第4端子，所述第3端子连接于所述第4部分；以及

4.根据权利要求3所述的非易失性存储器，其特征在于，

所述电路在所述写入电流流过所述第1部分和第2部分之间的期间，对所述第4端子施加与所述第1电位不同的第3电位，或者将所述第4端子设为浮置状态。

5.根据权利要求4所述的非易失性存储器，其特征在于，

所述电路在所述写入电流流过所述第1部分和第2部分之间之前，对所述第4端子施加所述第3电位，或者将所述第4端子设为所述浮置状态。

6.根据权利要求4或5所述的非易失性存储器，其特征在于，

所述电路在切断所述第1部分和第2部分之间的所述写入电流之后，将所述第4端子从所述第3电位或者所述浮置状态改变为所述第2电位。