[go: up one dir, main page]

CN107579055A - 一种叠合封装结构 - Google Patents

一种叠合封装结构 Download PDF

Info

Publication number
CN107579055A
CN107579055A CN201710762485.1A CN201710762485A CN107579055A CN 107579055 A CN107579055 A CN 107579055A CN 201710762485 A CN201710762485 A CN 201710762485A CN 107579055 A CN107579055 A CN 107579055A
Authority
CN
China
Prior art keywords
semiconductor chip
lead frame
package
package structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710762485.1A
Other languages
English (en)
Inventor
曹周
徐振杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201710762485.1A priority Critical patent/CN107579055A/zh
Publication of CN107579055A publication Critical patent/CN107579055A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W72/877—

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种叠合封装结构，包括引线框架，引线框架具有相对的上表面和下表面，上表面上固定设置有被动元件，引线框架对应被动元件设置有多个引线，下表面上设置有用于容纳半导体芯片的容纳槽，半导体芯片设置于容纳槽内，且半导体芯片的焊点位于远离容纳槽的一侧，半导体芯片与引线框架之间绝缘，通过在引线框架的下表面上设置用于容纳半导体芯片的容纳槽，将半导体芯片设置于容纳槽之内，并将被动元件设置于引线框架的上表面，实现对被动元件及半导体芯片的叠合封装，同时可保护半导体芯片避免受到外界的破坏，减少封装材料的使用，节约生产成本。

Description

一种叠合封装结构
技术领域
本发明涉及电子产品技术领域，尤其涉及一种叠合封装结构。
背景技术
在半导体集成电路中，对于半导体集成电路的芯片的位置设置及封装尤为重要，良好的封装可对半导体集成电路的芯片起到安放、固定、密封、保护芯片和增强电热性能的作用。且随着半导体技术的不断发展，对于半导体元器件的封装体积要求越来越小，因此为了适应封装体积越来越小的发展趋势，市场上出现了将多个半导体芯片进行叠合封装的技术。而在这些技术中多为将多个同类型的芯片进行叠合封装，封装要求较高，且封装工艺复杂，容易在封装过程中对芯片造成损伤。
发明内容
本发明的目的在于：提供一种叠合封装结构，其能够将被动元器件与半导体芯片叠合封装为一体。
为达此目的，本发明采用以下技术方案：
提供一种叠合封装结构，包括引线框架，所述引线框架具有相对的上表面和下表面，所述上表面上固定设置有被动元件，所述引线框架对应所述被动元件设置有多个引线，所述下表面上设置有用于容纳半导体芯片的容纳槽，所述半导体芯片设置于所述容纳槽内，且所述半导体芯片的焊点位于远离所述容纳槽的槽底一侧，所述半导体芯片与所述引线框架之间绝缘。
作为一种优选的技术方案，所述半导体芯片的所述焊点与所述引线框架的所述下表面平齐。
作为一种优选的技术方案，所述引线由所述引线框架的所述上表面引出至所述下表面上。
作为一种优选的技术方案，所述被动元件的焊脚通过导电焊接材料焊接到位于所述上表面的所述引线上。
作为一种优选的技术方案，所述半导体芯片通过非导电焊接材料与所述容纳槽的槽底固定连接。
作为一种优选的技术方案，所述容纳槽的宽度大于所述半导体芯片的宽度，所述半导体芯片与所述容纳槽的侧面不接触。
作为一种优选的技术方案，所述容纳槽的深度大于所述半导体芯片的厚度。
作为一种优选的技术方案，所述半导体芯片的侧面与所述容纳槽之间的空隙采用保护材料进行填充。
作为一种优选的技术方案，所述保护材料为非导电填充材料，用于进一步的保护所述半导体芯片。
作为一种优选的技术方案，所述容纳槽的槽底中部开设贯穿所述引线框架的通孔，所述被动元件位于所述通孔处。
本发明的有益效果为：通过在引线框架的下表面上设置用于容纳半导体芯片的容纳槽，将半导体芯片设置于容纳槽之内，并将被动元件设置于引线框架的上表面，实现对被动元件及半导体芯片的叠合封装，同时可保护半导体芯片避免受到外界的破坏，减少封装材料的使用，节约生产成本。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为实施例所述叠合封装结构的结构示意图。
图中：
1、引线框架；101、上表面；102、下表面；2、被动元件；3、半导体芯片；301、焊点；4、导电焊接材料；5、非导电焊接材料；6、非导电填充材料。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
如图1所示，于本实施例中，本发明所述的一种叠合封装结构，包括引线框架1，所述引线框架1具有相对的上表面101和下表面102，所述上表面101上固定设置有被动元件2，所述引线框架1对应所述被动元件2设置有多个引线，所述下表面102上设置有用于容纳半导体芯片3的容纳槽，所述半导体芯片3设置于所述容纳槽内，且所述半导体芯片3的焊点301位于远离所述容纳槽的槽底一侧，所述半导体芯片3与所述引线框架1之间绝缘。
通过在引线框架1的下表面102上设置用于容纳半导体芯片3的容纳槽，将半导体芯片3设置于容纳槽之内，并将被动元件2设置于引线框架1的上表面101，实现对被动元件2及半导体芯片3的叠合封装。在引线框架1的下表面102上设置容纳槽，并将半导体芯片3设置于容纳槽之内，引线框架1可保护半导体芯片3避免受到外界的破坏，金属材质的引线框架1还能够更好的将半导体芯片3工作过程中产生的热量散发出去。同时，将半导体芯片3设置于引线框架1的下表面102的容纳槽内，可减少封装材料的使用，节约制造成本。
优选的，所述半导体芯片3的所述焊点301与所述引线框架1的所述下表面102平齐。
半导体芯片3的焊点301与引线框架1的下表面102平齐可便于将叠合封装好的半导体芯片3及被动元件2焊接到PCB板上，可避免半导体芯片3的焊点301与引线框架1不平齐出现的焊接不到位或虚焊的现象，保证了使用该叠合封装结构封装的被动元件2及半导体芯片3在使用时的可靠性。
优选的，所述引线由所述引线框架1的所述上表面101引出至所述下表面102上。
将与被动元件2的焊脚焊接的引线引至引线框架1的下表面102上，可方便在将叠合封装后的半导体芯片3及被动元件2焊接到PCB板上时对被动元件2的焊接，避免在焊接到PCB板上时出现操作繁复的问题。
进一步的，所述被动元件2的焊脚通过导电焊接材料4焊接到位于所述上表面101的所述引线上。
通过导电焊接材料4将被动元件2的焊脚焊接到引线框架1的上表面101的引线上，可方便的实现对被动元件2的固定。
优选的，所述半导体芯片3通过非导电焊接材料5与所述容纳槽的槽底固定连接。
通过非导电焊接材料5将半导体芯片3焊接到容纳槽的槽底上，可方便的对半导体芯片3进行固定。
优选的，所述容纳槽的宽度大于所述半导体芯片3的宽度，所述半导体芯片3与所述容纳槽的侧面不接触。
容纳槽的宽度大于半导体芯片3的宽度可方便的将半导体芯片3设置于容纳槽内，同时半导体芯片3的侧边不与容纳槽接触可防止容纳槽与半导体芯片3的接触引起的短路，保证了半导体芯片3的使用安全和使用寿命，并使得使用该叠合封装结构的产品生产更方便，对于半导体芯片3的安放要求相对较低，能够实现快速生产，提高生产效率。
具体的，所述容纳槽的深度大于所述半导体芯片3的厚度。
进一步的，所述半导体芯片3的侧面与所述容纳槽之间的空隙采用保护材料进行填充。
更进一步的，所述保护材料为非导电填充材料6，用于进一步的保护所述半导体芯片3。
对半导体芯片3与容纳槽之间的空隙采用保护材料进行填充，可加强对半导体芯片3的保护，避免半导体芯片3的脱落以及半导体芯片3与容纳槽接触引起短路。
作为一种优选的技术方案，所述容纳槽的槽底中部开设贯穿所述引线框架1的通孔，所述被动元件2位于所述通孔处。通孔的设置可便于半导体芯片3和被动元件2与空气接触，加强散热效果。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理，在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本发明的保护范围内。
以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。此外，以上多处所述的“一个实施例”、“另一个实施例”等表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims (10)

1.一种叠合封装结构，其特征在于，包括引线框架，所述引线框架具有相对的上表面和下表面，所述上表面上固定设置有被动元件，所述引线框架对应所述被动元件设置有多个引线，所述下表面上设置有用于容纳半导体芯片的容纳槽，所述半导体芯片设置于所述容纳槽内，且所述半导体芯片的焊点位于远离所述容纳槽的槽底一侧，所述半导体芯片与所述引线框架之间绝缘。
2.根据权利要求1所述的叠合封装结构，其特征在于，所述半导体芯片的所述焊点与所述引线框架的所述下表面平齐。
3.根据权利要求1所述的叠合封装结构，其特征在于，所述引线由所述引线框架的所述上表面引出至所述下表面上。
4.根据权利要求1所述的叠合封装结构，其特征在于，所述被动元件的焊脚通过导电焊接材料焊接到位于所述上表面的所述引线上。
5.根据权利要求1所述的叠合封装结构，其特征在于，所述半导体芯片通过非导电焊接材料与所述容纳槽的槽底固定连接。
6.根据权利要求1所述的叠合封装结构，其特征在于，所述容纳槽的宽度大于所述半导体芯片的宽度，所述半导体芯片与所述容纳槽的侧面不接触。
7.根据权利要求6所述的叠合封装结构，其特征在于，所述容纳槽的深度大于所述半导体芯片的厚度。
8.根据权利要求6所述的叠合封装结构，其特征在于，所述半导体芯片的侧面与所述容纳槽之间的空隙采用保护材料进行填充。
9.根据权利要求8所述的叠合封装结构，其特征在于，所述保护材料为非导电填充材料，用于进一步的保护所述半导体芯片。
10.根据权利要求1至9任一项所述的叠合封装结构，其特征在于，所述容纳槽的槽底中部开设贯穿所述引线框架的通孔，所述被动元件位于所述通孔处。
CN201710762485.1A 2017-08-30 2017-08-30 一种叠合封装结构 Pending CN107579055A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710762485.1A CN107579055A (zh) 2017-08-30 2017-08-30 一种叠合封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710762485.1A CN107579055A (zh) 2017-08-30 2017-08-30 一种叠合封装结构

Publications (1)

Publication Number Publication Date
CN107579055A true CN107579055A (zh) 2018-01-12

Family

ID=61030676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710762485.1A Pending CN107579055A (zh) 2017-08-30 2017-08-30 一种叠合封装结构

Country Status (1)

Country Link
CN (1) CN107579055A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314101A (zh) * 2023-05-24 2023-06-23 晶艺半导体有限公司 一种qfn堆叠封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246840A1 (en) * 2006-04-19 2007-10-25 Micron Technology, Inc. Integrated circuit devices with stacked package interposers
US20100019362A1 (en) * 2008-07-23 2010-01-28 Manolito Galera Isolated stacked die semiconductor packages
US20100244278A1 (en) * 2009-03-27 2010-09-30 Chipmos Technologies Inc. Stacked multichip package
US7829990B1 (en) * 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
CN204167308U (zh) * 2013-12-05 2015-02-18 江苏长电科技股份有限公司 多芯片堆叠倒正装无基岛复合式平脚金属框架结构
CN104425424A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 基板结构、半导体封装、堆迭式封装结构及其制造方法
CN106847782A (zh) * 2015-10-30 2017-06-13 新光电气工业株式会社 半导体装置及其制造方法、引线框架及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246840A1 (en) * 2006-04-19 2007-10-25 Micron Technology, Inc. Integrated circuit devices with stacked package interposers
US7829990B1 (en) * 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US20100019362A1 (en) * 2008-07-23 2010-01-28 Manolito Galera Isolated stacked die semiconductor packages
US20100244278A1 (en) * 2009-03-27 2010-09-30 Chipmos Technologies Inc. Stacked multichip package
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
CN104425424A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 基板结构、半导体封装、堆迭式封装结构及其制造方法
CN204167308U (zh) * 2013-12-05 2015-02-18 江苏长电科技股份有限公司 多芯片堆叠倒正装无基岛复合式平脚金属框架结构
CN106847782A (zh) * 2015-10-30 2017-06-13 新光电气工业株式会社 半导体装置及其制造方法、引线框架及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314101A (zh) * 2023-05-24 2023-06-23 晶艺半导体有限公司 一种qfn堆叠封装结构及其制备方法

Similar Documents

Publication Publication Date Title
KR101694657B1 (ko) 방열 구조를 갖는 반도체 패키지
TWI569404B (zh) 晶片封裝體
KR20110124065A (ko) 적층형 반도체 패키지
TWI732819B (zh) 具有磁性裝置的電子模組
KR20150112861A (ko) 반도체 패키지
CN205004324U (zh) 一种智能功率模块芯片
KR20110124064A (ko) 적층형 반도체 패키지
CN108447827A (zh) 一种电力转换电路的封装模块
JP2015056638A (ja) 半導体装置およびその製造方法
CN104600061A (zh) 一种半导体芯片的堆叠式3d封装结构
CN107579055A (zh) 一种叠合封装结构
CN102679295B (zh) 提升散热效率的光源模块及其组装方法
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
CN201490179U (zh) 电路板结构
CN101685809B (zh) 半导体封装件及其导线架
CN104299955B (zh) 一种方形扁平无引脚封装
CN101359658A (zh) 一种大功率多芯片封装结构
CN104241209A (zh) 一种室外用电源专用功率模块
CN206163478U (zh) 集成电路封装体
CN101236934A (zh) 平面栅格阵列封装构造
CN210956663U (zh) 一种防震稳固型贴片式二极管
CN204204830U (zh) 多腔体多层陶瓷双列直插式封装外壳
CN202585399U (zh) 引线框架
JP2018534776A (ja) エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置
CN211238226U (zh) 功率半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180112