CN211238226U - 功率半导体封装器件 - Google Patents

Abstract

本实用新型提供了一种功率半导体封装器件，该功率半导体封装器件包括：第一陶瓷基板，所述第一陶瓷基板的第一面设置有第一电路层；芯片，设置在所述第一电路层，并与所述第一电路层电连接；第二陶瓷基板，所述第二陶瓷基板的第二面设置有第二电路层；所述第二电路层与所述芯片及所述第一电路层分别电连接。在上述技术方案中，通过采用陶瓷基板承载芯片，并通过陶瓷基板上的电路层替代现有技术中的粗铝线，提高了芯片在连接时的可靠性，同时通过陶瓷基板改善了芯片在工作时的散热效果，通过在芯片的两侧分别设置陶瓷基板改善了芯片的散热效果。

Description

功率半导体封装器件

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及到一种功率半导体封装器件。

背景技术

随着芯片制造技术的不断发展，功率器件的小型化、集成化程度越来越高，其功率密度也不断提升，对散热要求也越来越高；而现有技术中的芯片采用传统的半包封框架+铝线焊接的封装方式，但是这种封装方式散热效率比较低，已无法满足可靠性要求。

实用新型内容

有鉴于此，本实用新型提供了一种功率半导体封装器件，用以有效地提高芯片的散热效果以及可靠性。

本实用新型提供了一种功率半导体封装器件，该功率半导体封装器件包括：第一陶瓷基板，所述第一陶瓷基板的第一面设置有第一电路层；芯片，设置在所述第一电路层，并与所述第一电路层电连接；第二陶瓷基板，所述第二陶瓷基板的第二面设置有第二电路层；所述第二电路层与所述芯片及所述第一电路层分别电连接。

在上述技术方案中，通过采用陶瓷基板承载芯片，并通过陶瓷基板上的电路层替代现有技术中的粗铝线，提高了芯片在连接时的可靠性，同时通过陶瓷基板改善了芯片在工作时的散热效果，通过在芯片的两侧分别设置陶瓷基板改善了芯片的散热效果。

在一个具体的可实施方案中，功率半导体封装器件还包括封装层，所述封装层介于所述第一陶瓷基板及所述第二陶瓷基板之间，且所述封装层包裹所述芯片。通过设置的封装层包裹上述器件，提高了功率半导体封装器件的可靠性。

在一个具体的可实施方案中，所述第一电路层设置有第一焊盘，所述第二电路层设置有第二焊盘；所述第一电路层通过所述第一焊盘与所述芯片电连接；所述第二电路层通过所述第二焊盘与所述芯片电连接。通过焊盘实现芯片与两个陶瓷基板的电连接。

在一个具体的可实施方案中，所述第一焊盘、第二焊盘分别通过锡膏与所述芯片焊接连接。提高了焊接的可靠性。

在一个具体的可实施方案中，所述第二陶瓷基板小于所述第一陶瓷基板，且所述第二陶瓷基板覆盖所述芯片。提高了芯片的散热效果。

在一个具体的可实施方案中，所述第一电路层连接有至少两个引脚，且所述引脚延伸到所述第一陶瓷基板外。通过引脚与外部电路连接。

在一个具体的可实施方案中，所述第一电路层上设置有至少一个凸点，所述第一电路层及所述第二电路层通过所述至少一个凸点电连接。通过凸点实现电连接。

在一个具体的可实施方案中，所述凸点的个数为两个，且所述两个凸点分列在所述芯片的两侧。

在一个具体的可实施方案中，所述凸点为铜凸点。保证了电连接的可靠性。

在一个具体的可实施方案中，所述第一陶瓷基板及所述第二陶瓷基板均为双面覆铜陶瓷基板。提高了芯片的散热效果。

附图说明

图1为本实用新型实施例提供的功率半导体封装器件的结构示意图；

图2为功率半导体封装器件的正面示意图；

图3为功率半导体封装器件的背面示意图。

具体实施方式

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图1所示，图1示出了本申请实施例提供的功率半导体封装器件的结构示意图；在图1所示的功率半导体封装器件中主要包括多个层叠设置的层结构，多个层叠的层结构包括：第一陶瓷基板5、芯片3、第二陶瓷基板2以及封装层1。其中，第一陶瓷基板5用于承载芯片3以及第二陶瓷基板2。第一陶瓷基板5用于承载芯片3的表面为第一表面，第一表面上设置有第一电路层，芯片3设置在第一电路层并与第一电路层电连接，在具体设置时，第一电路层设置有第一焊盘，第一电路层通过第一焊盘与芯片3电连接，在焊接时，第一焊盘通过锡膏与芯片3焊接连接，在实现芯片3与第一陶瓷基板5的固定连接的同时也实现了两者的电连接。

继续参考图1，第一电路层还设置了至少一个凸点4，在图1中凸点4的个数为两个，且两个凸点4与芯片3同层设置并分列在芯片3的两侧，两个凸点4用于与第二陶瓷基板2电连接。在设置时，凸点4为铜凸点，且凸点4为表面平整的长方体形结构，通过焊接的方式与第一电路层电连接，在本申请实施例中并不具体限定凸点4的形状，可以为上述的长方体形，也可以为表面平整的正方体形。

继续参考图1，第一电路层连接有至少两个引脚6，且引脚6延伸到第一陶瓷基板5外并用于与外部电路连接。在图1中，引脚6的个数为三个，且三个引脚6分别与芯片3以及两个凸点4一一对应连接，以方便与外部电路连接。

继续参考图1，第二陶瓷基板2与芯片3及凸点4层叠设置，如图2中所示，图2示出了功率半导体封装器件的正面示意图，第二陶瓷基板2的尺寸小于第一陶瓷基板5，但第二陶瓷基板2覆盖芯片3，同时覆盖上述的两个凸点4。在设置时，第二陶瓷基板2具有一个第二表面，第二表面设置有第二电路层，第二电路层用于与芯片3及第一电路层电连接。在连接时，第二电路层设置有第二焊盘；第二电路层通过第二焊盘与芯片3电连接，在具体焊接时，第二焊盘通过焊锡与芯片3焊接连接。同时，第二电路层也与第一电路层电连接，具体实现时，第一电路层及第二电路层通过至少一个凸点4电连接，在凸点4的个数为两个时，两个凸点4分别与第二电路层焊接连接。

在上述技术方案中，第一陶瓷基板5及第二陶瓷基板2均为双面覆铜陶瓷基板。即第一陶瓷基板5与第一电路面相对的另一面也具有覆铜层，第二陶瓷基板2与第二电路层相对的另一面也具有覆铜层。芯片3在工作时，通过位于芯片3上下两侧的两个陶瓷基板将热量传导出去，同时通过覆铜层提高了散热效率。由上述描述可以看出，使用双面覆铜陶瓷基板替换引线框架的基岛，芯片焊接在该陶瓷基板上，通过陶瓷基板实现内部芯片3与外界的绝缘，散热效率显著提升。此外，用双面覆铜陶瓷板替代粗铝线，实现芯片3与基板引脚6的连接，避免了铝线焊接带来的芯片3损伤、漏电等问题，大幅提升产品的过电流能力，提高了产品的可靠性，同时通过陶瓷基板导热，实现双面陶瓷散热，大大降低器件的热阻。

继续参考图1、图2及图3，图3示出了芯片3的背面示意图。本申请实施例提供的功率半导体封装器件还包括封装层1，该封装层1可以为树脂或者其他绝缘材料。在使用时，封装层1介于第一陶瓷基板5与第二陶瓷基板2之间，并包裹芯片3，从而保护芯片3，此外，封装层1为导热材料制备而成，封装层1分别与第一陶瓷基板5的第一面第二陶瓷基板2的第二面连接，可以将芯片3产生的热量传递出去。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种功率半导体封装器件，其特征在于，包括：

第一陶瓷基板，所述第一陶瓷基板的第一面设置有第一电路层；

芯片，设置在所述第一电路层，并与所述第一电路层电连接；

第二陶瓷基板，所述第二陶瓷基板的第二面设置有第二电路层；所述第二电路层与所述芯片及所述第一电路层分别电连接。

2.如权利要求1所述的功率半导体封装器件，其特征在于，还包括封装层，所述封装层介于所述第一陶瓷基板及所述第二陶瓷基板之间，且所述封装层包裹所述芯片。

3.如权利要求2所述的功率半导体封装器件，其特征在于，所述第一电路层设置有第一焊盘，所述第二电路层设置有第二焊盘；

所述第一电路层通过所述第一焊盘与所述芯片电连接；

所述第二电路层通过所述第二焊盘与所述芯片电连接。

4.如权利要求3所述的功率半导体封装器件，其特征在于，所述第一焊盘、第二焊盘分别通过锡膏与所述芯片焊接连接。

5.如权利要求2所述的功率半导体封装器件，其特征在于，所述第二陶瓷基板小于所述第一陶瓷基板，且所述第二陶瓷基板覆盖所述芯片。

6.如权利要求1所述的功率半导体封装器件，其特征在于，所述第一电路层连接有至少两个引脚，且所述引脚延伸到所述第一陶瓷基板外。

7.如权利要求1～6任一项所述的功率半导体封装器件，其特征在于，所述第一电路层上设置有至少一个凸点，所述第一电路层及所述第二电路层通过所述至少一个凸点电连接。

8.如权利要求7所述的功率半导体封装器件，其特征在于，所述凸点的个数为两个，且所述两个凸点分列在所述芯片的两侧。

9.如权利要求7所述的功率半导体封装器件，其特征在于，所述凸点为铜凸点。

10.如权利要求7所述的功率半导体封装器件，其特征在于，所述第一陶瓷基板及所述第二陶瓷基板均为双面覆铜陶瓷基板。

Images