[go: up one dir, main page]

CN107394037A - 压电微机电系统 - Google Patents

压电微机电系统 Download PDF

Info

Publication number
CN107394037A
CN107394037A CN201710239774.3A CN201710239774A CN107394037A CN 107394037 A CN107394037 A CN 107394037A CN 201710239774 A CN201710239774 A CN 201710239774A CN 107394037 A CN107394037 A CN 107394037A
Authority
CN
China
Prior art keywords
layer
electrode
piezoelectric layer
contact
piezo electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710239774.3A
Other languages
English (en)
Other versions
CN107394037B (zh
Inventor
夏佳杰
M·普拉布哈钱德兰·奈尔
Z·斯比阿
R·P·耶勒汉卡
R·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Singapore Business World Advanced Integrated Circuit Co ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN107394037A publication Critical patent/CN107394037A/zh
Application granted granted Critical
Publication of CN107394037B publication Critical patent/CN107394037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及压电微机电系统，为一种在通过介电层分离的衬底上包括压电堆栈的微机电系统(MEMS)装置。压电堆栈包括第一压电层与第二压电层，其具有位在第一压电层与接触垫下面的第一电极、以及位在第一压电层与第二压电层间的第二电极。第一接触穿过压电层与接触垫延展至第一电极，而第二接触穿过第二压电层延展至第二电极。接触垫防止接触开口中的第一压电层与第二压电层间形成接口，从而防止压电层在接触形成过程中遭受侵蚀。

Description

压电微机电系统
相关申请案交互参照
本申请案主张2016年4月15日提出申请的美国临时专利申请案第62/322,815号的权益，其全文是基于所有目的并入本文作为参考。
技术领域
本发明大体上是关于半导体装置及用于形成半导体装置的方法。
背景技术
压电堆栈诸如氮化铝(AlN)为主的压电堆栈等，近年来已随着趋势朝向下一代微机电系统(MEMS)而受到欢迎，微机电系统包括压电微机械超音波换能器(PMUT)、惯性传感器、共振器、射频(RF)滤波器等。多层氮化铝(AlN)提供良好的隔板/悬臂平坦度控制，并且提供更多信号输出。然而，仍需要一种容许在多层压电堆栈上形成结构但不使压电层间接口遭受破坏的程序。
发明内容
本发明的具体实施例大体上是关于半导体装置及用于形成半导体装置的方法。在一项具体实施例中，揭示一种用于形成装置的方法。该方法包括提供具有第一主表面与第二主表面的衬底(substrate)。在该衬底的至少该第一主表面上形成介电层。在该衬底上形成压电堆栈。该压电堆栈包括在该衬底的该第一主表面上具有第一电极的图案化第一底电极层、位在该图案化第一电极层上的第一压电层、位在该第一压电层上包括电极垫及第二电极的图案化第二底电极层、以及位在该第一压电层及该图案化第二电极层上的第二压电层。在该压电堆栈中形成第一接触(contact)与第二接触。该第一接触穿过该第一压电层延展，并且电耦合至该第一电极。该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕。该第二接触穿过该第二压电层延展，并且电耦合至该第二电极。
在另一具体实施例中，揭示一种微机电系统(MEMS)装置。该装置包括具有第一主表面与第二主表面的衬底，且该衬底的至少该第一主表面上形成有介电层。位在该衬底上的压电堆栈包括在该衬底的该第一主表面上具有第一电极的图案化第一底电极层、位在该图案化第一电极层上的第一压电层、位在该第一压电层上包括电极垫及第二电极的图案化第二底电极层、以及位在该第一压电层及该图案化第二电极层上的第二压电层。该装置更包括位在该压电堆栈中的第一接触与第二接触。该第一接触穿过该第一压电层延展，并且电耦合至该第一电极。该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕。该第二接触穿过该第二压电层延展，并且电耦合至该第二电极。
在又一具体实施例中，揭示一种用于形成装置的方法。该方法包括提供具有第一主表面与第二主表面的衬底。在该衬底的至少该第一主表面上形成介电层。在该衬底上形成压电堆栈，其包括具有第一电极的图案化第一底电极层、位在该图案化第一电极层上的第一压电层、位在该第一压电层上包括电极垫及第二电极的图案化第二底电极层、以及位在该第一压电层及该图案化第二电极层上的第二压电层。在该压电堆栈中形成第一接触与第二接触。该第一接触穿过该第一压电层延展，并且电耦合至该第一电极。该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕。该第二接触穿过该第二压电层延展，并且电耦合至该第二电极。本方法更包括在该第二压电堆栈上形成顶电极层。图案化该顶电极层以形成耦合至该第一接触的第一顶电极、及耦合至该第二接触的第二顶电极。
本文中所揭示的具体实施例的这些及其它优点及特征，透过参考以下说明及附图会变为显而易见。再者，要了解的是，本文中所述的各项具体实施例的特征并不互斥，并且可用各种组合及排列呈现。
附图说明
附图是并入本说明书并形成本说明书的部分，其中相似的组件符号指定相似的零件，此等附图绘示本发明的较佳具体实施例，还连同本说明书，作用在于阐释本发明各项具体实施例的原理。
图1展示微机电系统(MEMS)装置的一部分的简化截面图；以及
图2a至图2r展示该MEMS装置形成过程的一具体实施例的截面图。
主要组件符号说明：
100、200 MEMS装置
101 衬底
102、103 主表面
110 介电层
120 压电堆栈
122 晶种层
124、126 压电层
130、136 底电极层
134 电极垫
150 硬掩模层
155 顶电极层或顶电极
160、162、174 接触
172 导电填充
230、236 电极层
250 硬掩模
280、284、285 开口。
具体实施方式
具体实施例大体上是关于一种压电微机电系统(MEMS)结构或装置。MEMS装置例如可设计为传感器及共振器。就共振器而言，可在通讯应用中用于射频滤波。其它类的应用对于MEMS装置也可以使用。
图1展示MEMS装置100的一部分的简化截面图。如图所示，装置100包括衬底101。此衬底例如为诸如硅衬底的半导体衬底。其它类的衬底也可以使用。衬底作用为MEMS装置的基底。半导体衬底例如可以是用于形成多个并联的MEMS装置的半导体晶圆。处理之后，将晶圆分切以单独化MEMS装置。在一项具体实施例中，衬底包括第一主表面102与第二主表面103。第一主表面例如可称为主动面或顶面，而第二主表面可称为底面或非主动面。
介电层110布置于衬底的表面上。在一项具体实施例中，介电层布置于衬底的第一主表面上。在衬底的两个主表面上都提供介电层也可以使用。介电层可作用为牺牲层。介电层例如可以是氧化硅层。其它类的介电层也可以使用。介电层的厚度可为约0.5μm至5μm。介电层的其它厚度也可以使用。
在一项具体实施例中，压电堆栈120布置于衬底的第一主表面上。如图所示，压电堆栈包括第一压电层124与第二压电层126。举例而言，第二压电层布置于第一压电层上面。布置于压电层下面的是底电极层。举例而言，第一底电极层130布置于第一压电层下面，而第二底电极层136布置于第二压电层下面。电极层例如为图案化导电电极层。压电晶种层(seed layer)122可布置于第一压电层下面。举例而言，晶种层有助于形成第一压电层。晶种层可为约20nm至100nm厚，电极层可为约20nm至200nm厚，而压电层可为约100nm至1000nm厚。此等层的其它厚度也可以使用。
在一项具体实施例中，压电层为氮化铝(AlN)层，而电极层为钼(Mo)层。举例而言，压电堆栈包括在第一Mo电极层上方具有第一AlN层且在第二Mo电极层上方具有第二AlN层的AlN晶种层。其它类的压电层与电极层对于形成其它类的压电堆栈也可以使用。
压电堆栈包括耦合至第一电极层与第二电极层的接触。举例而言，第一接触160电耦合至第一底电极层，而第二接触162电耦合至第二底电极层。此等压电层对此等电极层作用为贯孔阶。举例而言，第一压电层作用为第一贯孔阶(V1)，而第二压电层作用为第二贯孔阶(V2)。如图所示，第一接触穿过V1与V2延展，而第二接触穿过V2延展。
接触包括导电填充(conductive fill)172。如图所示，此接触排齐(lines)贯孔开口但未将其填充。提供将贯孔开口填充的接触也可以使用。贯孔开口可使用图案化硬掩模(hard mask)层150在压电堆栈中形成。举例而言，图案化硬掩模是在蚀刻程序中用于形成贯孔开口。在一项具体实施例中，接触为具有约20nm至2000nm厚度的铝铜(AlCu)层。其它类的接触材料或厚度也可以使用。导电填充可以是铜。其它类的导电填充或厚度也可以使用。如图所示，连同硬掩模层图案化此填充。这会移除硬掩模层，有一部分留在填充下方，其位在压电堆栈将接触围绕的表面上。
导电顶电极层155布置于压电堆栈的顶端上方。在一项具体实施例中，顶电极层为具有约20nm至200nm厚度的AlCu层。其它类的电极层或厚度也可以使用。顶电极层为图案化顶电极层。举例而言，顶电极层经图案化后包括分别耦合至第一接触与第二接触的第一顶电极与第二顶电极。
如同所述，接触可穿过堆栈的多个压电或贯孔阶延展。举例而言，耦合至第一底电极层的第一接触穿过第一压电层与第二压电层或V1与V2延展。在一项具体实施例中，接触在穿过多个压电层延展时，通过电极层布置于两个相邻压电层间的一非主动部分。电极层的非主动部分例如可称为电极垫134。
电极垫有助于就不同压电阶的接触使用单一掩模形成贯孔开口的蚀刻。再者，电极垫使压电层的接口受保护，免于在形成通过多个压电层的贯穿开口的蚀刻程序中受到侵蚀。这会使压电层的接口处不会在贯孔的侧壁上形成刻痕。原因在于贯孔开口中使用电极垫而不会在多个压电层间形成接口。
如同所述，压电堆栈包括第一压电层与第二压电层。提供具有更多压电层的压电堆栈也可以使用。进一步了解的是，所示仅为MEMS装置的一部分。MEMS装置也可包括其它结构。
此装置可包括图中未示的其它组件。举例而言，装置可包括位于晶圆背面用以将压电膜悬挂的凹穴。提供用于此装置的其它组件也可以使用。
图2a至图2r展示MEMS装置200其一部分形成过程的一具体实施例的简化截面图。此MEMS装置与第1图中所述类似。如此，可以不说明或详述共通的组件。
请参阅图2a，所提供的是衬底101。衬底作用为MEMS装置的基底。此衬底例如为诸如硅衬底的半导体衬底。其它类的衬底也可以使用。衬底包括第一主表面102与第二主表面103。第一主表面例如可称为主动面或顶面，而第二主表面可称为底面或非主动面。
在图2b中，于衬底上形成介电层110。在一项具体实施例中，通过热氧化作用形成介电层。热氧化作用使衬底的表面氧化。举例而言，热氧化作用在衬底的第一主表面与第二主表面、以及边缘(图未示)上形成介电层。在另一具体实施例中，介电层可在衬底的表面上通过电浆增强型化学气相沉积(PECVD)形成。在PECVD的情形下，可在第一主表面上形成介电层。介电层可以是氧化硅。举例而言，介电层可以是热形成或沉积的氧化硅。其它类的介电层也可以使用。介电层例如可为约0.5μm至5μm厚。形成其它厚度的介电层也可以使用。
请参阅图2c，开始形成多层压电堆栈的程序。如图所示，压电晶种层122是在衬底的第一主表面上方的介电层上形成。晶种层例如为有助于形成AlN压电层的AlN晶种层。晶种层例如可通过物理气相沉积(PVD)形成。其它用于形成晶种层的技术也可以使用。晶种层可具有约20nm至100nm的厚度。形成具有其它厚度的晶种层也可以使用。
在图2d中，于衬底上形成第一电极层230。举例而言，于晶种层上方形成第一电极层。电极层为导电电极层。在一项具体实施例中，电极层为Mo层。其它类的电极层也可以使用。Mo层可通过PVD形成。电极层的厚度可为约20nm至200nm。使用其它技术形成其它类的电极层或具有其它厚度也可以使用。
请参阅图2e，图案化电极层以在晶种层122上方形成图案化第一底电极层130。若要图案化电极层230，可使用掩模与蚀刻技术。举例而言，可在电极层上形成光阻层。可使用光刻技术使光阻掩模曝露。举例而言，曝照源以具有所欲图案的光罩(reticle)曝照光阻层。此光罩的图案在显影后转移至光阻。举例而言，掩模包括用以使部分电极层曝露的开口。蚀刻将电极层的曝露部分移除以形成图案化第一底电极层130。此蚀刻例如可以是等向性蚀刻，如湿蚀刻。诸如反应性离子蚀刻(RIE)等其它类的蚀刻程序也可以使用。可在图案化电极层后，通过例如灰化来移除光阻层。其它用于移除光阻掩模的技术也可以使用。
如图2f所示，此程序接着在衬底上形成压电层124。举例而言，在晶种层及图案化底电极层上方形成压电堆栈的第一压电层。在一项具体实施例中，压电层为AlN层。第一AlN层可通过PVD形成，并且具有约100nm至1000nm的厚度。使用其它技术形成其它类的压电层或具有其它厚度也可以使用。
在图2g中，于衬底上形成电极层236。举例而言，于第一压电层上方形成第二电极层。电极层例如为Mo层。其它类的电极层也可以使用。此Mo层可通过PVD形成，并且具有约20nm至200nm的厚度。使用其它技术形成其它类的电极层或具有其它厚度也可以使用。
如图2h所示，图案化第二电极层以在第一压电层上方形成图案化第二底电极层136。掩模及蚀刻技术可用于图案化电极层。在一项具体实施例中，第二底电极层包括电极垫134。可在图案化电极层后，通过例如灰化来移除光阻层。其它用于移除光阻掩模的技术也可以使用。
请参阅图2i，于图案化第二底电极层上方形成堆栈的第二压电层126。举例而言，第二AlN层通过PVD在第一AlN及图案化第二底电极层上方形成。此AlN层例如可为约100nm至1000nm厚。使用其它技术形成其它类的压电层或具有其它厚度也可以使用。如图所示，压电堆栈包括具有图案化第一底电极层130与第二底电极层136的第一压电层124与第二压电层126。提供具有其它压电层数的多压电堆栈也可以使用。
此程序接着在多压电堆栈中形成接触。在一项具体实施例中，如图2j所示，于堆栈上方形成硬掩模250。举例而言，于第二压电层上形成硬掩模。此硬掩模可以是四乙氧基硅烷(tetraethyl orthosilicate；TEOS)硬掩模。其它类的硬掩模也可以使用。此硬掩模例如可以是Ti/TiN硬掩模。诸如化学气相沉积(CVD)、PVD或溅镀等各种技术可用于形成硬掩模。硬掩模可具有约20nm至100nm的厚度。其它厚度也可以使用。
请参阅图2k，于硬掩模中形成开口284。可使用掩模及蚀刻技术形成开口。举例而言，图案化光阻用于蚀刻硬掩模层250。此蚀刻例如为反应性离子(RIE)蚀刻。此开口对应于待于压电堆栈中形成接触贯孔处。在一项具体实施例中，接触贯孔为延展至压电堆栈上阶(upper level)的贯孔。举例而言，接触贯孔为第二接触的第二贯孔，其伸透至V2或堆栈的第二压电层。可在形成开口后，通过例如灰化来移除光阻层。其它用于移除光阻掩模的技术也可以使用。
在图2l中，压电层使用图案化硬掩模蚀刻以形成贯孔285。在一项具体实施例中，此蚀刻在堆栈的V2的第二压电层126中形成部分贯孔。在一项具体实施例中，此蚀刻为干蚀刻。举例而言，使用Cl2系化学品的RIE可予以使用。此部分贯孔例如在使图案化底电极层于第二压电层下面曝露前剩余约20nm至200nm。在部分贯孔开口下面留下其它量的压电层也可以使用。
如图2m所示，于硬掩模层中形成另一开口280。此开口可采类似方式形成为开口285。此开口对应于待于压电堆栈中形成接触贯孔处。在一项具体实施例中，接触贯孔为延展超出第二贯孔的贯孔。举例而言，接触贯孔为第一接触的第一贯孔，其穿过V2与V1延展至第一底电极130。
如图2n所示，使用硬掩模图案化压电堆栈120。举例而言，图案化压电堆栈以形成穿过压电堆栈的V2与V1的部分贯孔。如同所述，一或多个电极垫布置于顶电极层中。举例而言，第二底电极层的电极垫布置于堆栈的第一压电层与第二压电层的间。此电极垫使两个压电层间不存在压电界面。
此蚀刻将第二压电层、电极垫及第一压电层蚀刻以形成第二部分贯孔。在一项具体实施例中，此蚀刻为干蚀刻。此蚀刻例如与形成第二部分贯孔的蚀刻相同或类似。此第二部分贯孔例如在使第一图案化底电极层于第二压电层下面曝露前剩余约20nm至200nm。在此部分贯孔开口下面留下其它量的压电层也可以使用。此剩余量较佳为与第一部分贯孔的剩余量一样。可在形成第二部分贯孔后，通过例如灰化来移除光阻层。其它用于移除光阻掩模的技术也可以使用。接触开口可为约1μm至10μm。其它尺寸的接触开口也可以使用。
请参阅图2o，此蚀刻将压电层的剩余部分移除以使电极层曝露。举例而言，此蚀刻将压电层在部分第一贯孔与第二贯孔中的剩余部分移除，使第一底电极层与第二底电极层曝露。在一项具体实施例中，此蚀刻为湿蚀刻。此湿蚀刻例如为使用氢氧化四甲基铵(tetramethylammonium hydroxide；TMAH)的湿蚀刻。此湿蚀刻已提升压电层与电极层间的选择性。此确保剩余压电材料在移除时，不会穿透底电极层。再者，由于有电极垫层，压电接口并不存在，因而没有压电界面会遭到破坏。
请参阅图2p，于衬底上形成导电层(图未示)。此导电层例如包覆硬掩模的表面，并且排齐贯孔。在一项具体实施例中，导电层作用为供贯孔用以形成接触的填充层。如图所示，导电层排齐贯孔但未将其填充。提供将贯孔填充的填充层也可以使用。在一项具体实施例中，导电层为具有约20nm至200nm厚度的AlCu层。其它类的导电层或厚度也可以使用。导电层可通过PVD形成。其它技术也可用于形成导电层。
将接触填充层图案化。掩模及蚀刻技术可用于图案化接触填充层。举例而言，图案化光阻掩模可当作蚀刻用的蚀刻掩模用于图案化接触填充层。此蚀刻例如可以是湿蚀刻或干蚀刻。将接触填充层图案化会在围绕贯孔的硬掩模上留下一部分以形成接触174。
请参阅图2q，将硬掩模250的曝露部分移除，使压电堆栈120的顶端曝露。移除硬掩模时，例如可将同一蚀刻掩模用于图案化接触填充层。此硬掩模例如可通过诸如RIE的蚀刻来移除。使用湿蚀刻也可用的。
如图2r所示，于衬底上形成导电层。举例而言，导电层包覆压电堆栈的表面，并且排齐贯孔中的接触填充层。在一项具体实施例中，导电层作用为顶电极层。在一项具体实施例中，导电层为具有约20nm至200nm厚度的AlCu层。其它类的导电层或厚度也可以使用。导电层可通过PVD形成。其它技术也可用于形成导电层。顶电极层使用掩模及蚀刻技术图案化以形成耦合至接触的顶电极155。举例而言，第一顶电极耦合至该第一接触，而第二顶电极耦合至该第二接触。
此程序接着形成装置的其它组件。举例而言，此程序可接着在衬底的背面上形成凹穴以将压电膜悬挂。亦可进行其它程序以完成本装置。
本发明可体现成其它特定形式而不会脱离其精神或主要特性。因此，前述具体实施例在所有层面都要视为说明性，而不是限制本文中所述的发明。本发明的范畴从而是由随附的权利要求书指出，而不是由前述说明指出，而且均等于权利要求书的意义及范围内的所有变更全都意欲囊括于其中。

Claims (20)

1.一种用于形成装置的方法，其包含：
提供具有第一主表面与第二主表面的衬底；
在该衬底的至少该第一主表面上形成介电层；
在该衬底上形成压电堆栈，其中，该压电堆栈至少包含：
在该衬底的该第一主表面上具有第一电极的图案化第一底电极层，
位在该图案化第一电极层上的第一压电层，
位在该第一压电层上的图案化第二底电极层，其中，该图案化第二电极层包括电极垫及第二电极，以及
位在该第一压电层及该图案化第二电极层上的第二压电层；以及
在该压电堆栈中形成第一接触与第二接触，其中，
该第一接触穿过该第一压电层延展，并且电耦合至该第一电极，该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕，以及
该第二接触穿过该第二压电层延展，并且电耦合至该第二电极。
2.如权利要求1所述的方法，其中，该压电堆栈包含附加图案化电极层及压电层。
3.如权利要求1所述的方法，更包含：
在该第二压电堆栈上形成顶电极层；以及
图案化该顶电极层以形成耦合至该第一接触的第一顶电极、及耦合至该第二接触的第二顶电极。
4.如权利要求3所述的方法，其中，该顶电极层包含铝铜(AlCu)。
5.如权利要求1所述的方法，其中，该图案化第一底电极层与该图案化第二底电极层包含钼(Mo)。
6.如权利要求1所述的方法，其中，该第一压电层与该第二压电层包含氮化铝(AlN)。
7.如权利要求1所述的方法，其中，在该压电堆栈中形成该第一接触与该第二接触包含：
在该第二压电层上方形成硬掩模；
图案化该硬掩模以形成使该压电堆栈对应于该第二接触的顶端曝露的第二贯孔开口；
蚀刻该第二压电层以形成不使该第二电极曝露的部分贯孔；
图案化该硬掩模以形成使该压电堆栈对应于该第一接触的顶端曝露的第一贯孔开口；以及
蚀刻通过该第一贯孔开口所曝露的该压电堆栈以形成穿过该第二压电层、该电极垫及该第一压电层延展但不使该第一电极曝露的第二部分贯孔。
8.如权利要求7所述的方法，其中，在该压电堆栈中形成该第一接触与该第二接触更包含形成最终蚀刻以：
移除该第一压电层在该第一部分贯孔开口中的其余部分以使该第一电极曝露；以及
移除该第二压电层在该第二部分贯孔开口中的其余部分以使该第二电极曝露。
9.如权利要求8所述的方法，其中，该最终蚀刻包含湿蚀刻，其中，该电极垫防止该第一压电层与该第二压电层间形成接口以避免该湿蚀刻造成侵蚀。
10.如权利要求9所述的方法，其中，该湿蚀刻包含氢氧化四甲基铵(TMAH)湿蚀刻。
11.如权利要求7所述的方法，更包含：
在耦合至该第一电极的该第一贯孔开口中形成该第一接触；
在耦合至该第二电极的该第二贯孔开口中形成该第二接触；以及
其中，该第一接触与该第二接触排齐该第一贯孔开口与该第二贯孔开口但未填充该第一贯孔开口与该第二贯孔开口。
12.如权利要求11所述的方法，更包含：
在该第二压电堆栈上形成顶电极层；以及
图案化该顶电极层以形成耦合至该第一接触的该第一电极、及耦合至该第二接触的第二电极层。
13.如权利要求1所述的方法，更包含在该衬底之后侧形成凹穴以将该压电堆栈悬挂。
14.一种微机电系统(MEMS)装置，其包含：
具有第一主表面与第二主表面的衬底；
位在该衬底的至少该第一主表面上的介电层；
位在该衬底上的压电堆栈，其中，该压电堆栈至少包含：位在该衬底的该第一主表面上具有第一电极的图案化第一底电极层，
位在该图案化第一电极层上的第一压电层，
位在该第一压电层上的图案化第二底电极层，其中，该图案化第二电极层包括电极垫及第二电极，以及
位在该第一压电层及该图案化第二电极层上的第二压电层；以及
位在该压电堆栈中的第一接触与第二接触，其中，
该第一接触穿过该第一压电层延展，并且电耦合至该第一电极，该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕，以及
该第二接触穿过该第二压电层延展，并且电耦合至该第二电极。
15.如权利要求14所述的装置，更包含：
位在耦合至该第一接触的该第一压电层上的第一顶电极；以及
位在耦合至该第二接触的该第二压电层上的第二顶电极。
16.如权利要求15所述的装置，其中，该顶电极层包含铝铜(AlCu)。
17.如权利要求14所述的装置，其中，该图案化第一底电极层与该图案化第二底电极层包含钼(Mo)。
18.如权利要求14所述的装置，其中，该第一压电层与该第二压电层包含氮化铝(AlN)。
19.一种用于形成装置的方法，其包含：
提供具有第一主表面与第二主表面的衬底；
在该衬底的至少该第一主表面上形成介电层；
在该衬底上形成压电堆栈，其中，该压电堆栈至少包含：
具有第一电极的图案化第一底电极层，
位在该图案化第一电极层上的第一压电层，
位在该第一压电层上的图案化第二底电极层，其中，该图案化第二电极层包括电极垫及第二电极，以及
位在该第一压电层及该图案化第二电极层上的第二压电层；
在该压电堆栈中形成第一接触与第二接触，其中，
该第一接触穿过该第一压电层延展，并且电耦合至该第一电极，该第一接触是由介于该第一压电层与该第二压电层间的该电极垫所围绕，以及
该第二接触穿过该第二压电层延展，并且电耦合至该第二电极；
在该第二压电堆栈上形成顶电极层；以及
图案化该顶电极层以形成耦合至该第一接触的第一顶电极、及耦合至该第二接触的第二顶电极。
20.如权利要求19所述的方法，其中，在该压电堆栈中形成该第一接触与该第二接触包含：
在该第二压电层上方形成硬掩模；
图案化该硬掩模以形成使该压电堆栈对应于该第二接触的顶端曝露的第二贯孔开口；
蚀刻该第二压电层以形成不使该第二电极曝露的部分贯孔；
图案化该硬掩模以形成使该压电堆栈对应于该第一接触的顶端曝露的第一贯孔开口；
蚀刻通过该第一贯孔开口所曝露的该压电堆栈以形成穿过该第二压电层、该电极垫及该第一压电层延展但不使该第一电极曝露的第二部分贯孔；以及
进行最终蚀刻以：
移除该第一压电层在该第一部分贯孔开口中的其余部分以使该第一电极曝露，以及
移除该第二压电层在该第二部分贯孔开口中的其余部分以使该第二电极曝露。
CN201710239774.3A 2016-04-15 2017-04-13 压电微机电系统 Active CN107394037B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662322815P 2016-04-15 2016-04-15
US62/322,815 2016-04-15
US15/256,727 US10490728B2 (en) 2016-04-15 2016-09-05 Fabrication methods for a piezoelectric micro-electromechanical system (MEMS)
US15/256,727 2016-09-05

Publications (2)

Publication Number Publication Date
CN107394037A true CN107394037A (zh) 2017-11-24
CN107394037B CN107394037B (zh) 2020-05-19

Family

ID=60039578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710239774.3A Active CN107394037B (zh) 2016-04-15 2017-04-13 压电微机电系统

Country Status (3)

Country Link
US (1) US10490728B2 (zh)
CN (1) CN107394037B (zh)
TW (1) TWI647172B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109141559A (zh) * 2018-08-29 2019-01-04 杭州电子科技大学 一种大量程双模热感桥式微流量计
CN109459145A (zh) * 2018-11-12 2019-03-12 中国科学院长春光学精密机械与物理研究所 基于微机电谐振器的双波段非制冷红外探测器的制备方法
CN110333009A (zh) * 2019-01-04 2019-10-15 友达光电股份有限公司 压电感测器
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111151431A (zh) * 2018-11-08 2020-05-15 格芯新加坡私人有限公司 压电微机械超声换能器及其制造方法
CN111682098A (zh) * 2020-06-12 2020-09-18 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置
WO2021248539A1 (zh) * 2020-06-12 2021-12-16 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置
CN114105082A (zh) * 2020-08-27 2022-03-01 世界先进积体电路股份有限公司 压电微机械超声波换能器及其制作方法
CN114730572A (zh) * 2020-03-30 2022-07-08 西部数据技术公司 用于减轻平面外力和挠曲振动的相位变化的基于压电的微致动器布置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153713B2 (en) * 2014-04-11 2018-12-11 Fondzione Istituto Italiano Di Tecnologia Device for harvesting energy from a fluidic flow including a thin film of piezoelectric material
CN108217581B (zh) * 2017-01-20 2021-03-16 迈尔森电子（天津）有限公司 一种mems压电传感器及其制作方法
US10988376B2 (en) * 2017-12-13 2021-04-27 Vanguard International Semiconductor Singapore Pte. Ltd. Monolithic integration of piezoelectric micromachined ultrasonic transducers and CMOS and method for producing the same
US10214415B1 (en) * 2018-03-02 2019-02-26 National Technology & Engineering Solutions Of Sandia, Llc Hybrid CMOS-MEMS devices adapted for high-temperature operation and method for their manufacture
WO2020026735A1 (ja) * 2018-07-30 2020-02-06 株式会社村田製作所 Ｍｅｍｓデバイス
US11417309B2 (en) * 2018-11-29 2022-08-16 Ascent Venture, Llc. Ultrasonic transducer with via formed in piezoelectric element and method of fabricating an ultrasonic transducer including milling a piezoelectric substrate
US11050012B2 (en) * 2019-04-01 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to protect electrodes from oxidation in a MEMS device
US11371133B2 (en) * 2020-07-17 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Undercut-free patterned aluminum nitride structure and methods for forming the same
US11825750B2 (en) 2020-10-29 2023-11-21 Vanguard International Semiconductor Corporation Micro-electromechanical system device and method of forming the same
TWI775231B (zh) * 2020-12-04 2022-08-21 世界先進積體電路股份有限公司 微機電裝置及其形成方法
US20230027129A1 (en) * 2021-07-20 2023-01-26 Skyworks Solutions, Inc. Acoustic wave devices with thermal bypass
US20250055434A1 (en) * 2021-09-10 2025-02-13 Akoustis, Inc. Methods of forming piezoelectric layers having alternating polarizations
WO2024097095A1 (en) * 2022-10-31 2024-05-10 Applied Materials, Inc. High power seed layer patterning on piezoelectric thin films for piezoelectric device fabrication
KR20250105642A (ko) * 2022-10-31 2025-07-08 어플라이드 머티어리얼스, 인코포레이티드 압전 디바이스 제조 동안 동적 바이어스를 이용한 압전 필름들의 기판내 응력 제어
TWI850161B (zh) * 2023-12-04 2024-07-21 國立成功大學 積層壓電元件及應用其之微機電揚聲器
CN119053227B (zh) * 2024-10-28 2025-02-14 成都纤声科技有限公司 一种声学压电结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148291A (zh) * 1995-08-17 1997-04-23 摩托罗拉公司 单片薄膜谐振器格型滤波器及其制造方法
US20100045145A1 (en) * 2008-08-19 2010-02-25 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
US20110277286A1 (en) * 2010-05-11 2011-11-17 Hao Zhang Methods for wafer level trimming of acoustically coupled resonator filter
US20120216378A1 (en) * 2010-03-24 2012-08-30 Wester Digital (Fremont), Llc Method and system for providing a piezoelectric multilayer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172494A (ja) * 2007-01-11 2008-07-24 Fujitsu Media Device Kk 圧電薄膜共振器、弾性波デバイスおよび弾性波デバイスの製造方法。
JP5288719B2 (ja) * 2007-03-27 2013-09-11 京セラ株式会社 液体吐出ヘッド用積層圧電アクチュエータおよびその製造方法ならびに液体吐出ヘッド
US20120274647A1 (en) 2011-04-26 2012-11-01 Qualcomm Mems Technologies, Inc. Piezoelectric resonators and fabrication processes
WO2015171224A1 (en) 2014-05-09 2015-11-12 Chirp Microsystems, Inc. Micromachined ultrasound transducer using multiple piezoelectric materials

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148291A (zh) * 1995-08-17 1997-04-23 摩托罗拉公司 单片薄膜谐振器格型滤波器及其制造方法
US5692279A (en) * 1995-08-17 1997-12-02 Motorola Method of making a monolithic thin film resonator lattice filter
US20100045145A1 (en) * 2008-08-19 2010-02-25 Nihon Dempa Kogyo Co., Ltd. Piezoelectric component and manufacturing method thereof
US20120216378A1 (en) * 2010-03-24 2012-08-30 Wester Digital (Fremont), Llc Method and system for providing a piezoelectric multilayer
US20110277286A1 (en) * 2010-05-11 2011-11-17 Hao Zhang Methods for wafer level trimming of acoustically coupled resonator filter

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109141559A (zh) * 2018-08-29 2019-01-04 杭州电子科技大学 一种大量程双模热感桥式微流量计
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111129281B (zh) * 2018-10-31 2023-10-17 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
US11329098B2 (en) 2018-11-08 2022-05-10 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof
CN111151431A (zh) * 2018-11-08 2020-05-15 格芯新加坡私人有限公司 压电微机械超声换能器及其制造方法
CN109459145A (zh) * 2018-11-12 2019-03-12 中国科学院长春光学精密机械与物理研究所 基于微机电谐振器的双波段非制冷红外探测器的制备方法
CN109459145B (zh) * 2018-11-12 2020-09-04 中国科学院长春光学精密机械与物理研究所 基于微机电谐振器的双波段非制冷红外探测器的制备方法
CN110333009A (zh) * 2019-01-04 2019-10-15 友达光电股份有限公司 压电感测器
CN110333009B (zh) * 2019-01-04 2021-06-04 友达光电股份有限公司 压电感测器
CN114730572A (zh) * 2020-03-30 2022-07-08 西部数据技术公司 用于减轻平面外力和挠曲振动的相位变化的基于压电的微致动器布置
CN111682098A (zh) * 2020-06-12 2020-09-18 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置
WO2021248538A1 (zh) * 2020-06-12 2021-12-16 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置
WO2021248539A1 (zh) * 2020-06-12 2021-12-16 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置
CN114105082A (zh) * 2020-08-27 2022-03-01 世界先进积体电路股份有限公司 压电微机械超声波换能器及其制作方法

Also Published As

Publication number Publication date
CN107394037B (zh) 2020-05-19
TWI647172B (zh) 2019-01-11
TW201738169A (zh) 2017-11-01
US20170301853A1 (en) 2017-10-19
US10490728B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN107394037A (zh) 压电微机电系统
CN101849289B (zh) 制备三层梁的方法和设备
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
TW200832615A (en) Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
JP2010508167A5 (zh)
JP2010508167A (ja) マイクロマシンデバイスの製造方法
TW201034933A (en) Microelectromechanical device with isolated microstructures and method of producing same
WO2009077538A2 (en) Process of assembly with buried marks
CN105190865A (zh) 半导体装置及半导体装置的制造方法
EP3525252A1 (en) Cmp stop layer and sacrifice layer for high-yield small size mram devices
US8053951B2 (en) Thin film piezoelectric actuators
US20160064647A1 (en) Size-controllable opening and method of making same
TWI654781B (zh) 壓電式層裝置的製造方法以及相關的壓電式層裝置
CN112997056B (zh) 具有多层膜片的半导体换能器装置以及制造具有多层膜片的半导体换能器装置的方法
US8551856B2 (en) Embedded capacitor and method of fabricating the same
JPWO2011036819A1 (ja) 半導体装置の製造方法
US7332403B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
CN111591951A (zh) 一种超声传感器结构及其制造方法
JP6692995B2 (ja) 超伝導配線構造体において抵抗素子を形成するための方法
TW201002610A (en) Manufacturing method of microstructure for an integral semiconductor process
CN102194773A (zh) 半导体装置及其制造方法
JP2011038780A (ja) 半導体装置及び半導体装置の製造方法
JP5092621B2 (ja) 配線基板およびその製造方法
CN101638213B (zh) 可整合半导体制程的微结构制造方法
JPH08107143A (ja) 多層配線層の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200306

Address after: Singapore

Applicant after: Singapore business world advanced integrated circuit Co.,Ltd.

Address before: Singapore, Singapore City

Applicant before: GlobalFoundries Semiconductor Pte. Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant