CN107170816A - 一种横向绝缘栅双极型晶体管 - Google Patents

Abstract

本发明属于半导体功率器件技术领域，具体的说是涉及一种横向绝缘栅双极型晶体管。本发明通过在传统横向绝缘栅双极型晶体管的基础上，在器件表面沿沟道长度方向刻蚀沟槽形成三维结构，形成具有三维结构的横向绝缘栅双极型晶体管；同时在器件三维漂移区表面形成多晶二极管并在集电极附近集成三维PMOS和齐纳二极管。本发明结构具有比传统LIGBT更低的正向导通压降并在导通过程中不存在负阻现象，同时具有更高的器件击穿电压，更快的关断速度和更低的关断损耗。

Description

一种横向绝缘栅双极型晶体管

技术领域

本发明属于半导体功率器件技术领域，具体的说是涉及一种横向绝缘栅双极型晶体管。

背景技术

绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件，它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为中高功率电力电子领域的主流功率开关器件，广泛应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。国际知名半导体公司，如ABB，Infineon(IR)，ST，Renesas，Mitsubishi，FuJi等相继投入到IGBT的研发和制造中。近年来，作为功率电子学的热点领域，IGBT更是获得了美国、日本和欧洲等发达国家和地区的高度重视。

IGBT在导通过程中，电子经过MOS沟道进入N型漂移区中，从而引起P型集电区向漂移区注入大量的空穴。因此，处于开态的IGBT漂移区中存储有大量的过剩电子-空穴对，这些电子-空穴对形成电导调制效应，极大地降低了漂移区电阻，从而降低正向导通压降VCE。实际应用中，为减小开态损耗，总是希望VCE越低越好。但VCE越低意味着电导调制效应越强烈，漂移区中过剩的电子-空穴对越多，这些大量的电子-空穴对在IGBT关断过程中需要被全部抽取和复合，从而导致关断损耗EOFF增加。VCE与EOFF是IGBT的一组重要的折中关系，它直接关系到开态损耗与关断损耗的大小。IGBT每一代产品的更迭，其中都包含对该折中关系的优化。

目前，横向功率器件广泛采用绝缘层上硅(SOI)技术，以减小寄生电容、抑制衬底电流、消除衬底引起的闩锁效应等。其典型的制备工艺包括注氧隔离SIMOX技术、键合技术以及Smart-Cut技术等。横向IGBT(LIGBT)由于栅驱动功率小、电流处理能力强、易于集成的优点，广泛应用于功率集成IC(PICs)以及智能功率IC中，其基本结构如图1所示。由于关断过程需要抽取漂移区中的过剩载流子，导致其关断时间较长，关断损耗较大，限制了LIGBT在高频领域的应用。为改善LIGBT的VCE-EOFF折中关系，最有效的方法是在关断过程中增加电子抽取通路，以减小电流的下降时间，典型结构为阳极短路(SA-LIGBT)结构，如图2所示。然而，该结构在正向导通时，电子通过N+发射区5、P型体区4的表面沟道、低掺杂N型漂移区3、集电极N+区8到达集电极，形成寄生MOS结构，产生电子电流通路，会导致导通曲线呈现负阻现象，并减弱漂移区的电导调制效应，增大正向导通压降，不利于器件的实际应用。

发明内容

本发明的目的在于提供一种高速低损耗的横向绝缘栅双极型晶体管。本发明结构通过在传统横向绝缘栅双极型晶体管的基础上，在器件表面沿沟道长度方向刻蚀沟槽形成三维结构，形成具有三维结构的横向绝缘栅双极型晶体管；在器件三维漂移区表面形成多晶二极管并在集电极附近集成三维PMOS和齐纳二极管。在阻断状态下，通过器件表面三维多晶二极管反偏状态下漂移区耗尽提供的电荷和三维场板作用，在提高LIGBT器件漂移区掺杂浓度的同时可获得比传统LIGBT结构更高的耐压；在器件关断过程中，随着集电极电压的增加，利用集电极电压的变化以及表面多晶二极管和齐纳二极管形成的自偏置效应使集电极附近的PMOS自动开启并导通，在集电极端形成电子电流通路，加快LIGBT内部的载流子抽取，同时三维多晶二极管漂移区耗尽提供的电荷和三维场板作用加快器件漂移区耗尽层在垂直于沟道长度方向的扩展，进一步加快LIGBT器件内部的载流子抽取，从而提高器件的关断速度，进一步降低器件的关断损耗；在导通状态下，集电极电压较低，表面多晶二极管和齐纳二极管(或二极管串)形成的自偏置效应使集电极附近的PMOS处于关断状态，电子电流通路被截断，附加结构的存在不会影响器件的正向导通特性，在导通过程中不存在负阻现象，同时三维三栅结构增加了栅结构的等效宽度，进一步减小了器件的正向导通压降。因此，本发明结构具有比传统LIGBT更低的正向导通压降并在导通过程中不存在负阻现象，同时具有更高的器件击穿电压，更快的关断速度和更低的关断损耗。本发明结构不仅适用于N型LIGBT器件，也适用于P型LIGBT器件，仅需将结构中材料的掺杂类型进行N和P的互换。为了描述方便以下仅以N型LIGBT器件为例来说明。

本发明的技术方案是：如图3所示，一种横向绝缘栅双极型晶体管，其半元胞结构包括从下至上依次层叠设置的衬底1、绝缘层2和第一N型低掺杂区3；其特征在于，沿器件纵向方向，所述第一N型低掺杂区3为二级阶梯状，定义第二级阶梯的垂直高度大于第一级阶梯，所述第一N型低掺杂区3上层两侧分别具有P型体区4和N型缓冲区7，沿器件纵向方向，所述P型体区4和N型缓冲区7均为二级阶梯状；在第一N型低掺杂区3第二级阶梯和P型体区4及N型缓冲区7第二级阶梯之间具有第二N型低掺杂区150；所述P型体区4上层具有相互并列设置的P+接触区6和N+发射区5，其中N+发射区5位于靠近N型缓冲区7的一侧，所述P+接触区6和N+发射区5均为二级阶梯状；所述P+接触区6和部分N+发射区5上表面具有发射极金属电极130，所述发射极金属电极130为二级阶梯状；所述P型体区4上表面具有第一栅极结构，所述第一栅极结构由第一栅介质层110和位于第一栅介质层110上表面的第一多晶硅栅电极120构成，沿器件纵向方向，所述第一栅介质层110的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面和侧面接触，第一栅介质层110的下表面还与部分N+发射区5的上表面接触，第一多晶硅栅电极120的上表面是水平面或二级阶梯状；所述N型缓冲区7中具有P型集电区8、高掺杂N+区9和高掺杂P+区10，高掺杂N+区9和高掺杂P+区10相互接触且高掺杂N+区9位于靠近P型体区4的一侧；所述P型集电区8、高掺杂N+区9和高掺杂P+区10均为二级阶梯状；所述P型集电区8上表面远离P型体区4一侧具有集电极金属电极131，所述集电极金属电极131为二级阶梯状；所述高掺杂N+区9和高掺杂P+区10的上表面具有金属电极132，所述金属电极132为二级阶梯状；所述N型缓冲区7的上表面具有第二栅极结构，所述第二栅极结构由第二栅介质层111和位于第二栅介质层111上表面的第二多晶硅电极124构成，沿器件纵向方向，所述第二栅介质层111的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面和侧面接触，第二栅介质层111的下表面还与部分P型集电区8和高掺杂P+区10的上表面接触，第二多晶硅电极124的上表面是水平面或二级阶梯状；在所述P型体区4和N型缓冲区7之间的器件上表面具有介质层112，沿器件纵向方向，所述介质层112的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面接触，所述介质层112的下表面还与部分N型缓冲区7的上表面接触；所述介质层112上表面具有多晶硅P+区121、P型区122和N+区123，其中P型区122位于多晶硅P+区121和N+区123之间并相互连接形成多晶硅二极管，P+区121位于靠近P型体区4的一侧，N+区123位于靠近N型缓冲区7一侧，沿器件纵向方向，多晶硅P+区121、P型区122和N+区123的上表面是水平面或二级阶梯状；所述发射极金属电极130与多晶硅P+区121之间电气连接，所述多晶硅N+区123与第二多晶硅电极124之间电气连接并且所述多晶硅N+区123与第二多晶硅电极124通过齐纳二极管140与集电极金属131之间电气连接，其中齐纳二极管140的阴极接集电极金属131，齐纳二极管140的阳极接多晶硅N+区123与第二多晶硅电极124。

上述方案为本发明总的技术方案，上述方案中所述的器件纵向方向对应如图中所示三维直角坐标系中的Y轴方向，器件横向方向对应X轴方向，在器件俯视图中，X轴和Y轴在同一水平面且相互垂直，器件垂直方向对应Z轴方向。

进一步的，所述第二N型低掺杂区150的掺杂浓度等于或大于第一N型低掺杂区3的掺杂浓度。

进一步的，所述齐纳二极管集成在介质层112上方靠近集电极金属电极131一侧，相应的集电极金属电极131延伸至与介质层112侧面接触并覆盖部分齐纳二极管上表面。

进一步的，所述齐纳二极管由多个串联的二极管所取代，二极管串的阳极接集电极金属131，阴极接多晶硅高掺杂N+区123与多晶硅电极124，并且二极管串的开启电压值大于PMOS的阈值电压绝对值。

进一步的，上述方案中，如图11所示，所述多晶硅P+区121和多晶硅N+区123之间还具有电容151。所述电容可以通过表面布线时由多晶硅电极124和发射极金属电极130之间形成的寄生电容形成，也可通过在N型低掺杂漂移区3中或表面布线的多晶硅层和或金属层中通过集成电容形成。

在本发明的方案中，多晶硅P型区122还可以采用N型材料；栅介质层110，介质层111和介质层112的厚度和材料可以相同也可以不同，所用的材料可以是二氧化硅(SiO₂)，也可以是三氧化二铝(Al₂O₃)，二氧化铪(H_fO₂)或者氮化硅(Si₃N₄)等高K材料；器件所用半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等予以实现。

本发明的有益效果是：在导通状态下，本发明结构具有比传统LIGBT更低的导通压降并且在导通过程中不存在负阻现象；在阻断状态下，具有更高的击穿电压；同时在关断过程中，具有更快的关断速度和更低的关断损耗。

附图说明

图1是传统的横向绝缘栅双极型晶体管示意图；

图2是传统的阳极短路横向绝缘栅双极型晶体管示意图；

图3是实施例1的晶体管半元胞三维结构示意图；

图4是图3结构沿AA’线的剖面示意图；

图5是图3结构沿BB’线的剖面示意图；

图6是图3结构沿CC’线的剖面示意图；

图7是图3结构沿DD’线的剖面示意；。

图8是图3结构沿EE’线的剖面示意图；

图9是实施例2晶体管半元胞三维结构示意图；

图10是实施例3晶体管半元胞三维结构示意图；

图11是实施例4晶体管半元胞三维结构示意图；

图12是实施例5晶体管制作方法基本工艺流程图；

图13是本发明提供的一种横向绝缘栅双极型晶体管制作方法外延生长形成N型低掺杂区150层后的结构示意图；

图14是本发明提供的一种横向绝缘栅双极型晶体管制作方法通过刻蚀工艺在器件表面形成沿X方向的沟槽后的结构示意图；

图15是本发明提供的一种横向绝缘栅双极型晶体管制作方法形成具有折叠结构的N型缓冲层7后的结构示意图；

图16是本发明提供的一种横向绝缘栅双极型晶体管制作方法形成介质层和多晶硅层后的结构示意图；

图17是本发明提供的一种横向绝缘栅双极型晶体管制作方法完成各区离子注入和退火后的结构示意图；

图18是本发明提供的一种横向绝缘栅双极型晶体管制作方法完成金属互联后的结构示意图；

图1-图17中：1为P型衬底、2为埋氧化层、3为低掺杂N型区、4为P型体区、5为N+发射区、6为高掺杂P+区、7为N型缓冲层、8为P型集电区、9为高掺杂N+区、10为P型区、110为栅介质层、111为第一介质层、112为第二介质层、120为栅电极、121为多晶硅P+区、122为多晶硅P型区、123为多晶硅N+区、124为多晶硅电极、125多晶硅P+区、126为多晶硅N+区、130为发射极金属电极、131为集电极金属电极、132为第一金属电极，140为齐纳二极管，150为低掺杂N型区，151为电容。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述。

实施例1

如图3所示，为本例的结构示意图，其半元胞结构包括从下至上依次层叠设置的衬底1、绝缘层2和第一N型低掺杂区3；其特征在于，沿器件纵向方向，所述第一N型低掺杂区3为二级阶梯状，定义第二级阶梯的垂直高度大于第一级阶梯，所述第一N型低掺杂区3上层两侧分别具有P型体区4和N型缓冲区7，沿器件纵向方向，所述P型体区4和N型缓冲区7均为二级阶梯状；在第一N型低掺杂区3第二级阶梯和P型体区4及N型缓冲区7第二级阶梯之间具有第二N型低掺杂区150；所述P型体区4上层具有相互并列设置的P+接触区6和N+发射区5，其中N+发射区5位于靠近N型缓冲区7的一侧，所述P+接触区6和N+发射区5均为二级阶梯状；所述P+接触区6和部分N+发射区5上表面具有发射极金属电极130，所述发射极金属电极130为二级阶梯状；所述P型体区4上表面具有第一栅极结构，所述第一栅极结构由第一栅介质层110和位于第一栅介质层110上表面的第一多晶硅栅电极120构成，沿器件纵向方向，所述第一栅介质层110的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面接触，第一栅介质层110的下表面还与部分N+发射区5的上表面接触，第一多晶硅栅电极120的上表面是水平面；所述N型缓冲区7中具有P型集电区8、高掺杂N+区9和高掺杂P+区10，高掺杂N+区9和高掺杂P+区10相互接触且高掺杂N+区9位于靠近P型体区4的一侧；所述P型集电区8、高掺杂N+区9和高掺杂P+区10均为二级阶梯状；所述P型集电区8上表面远离P型体区4一侧具有集电极金属电极131，所述集电极金属电极131为二级阶梯状；所述高掺杂N+区9和高掺杂P+区10的上表面具有金属电极132，所述金属电极132为二级阶梯状；所述N型缓冲区7的上表面具有第二栅极结构，所述第二栅极结构由第二栅介质层111和位于第二栅介质层111上表面的第二多晶硅电极124构成，沿器件纵向方向，所述第二栅介质层111的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面接触，第二栅介质层111的下表面还与部分P型集电区8和高掺杂P+区10的上表面接触，第二多晶硅电极124的上表面是水平面；在所述P型体区4和N型缓冲区7之间的器件上表面具有介质层112，沿器件纵向方向，所述介质层112的下表面依次与第一N型低掺杂区3第一阶梯的上表面和第二N型低掺杂区150的上表面接触，所述介质层112的下表面还与部分N型缓冲区7的上表面接触；所述介质层112上表面具有多晶硅P+区121、P型区122和N+区123，其中P型区122位于多晶硅P+区121和N+区123之间并相互连接形成多晶硅二极管，P+区121位于靠近P型体区4的一侧，N+区123位于靠近N型缓冲区7一侧，沿器件纵向方向，多晶硅P+区121、P型区122和N+区123的上表面是水平面；所述发射极金属电极130与多晶硅P+区121之间电气连接，所述多晶硅N+区123与第二多晶硅电极124之间电气连接并且所述多晶硅N+区123与第二多晶硅电极124通过齐纳二极管140与集电极金属131之间电气连接，其中齐纳二极管140的阴极接集电极金属131，齐纳二极管140的阳极接多晶硅N+区123与第二多晶硅电极124。

本例中，所述N型低掺杂区150的掺杂浓度等于或大于N型低掺杂区3的掺杂浓度；形成的所述沟槽的深度大于所述沟槽的宽度；形成的所述沟槽的深度大于所述沟槽之间的器件表面宽度；所述N型低掺杂漂移区3/150和多晶硅P型区122在器件击穿之前全耗尽；所述多晶硅栅电极120与多晶硅P+区121的间距小于1微米，所述多晶硅P+区121和N+区123的宽度小于1微米，所述多晶硅N+区123与金属电极132的间距小于1微米；通过调节介质层111的厚度和材料，以及介质层111下N型缓冲层7表面的浓度，使由N+区9、P+区10、介质层111、多晶硅电极124、P型集电区8以及N型缓冲层7形成的PMOS器件的阈值电压为-2V-0V；所述齐纳二极管140与本发明结构的其它部分集成在同一芯片上，通过调节齐纳二极管140的参数使齐纳二极管的稳压值为2V-5V。

本例的工作原理为：

在阻断状态下，本例中发射极金属电极130和栅电极120接地，集电极金属电极131接高电压Vc。此时，在器件三维折叠表面通过齐纳二极管140和由P+区121、P型区122和N+区123组成的多晶二极管形成的集电极到发射极支路上，齐纳二极管击穿处于稳压状态，齐纳二极管阳极侧电压保持Vc-Vz不变(Vz是齐纳二极管稳压值)。由于齐纳二极管的稳压值Vz较低，因此集电极电压主要由多晶二极管承担，多晶二极管的低掺杂P区122耗尽后为负电荷；同时，在具有折叠结构的多晶二极管下N型低掺杂区3/150中，由于低掺杂N区3/150和P型体区4形成的PN结反偏，并且由于P型体区4和N型缓冲层7浓度远高于低掺杂N区3/150，因此耐压主要由低掺杂N区3/150承担，低掺杂N区3/150耗尽后为正电荷；此时，低掺杂P区122耗尽后的负电荷对低掺杂N区3/150耗尽后的正电荷形成电荷补偿，因此具有折叠结构的低掺杂P区122为低掺杂N区3/150提供附加电荷、三维多重场板和降低表面电场的作用。通过使多晶硅P型区122、低掺杂N区3和低掺杂N区150在器件击穿之前全耗尽，可大幅提高本发明LIGBT的击穿电压并提高低掺杂N区3和低掺杂N区150的掺杂浓度。此外，由于多晶硅电极124与齐纳二极管140相连，由N+区9、P型区10、介质层111、多晶硅电极124、P型集电区8以及N型缓冲层7形成的PMOS的栅源电压保持Vz值，通过调节PMOS的阈值电压使齐纳二极管的稳压值大于PMOS的阈值电压绝对值，此时PMOS开启，重掺杂N+区9通过金属电极132和PMOS与P型集电区8相连，通过金属电极132在N+区9和P型区10之间电子电流和空穴电流的转换，形成阳极短路结构，降低了P型集电区8/低掺杂N型漂移区3和150/P型体区4形成的三极管的增益，从而进一步提高了器件的击穿电压；

在导通状态下，本例中发射极金属电极130接地，栅电极120和集电极金属电极131接高电平，此时P型体区4表面反型MOS沟道开启，N+发射区5向低掺杂漂移区3中注入电子，同时P型集电区8向低掺杂漂移区3中注入空穴，绝缘栅双极型晶体管导通。此时，在器件表面通过齐纳二极管140和多晶二极管形成的集电极到发射极支路上，多晶二极管和齐纳二极管均形成反偏，同时由于集电极电压较低，齐纳二极管140不能击穿，多晶硅电极124和集电极金属电极131之间形成的PMOS栅源电压低于PMOS阈值电压，PMOS处于关断状态，N+区9和P型集电区8处于断开状态，附加结构的存在不会影响器件的正向导通特性，即与传统横向绝缘栅双极型晶体管一样不存在负阻现象。同时三维三栅结构的引入增加了栅结构的等效宽度，进一步减小了器件的正向导通压降。因此，本发明结构具有比传统LIGBT更低的正向导通压降并在导通过程中不存在负阻现象。

在关断过程中，本例中发射极金属电极130接地，栅电极120电压由高电平逐渐降低，P型体区4表面MOS沟道截止，集电极金属电极131电压逐渐增加。随着集电极金属电极131电压的增加，当集电极电压低于齐纳二极管击穿电压Vz时，在器件表面通过齐纳二极管140和多晶二极管形成的集电极到发射极支路上，齐纳二极管未击穿，此时，PMOS栅源电压低于其阈值电压，PMOS处于关断状态。当集电极电压高于齐纳二极管击穿电压Vz后，齐纳二极管击穿，多晶二极管开始承担电压，此时PMOS栅源电压即稳定为Vz不变，通过调节PMOS的阈值电压使齐纳二极管的稳压值大于PMOS的阈值电压绝对值，此时PMOS开启并导通，重掺杂N+区9通过金属电极132和PMOS与P型集电区8相连，通过金属电极132在N+区9和P型区10之间电子电流和空穴电流的转换，形成阳极短路结构，此时，漂移区中的电子由高掺杂N+区9抽取并经过金属电极132转换为空穴电流经PMOS漏极P型区10、栅介质层111下方的反型层、PMOS源极P+区8，最后到达集电极金属131。该过程完成了低掺杂N型漂移区3/150中电子的抽取，从而大大提高了LIGBT的关断速度，降低了关断损耗。同时，在关断过程中，当集电极电压高于齐纳二极管击穿电压Vz后，齐纳二极管击穿，多晶二极管开始承担电压，多晶二极管漂移区122开始耗尽，多晶二极管漂移区耗尽提供的电荷和场板作用加快了器件漂移区耗尽层沿X轴在YZ平面的纵向扩展，进一步加快LIGBT器件内部的载流子抽取，从而提高器件的关断速度，进一步降低器件的关断损耗。此外，高的低掺杂漂移区3/150掺杂浓度的采用进一步减小了需抽取的过剩载流子的浓度，进一步提高了器件的关断速度，降低了器件的关断损耗。

实施例2

如图9所示，与实施例1中不同的是，

在介质层112上方的多晶硅层中直接形成齐纳二极管，所述齐纳二极管形成在沟槽之间的器件表面上，P+区125为齐纳二极管的阳极，N+区126为齐纳二极管的阴极。所述齐纳二极管的类型、位置和形状可根据需要进行调整。

实施例3

如图10所示，与实施例1中不同的是，在介质层111上方的多晶硅层中直接形成齐纳二极管，所述齐纳二极管形成在沟槽之间的器件表面上，P+区125为齐纳二极管的阳极，N+区126为齐纳二极管的阴极。所述齐纳二极管的类型、位置和形状可根据需要进行调整。

实施例4

在上述实施例的基础上，齐纳二极管由多个串联的二极管所取代，二极管串的阳极接集电极金属131，阴极接多晶硅高掺杂N+区123与多晶硅电极124，并且二极管串的开启电压值大于PMOS的阈值电压绝对值。

实施例5

如图11所示，与实施例3不同的是，本例中在所述多晶硅P+区121和多晶硅N+区123之间还具有电容151；所述电容151的电容值小于由N+区9、P+区10、介质层111、多晶硅电极124、P型集电区8以及N型缓冲层7形成的PMOS的栅极电容值。所述电容可以通过表面布线时由多晶硅电极124和发射极金属电极130之间形成的寄生电容形成，也可通过在N型低掺杂漂移区3中或表面布线的金属层和或多晶层中通过集成电容形成。与实施例3相比提高了对多晶硅电极124电压的控制，进一步提高了器件的性能。

本发明还提供的一种横向绝缘栅双极型晶体管制作方法，基本工艺流程如图12所示，以200V N型横向绝缘栅双极型晶体管结构为例，说明其具体工艺步骤。其特征在于，主要包括以下步骤：

第一步：选取合适的SOI材料，材料包括厚度为300～500微米，浓度为10～100Ω·cm的P型半导体材料衬底1，厚度为0.5～1微米的埋氧化层2，厚度为5～10um、电阻率为5～10Ω·cm的N型低掺杂硅层3；

第二步：通过外延生长形成厚度5～10微米、电阻率为3～10Ω·cm的N型低掺杂区150层，如图13所示；

第三步：通过刻蚀工艺在器件表面沿X方向形成沟槽，沟槽的深度为5～10微米，宽度为1～2微米，沟槽之间的宽度为1～2微米，沟槽的下表面在XY平面和N型低掺杂区3接触，沟槽的侧面在XZ平面与N型低掺杂漂移区3和N型低掺杂区150接触，如图14所示；

第四步：通过光刻、离子注入和退火工艺在器件表面一侧形成具有折叠结构的N型缓冲层7，N型缓冲层7的厚度为1～3um，如图15所示；

第五步：生长栅氧化层、进行多晶硅淀积并光刻、刻蚀形成器件的栅氧化层110、栅电极120、介质层111、多晶硅电极124、介质层112以及介质层112上的多晶层，多晶硅淀积过程中采用原位P型掺杂(用于获得多晶硅P型区122的掺杂)，氧化层的厚度为50～100纳米，多晶层的厚度为0.5～1um，多晶层为P型掺杂，掺杂浓度为10¹⁵～10¹⁶cm^-3，如图16所示；

第六步：进行P型体区光刻和P型离子注入、退火，形成P型体区4，P型体区4的厚度为1～3um；

第七步：进行N+光刻和N型离子注入形成N+发射区5、重掺杂N+区9、多晶硅二极管N+区123；

第八步：进行P+光刻和P型离子注入，形成高掺杂P+区6、P型区10、多晶硅二极管P+区121；

第九步：进行P型集电区光刻和离子注入，形成P型集电区8,如图17所示；

第十步：进行BPSG淀积，孔光刻，金属淀积并光刻、刻蚀形成金属互联，即制备获得如图18所示的横向绝缘栅双极型晶体管。

进一步地，在介质层的制备工艺中可分两步或三步形成不同厚度和材料的栅介质层110、介质层111和介质层112；

进一步地，多晶硅二极管P型区122的掺杂可不采用原位掺杂，而是在P型集电区光刻和离子注入步骤中通过调整光刻版图形比例获得。

Claims (5)

1.一种横向绝缘栅双极型晶体管，其半元胞结构包括从下至上依次层叠设置的衬底(1)、绝缘层(2)和第一N型低掺杂区(3)；其特征在于，沿器件纵向方向，所述第一N型低掺杂区(3)为二级阶梯状，定义第二级阶梯的垂直高度大于第一级阶梯，所述第一N型低掺杂区(3)上层两侧分别具有P型体区(4)和N型缓冲区(7)，沿器件纵向方向，所述P型体区(4)和N型缓冲区(7)均为二级阶梯状；在第一N型低掺杂区(3)第二级阶梯和P型体区(4)及N型缓冲区(7)第二级阶梯之间具有第二N型低掺杂区(150)；所述P型体区(4)上层具有相互并列设置的P+接触区(6)和N+发射区(5)，其中N+发射区(5)位于靠近N型缓冲区(7)的一侧，所述P+接触区(6)和N+发射区(5)均为二级阶梯状；所述P+接触区(6)和部分N+发射区(5)上表面具有发射极金属电极(130)，所述发射极金属电极(130)为二级阶梯状；所述P型体区(4)上表面具有第一栅极结构，所述第一栅极结构由第一栅介质层(110)和位于第一栅介质层(110)上表面的第一多晶硅栅电极(120)构成，沿器件纵向方向，所述第一栅介质层(110)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，第一栅介质层(110)的下表面还与部分N+发射区(5)的上表面接触，第一多晶硅栅电极(120)的上表面是水平面；所述N型缓冲区(7)中具有P型集电区(8)、高掺杂N+区(9)和高掺杂P+区(10)，高掺杂N+区(9)和高掺杂P+区(10)相互接触且高掺杂N+区(9)位于靠近P型体区(4)的一侧；所述P型集电区(8)、高掺杂N+区(9)和高掺杂P+区(10)均为二级阶梯状；所述P型集电区(8)上表面远离P型体区(4)一侧具有集电极金属电极(131)，所述集电极金属电极(131)为二级阶梯状；所述高掺杂N+区(9)和高掺杂P+区(10)的上表面具有金属电极(132)，所述金属电极(132)为二级阶梯状；所述N型缓冲区(7)的上表面具有第二栅极结构，所述第二栅极结构由第二栅介质层(111)和位于第二栅介质层(111)上表面的第二多晶硅电极(124)构成，沿器件纵向方向，所述第二栅介质层(111)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，第二栅介质层(111)的下表面还与部分P型集电区(8)和高掺杂P+区(10)的上表面接触，第二多晶硅电极(124)的上表面是水平面；在所述P型体区(4)和N型缓冲区(7)之间的器件上表面具有介质层(112)，沿器件纵向方向，所述介质层(112)的下表面依次与第一N型低掺杂区(3)第一阶梯的上表面和第二N型低掺杂区(150)的上表面接触，所述介质层(112)的下表面还与部分N型缓冲区(7)的上表面接触；所述介质层(112)上表面具有多晶硅P+区(121)、P型区(122)和N+区(123)，其中P型区(122)位于多晶硅P+区(121)和N+区(123)之间并相互连接形成多晶硅二极管，P+区(121)位于靠近P型体区(4)的一侧，N+区(123)位于靠近N型缓冲区(7)一侧，沿器件纵向方向，多晶硅P+区(121)、P型区(122)和N+区(123)的上表面是水平面；所述发射极金属电极(130)与多晶硅P+区(121)之间电气连接，所述多晶硅N+区(123)与第二多晶硅电极(124)之间电气连接并且所述多晶硅N+区(123)与第二多晶硅电极(124)通过齐纳二极管(140)与集电极金属(131)之间电气连接，其中齐纳二极管(140)的阴极接集电极金属(131)，齐纳二极管(140)的阳极接多晶硅N+区(123)与第二多晶硅电极(124)。

2.根据权利要求1所述的一种横向绝缘栅双极型晶体管，其特征在于，所述第二N型低掺杂区(150)的掺杂浓度等于或大于第一N型低掺杂区(3)的掺杂浓度。

3.根据权利要求1或2所述的一种横向绝缘栅双极型晶体管，其特征在于，所述齐纳二极管集成在介质层(112)上方靠近集电极金属电极(131)一侧，相应的集电极金属电极(131)延伸至与介质层(112)侧面接触并覆盖部分齐纳二极管上表面。

4.根据权利要求1或2所述的一种横向绝缘栅双极型晶体管，其特征在于，所述齐纳二极管由多个串联的二极管所取代，二极管串的阳极接集电极金属131，阴极接多晶硅高掺杂N+区123与多晶硅电极124，并且二极管串的开启电压值大于PMOS的阈值电压绝对值。

5.根据权利要求1或2所述的一种横向绝缘栅双极型晶体管，其特征在于，所述多晶硅P+区(121)和多晶硅N+区(123)之间还具有电容(151)。