[go: up one dir, main page]

CN105993076A - 一种双向mos型器件及其制造方法 - Google Patents

一种双向mos型器件及其制造方法 Download PDF

Info

Publication number
CN105993076A
CN105993076A CN201480075122.5A CN201480075122A CN105993076A CN 105993076 A CN105993076 A CN 105993076A CN 201480075122 A CN201480075122 A CN 201480075122A CN 105993076 A CN105993076 A CN 105993076A
Authority
CN
China
Prior art keywords
type
highly doped
region
doped layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480075122.5A
Other languages
English (en)
Other versions
CN105993076B (zh
Inventor
张金平
李泽宏
刘竞秀
任敏
张波
李肇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Dongguan University of Technology
Original Assignee
University of Electronic Science and Technology of China
Dongguan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Dongguan University of Technology filed Critical University of Electronic Science and Technology of China
Publication of CN105993076A publication Critical patent/CN105993076A/zh
Application granted granted Critical
Publication of CN105993076B publication Critical patent/CN105993076B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/211—Thyristors having built-in localised breakdown or breakover regions, e.g. self-protected against destructive spontaneous firing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/021—Manufacture or treatment of bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H10P14/6306—
    • H10P30/222—
    • H10P50/242—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/667—Vertical DMOS [VDMOS] FETs having substrates comprising insulating layers, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种双向MOS型器件及其制造方法，属于功率半导体器件技术领域。所述器件在有源区上层两端具有对称的平面栅MOS结构，在对称的平面栅MOS结构之间具有U型复合漂移区，所述U型复合漂移区沿元胞中心左右对称。本发明通过形成的具有对称特性的U型复合漂移区，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，具有高的单位漂移区长度耐压，并具有低的导通压降/电阻特性。

Description

一种双向MOS型器件及其制造方法 技术领域
本发明涉及功率半导体器件技术领域，具体的说是涉及一种具有双向开关能力的横向MOS型功率半导体器件。
背景技术
由于横向功率半导体器件的易集成特性，使其成为功率集成电路中的核心电子器件之一,在中小功率领域获得广泛的应用。电能变换是功率集成电路的基本功能之一，根据负载要求的不同，功率集成电路可以完成交流到直流(AC-DC)，直流到交流(DC-AC)，直流到直流(DC-DC)和交流到交流(AC-AC)的变换。AC-AC的变换可以采用间接变换即AC-DC-AC方式，也可以采用直接变换即AC-AC的方式。在传统的AC-DC-AC间接变换系统中，需要有大容值的连接电容(电压型变换)或大感值的连接电感(电流型变换)将两部分相对独立的变换系统相连，而大容值的电容和大感值的电感在集成电路中的实现是一大难以解决的问题，不仅需要占用较大的芯片面积而且获得的品质因素并不高；而通过外接大容值电容或大感值电感的方式则使功率集成电路的外部连接变的复杂，增加了电路的元器件数量及元器件之间的连线数量，增大了系统的体积和寄生效应，降低了系统的可靠性。AC-AC直接转换系统避免了传统AC-DC-AC系统中大容值连接电容或大感值连接电感的使用，使得系统的单芯片集成成为可能，减小了系统的成本、体积和寄生效应，并提高了系统的可靠性。
AC-AC直接变换的交流特性要求功率开关具有双向导通及双向阻断的能力，就目前来说，主流的功率开关器件大多数是单向型器件，而双向型器件较少。传统上双向晶闸管或两个反并联的晶闸管可作为双向开关应用于AC-AC直接变换，但这两种器件是靠电流控制，驱动电路复杂。为了获得易驱动的MOS型双向开关，可采用以下技术方案：1)两个MOS型开关的背对背串联：将两个相同的MOSFET的漏极和漏极或两个相同的逆导型IGBT(RC-IGBT)的集电极和集电极背对背串连在一起使用以获得双向开关的功能；2)将两个相同的逆阻型IGBT(RB-IGBT)反并联连接以获得双向开关的功能；3)将常规IGBT与二极管串联使用以确保双向阻断功能，将两组上述IGBT与二极管串联的结构反向并联以实现双向导通双向阻断功能。以上的三种技术方案需要使用多个功率器件的组合，增加了功率集成电路中芯片的面积和成本，并增大了器件的损耗，减低了器件的性能。
为了进一步减小集成电路中横向MOS型双向功率开关的面积，减小器件的损耗，提高器件的性能，文献(D.H.Lu,N.Fujishima,A.Sugi,etc.Integrated Bi-directional Trench  Lateral Power MOSFETs for One Chip Lithium-ion Battery Protection ICs,ISPSD’05,2005,pp.355-358)和文献(Y.Fu,X.Cheng,Y.Chen,etc.A 20-V CMOS-Based Monolithic Bidirectional Power Switch,IEEE Electron Devices Letters,2007,pp.174-176)分别通过将两个共用漂移区(阱区)的沟槽栅MOS结构和平面栅MOS结构背对背集成在一起在单一芯片中实现了具有双向导通及双向阻断功能的双向MOS型功率开关，分别如图1(沟槽栅结构)和如图2(平面栅结构)所示。图1和图2结构都是一种四端器件，通过分别控制两个MOS结构的栅电压，可实现对称的导通与关断特性。与两个独立的背对背连接的MOS结构相比，图1和图2双向功率开关通过两个MOS结构共用轻掺杂漂移区(n型阱区)可实现在一定的阻断电压下减小一半的漂移区长度，因此减小了芯片的面积、成本并降低了器件的损耗。然而对于上述两种结构，当器件任一方向阻断时，当轻掺杂漂移区(n型阱区)中的耗尽层从一个MOS结构的p型体区扩展到另一个MOS结构的p型体区时，器件发生横向穿通击穿；同时，当n型漂移区(n型阱区)与背部p型衬底形成的反偏pn结的耗尽层扩展到高压端MOS结构的p型体区时，器件发生纵向穿通击穿。因此上述两种结构均是漂移区(横向和纵向)的非穿通型结构。对于上述两种结构，为了防止器件漂移区的横向穿通击穿，在一定的器件耐压下不得不采用较长的漂移区长度，这增大了器件的面积和漂移区电阻；同时为了防止器件漂移区的纵向穿通击穿，不得不使用较大的漂移区掺杂剂量，这减弱了p型衬底对n型漂移区的衬底辅助耗尽效应(降低表面电场作用)，使器件的横向和纵向雪崩击穿电压降低。因此，上述两种结构仅适用于阻断电压较低的情形，主要工作于双向MOS模式，并且在一定的器件耐压下具有大的器件面积和漂移区电阻，器件的性能不够优化。此外，图1和图2结构均采用CMOS工艺在n型阱区中制备MOS结构，考虑到n型阱区注入对器件的纵向穿通和雪崩击穿电压的限制，该工艺也仅适用于实现较低电压器件的情形。
发明内容
本发明针对功率集成电路中现有双向MOS型器件存在的阻断电压低，在一定的阻断电压下器件面积和漂移区电阻大的技术问题，提供一种双向MOS型器件，并提供所述器件的制造方法。为了简化描述，下面仅以n沟道双向MOS型器件为例来说明，但本发明同样适用于p沟道双向MOS型器件。
本发明解决上述技术问题所采用的技术方案是：
一种双向MOS型器件，元胞结构如图3所示，包括P型衬底101和设置在P型衬底101上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；
所述第一MOS结构包括第一P型体区209，设置于第一P型体区209中的第一P+体接触区207，设置于第一P型体区209中的第一N+源区211，设置在第一P型体区209上表面的第一金属电极203和第一栅结构；所述第一P+体接触区207与第一N+源区211相互独立，且上表面均与第一金属电极203相连；所述第一栅结构为平面栅结构，由第一平面栅介质213与设置在第一平面栅介质213上表面的第一栅电极205构成；
所述第二MOS结构包括第二P型体区210，设置于第二P型体区210中的第二P+体接触区208，设置于第二P型体区210中的第二N+源区212，设置在第二P型体区210上表面的第二金属电极204和第二栅结构；所述第二P+体接触区208与第二N+源区212相互独立，且上表面均与第二金属电极204相连；所述第二栅结构为平面栅结构，由第二平面栅介质214与设置在第二平面栅介质214上表面的第二栅电极206构成；
所述漂移区包括介质深槽215，对称设置在介质深槽215两侧的第一高掺杂N型层217和第二高掺杂N型层218，设置在介质深槽215下方的N型区201；所述第一P型体区209的下表面和侧面与第一高掺杂N型层217连接；所述第二P型体区210的下表面和侧面与第二高掺杂N型层218连接；所述第一高掺杂N型层217和第二高掺杂N型层218分别与介质深槽215上端的侧面连接；所述介质深槽215下端嵌入N型区201,所述介质深槽215的中线、所述N型区201的中线与器件元胞中线重合；所述N型区201的上表面分别与第一高掺杂N型层217和第二高掺杂N型层218连接，其下表面与P型衬底101连接；所述介质深槽215的宽度和深度大于第一高掺杂N型层217和第二高掺杂N型层218的宽度和深度；所述介质深槽215嵌入N型区201中部分的深度大于介质深槽215的宽度，其嵌入N型区201中部分的深度还大于第一高掺杂N型层217和第二高掺杂N型层218的深度，其嵌入N型区201中部分的深度还大于介质深槽215底部与P衬底101之间的N型区201的深度；
所述第一高掺杂N型层217与P型衬底101之间具有第一P型区219；所述第二高掺杂N型层218与P型衬底101之间具有第二P型区220；所述第一P型区219和第二P型区220对称设置在N型区201两侧并与N型区201的侧面连接；
所述介质深槽215中靠近第一高掺杂N型层217的一侧设置有用于填充导电材料的第一填充槽221，靠近第二高掺杂N型层218的一侧设置有用于填充导电材料的第二填充槽222；所述第一填充槽221和第二填充槽222位置对称，且深度与宽度均远远小于介质深槽215的深度和宽度；所述第一填充槽221和第二填充槽222的深度均大于第一高掺杂N型层217和第二高掺杂N型层218的深度；所述第一填充槽221的顶部连接有第三金属电极223，所述第二填充槽222的顶部连接有第四金属电极224；所述第三金属电极223与第一金属电极203 通过器件表面金属连线短接，所述第四金属电极224与第二金属电极204通过器件表面金属连线短接。
一种双向MOS型器件，元胞结构如图4所示，包括P型衬底101、设置在P型衬底101上表面的介质埋层102和设置在介质埋层102上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；
所述第一MOS结构包括第一P型体区209，设置于第一P型体区209中的第一P+体接触区207，设置于第一P型体区209中的第一N+源区211，设置在第一P型体区209上表面的第一金属电极203和第一栅结构；所述第一P+体接触区207与第一N+源区211相互独立，且上表面均与第一金属电极203相连；所述第一栅结构为平面栅结构，由第一平面栅介质213与设置在第一平面栅介质213上表面的第一栅电极205构成；
所述第二MOS结构包括第二P型体区210，设置于第二P型体区210中的第二P+体接触区208，设置于第二P型体区210中的第二N+源区212，设置在第二P型体区210上表面的第二金属电极204和第二栅结构；所述第二P+体接触区208与第二N+源区212相互独立，且上表面均与第二金属电极204相连；所述第二栅结构为平面栅结构，由第二平面栅介质214与设置在第二平面栅介质214上表面的第二栅电极206构成；
所述漂移区包括介质深槽215，对称设置在介质深槽215两侧的第一高掺杂N型层217和第二高掺杂N型层218，设置在介质深槽215下方的N型区201；所述第一P型体区209的下表面和侧面与第一高掺杂N型层217连接；所述第二P型体区210的下表面和侧面与第二高掺杂N型层218连接；所述第一高掺杂N型层217和第二高掺杂N型层218分别与介质深槽215上端的侧面连接；所述介质深槽215下端嵌入N型区201,所述介质深槽215的中线、所述N型区201的中线与器件元胞中线重合；所述N型区201的上表面分别与第一高掺杂N型层217和第二高掺杂N型层218连接，其下表面与P型衬底101连接；所述介质深槽215的宽度和深度大于第一高掺杂N型层217和第二高掺杂N型层218的宽度和深度；所述介质深槽215嵌入N型区201中部分的深度大于介质深槽215的宽度，其嵌入N型区201中部分的深度还大于第一高掺杂N型层217和第二高掺杂N型层218的深度，其嵌入N型区201中部分的深度还大于介质深槽215底部与P衬底101之间的N型区201的深度；
所述第一高掺杂N型层217与介质埋层102之间具有第一P型区219；所述第二高掺杂N型层218与介质埋层102之间具有第二P型区220；所述第一P型区219和第二P型区220对称设置在N型区201两侧并与N型区201的侧面连接；
所述介质深槽215中靠近第一高掺杂N型层217的一侧设置有用于填充导电材料的第一填充槽221，靠近第二高掺杂N型层218的一侧设置有用于填充导电材料的第二填充槽222；所述第一填充槽221和第二填充槽222位置对称，且深度与宽度均远远小于介质深槽215的深度和宽度；所述第一填充槽221和第二填充槽222的深度均大于第一高掺杂N型层217和第二高掺杂N型层218的深度；所述第一填充槽221的顶部连接有第三金属电极223，所述第二填充槽222的顶部连接有第四金属电极224；所述第三金属电极223与第一金属电极203通过器件表面金属连线短接，所述第四金属电极224与第二金属电极204通过器件表面金属连线短接。
进一步的，所述P型衬底101与N型区201、第一P型区219以及第二P型区220之间具有介质埋层102。
进一步的，所述介质深槽215的底部与N型区201之间具有P型区225；或者，所述介质深槽215与N型区201之间具有P型区225；所述P型区225的顶部分别与第一高掺杂N型层217和第二高掺杂N型层218的底部连接。
进一步的，所述P型衬底101与N型区201、第一P型区219以及第二P型区220之间具有N型层103。
进一步的，所述介质埋层102与N型区201、第一P型区219以及第二P型区220之间具有N型层103。
一种双向MOS型器件的制造方法，其特征在于，包括以下步骤：
第一步：在P型衬底101上表面外延生长P型外延层；
第二步：采用光刻和刻蚀工艺，在P型外延层中部刻蚀出深槽，并在深槽内通过离子注入工艺多角度旋转注入N型杂质并推结在深槽侧面和底部形成N型区201，所述N型区201的底部与P型衬底101的上表面连接；P型外延层两侧未注入N型杂质的区域，形成位于N型区201两侧相对称的第一P型区219和第二P型区220；
第三步：通过氧化或淀积方式在第二步中形成的深槽内填充介质形成介质深槽215；
第四步：采用光刻和离子注入工艺，分别在N型区201和第一P型区219的上部形成第一高掺杂N型层217，在N型区201和第二P型区220的上部形成第二高掺杂N型层218；所述第一高掺杂N型层217和第二高掺杂N型层218分别与介质深槽215的侧面连接；
第五步：采用光刻和刻蚀工艺，在介质深槽215中靠近第一高掺杂N型层217一侧刻蚀 出第一填充槽221，在靠近第二高掺杂N型层218一侧刻蚀出第二填充槽222；所述第一填充槽221和第二填充槽222位置对称，且第一填充槽221和第二填充槽222的深度和宽度均小于所述介质深槽215的深度和宽度，所述第一填充槽221和第二填充槽222的深度大于第一高掺杂N型层217和第二高掺杂N型层218的深度；
第六步：对器件进行热氧处理，并淀积导电材料；采用光刻工艺刻蚀掉不需要的导电材料和氧化层后，在第一高掺杂N型层217上表面形成第一平面栅结构，在第二高掺杂N型层218上表面形成第二平面栅结构，并在第一填充槽221和第二填充槽222中分别填充有导电材料；所述第一平面栅结构由位于第一高掺杂N型层217上表面的第一平面栅介质213和位于第一平面栅介质213上层的第一栅电极205构成；所述第二平面栅结构由位于第二高掺杂N型层218上表面的第二平面栅介质214和位于第二平面栅介质214上层的第二栅电极206构成；
第七步：采用光刻和离子注入工艺，在第一高掺杂N型层217上端的一侧注入P型杂质并推结形成第一P型体区209，在第二高掺杂N型层218上端的一侧注入P型杂质并推结形成第二P型体区210；所述第一P型体区209和第二P型体区210的位置对称；
第八步：采用光刻和离子注入工艺，在第一P型体区209中注入N型杂质形成第一N+源区211，注入P型杂质形成第一P+体接触区207；所述第一N+源区211和第一P+体接触区207相互独立；在第二P型体区210中注入N型杂质形成第二N+源区212，注入P型杂质形成第二P+体接触区208；所述第二N+源区212和第二P+体接触区208相互独立；
第九步：淀积并光刻金属，在第一N+源区211和第一P+体接触区207上表面形成第一金属电极203，在第二N+源区212和第二P+体接触区208上表面形成第二金属电极204，在第一填充槽221上表面形成第三金属电极223，在第二填充槽222上表面形成第四金属电极224，形成的第三金属电极223与第一金属电极203通过金属连线短接，形成的第四金属电极224与第二金属电极204通过金属连线短接。
具体的，所述第一步还包括，在P型衬底101上表面先外延生长N型外延层103，然后在N型外延层103上表面外延生长P型外延层。
具体的，所述第一步还包括，采用绝缘体上硅在P型衬底101与P型外延层之间制作有介质埋层102。
具体的，所述第一步还包括，在介质埋层102与P型外延层之间外延生长有N型外延层103。
具体的，所述第二步还包括，形成N型区201后，在N型区201中注入P型杂质并推结形成P型区225；所述P型区225位于介质深槽下方或位于介质深槽下方与侧面。
本发明的有益效果为，本发明提供了一种具有对称特性的双向MOS型器件及其制造方法，通过介质深槽215、N型区201、位置对称的第一填充槽221和第二填充槽222、位置对称的第一高掺杂N型层217和第二高掺杂N型层218、与位置对称的第一P型区219和第二P型区220形成的具有对称特性的U型复合漂移区，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，并具有高的单位漂移区长度耐压和低的导通压降/电阻特性，可显著的提高器件的性能。
附图说明
图1是传统的沟槽型双向MOS型器件元胞结构示意图；
图2是传统的平面型双向MOS型器件元胞结构示意图；
图3是实施例1的双向MOS型器件元胞结构示意图；
图4是实施例2的双向MOS型器件元胞结构示意图；
图5是实施例3的双向MOS型器件元胞结构示意图；
图6是实施例4的双向MOS型器件元胞结构示意图；
图7是实施例5的双向MOS型器件元胞结构示意图；
图8是实施例6的双向MOS型器件元胞结构示意图；
图9是实施例7的双向MOS型器件元胞结构示意图；
图10是实施例8的双向MOS型器件元胞结构示意图；
图11是实施例1的制造方法中在P型衬底上生长P型外延层后器件结构示意图；
图12是实施例1的制造方法中对外延层进行深槽刻蚀和N型杂质注入后器件结构示意图；
图13是实施例1的制造方法中形成介质深槽后器件结构示意图；
图14是实施例1的制造方法中在有源区上端两侧光刻和注入N型杂质后器件结构示意图；
图15是实施例1的制造方法中在介质深槽中刻蚀出填充槽后器件结构示意图；
图16是实施例1的制造方法中形成栅极结构和填充槽填充后器件结构示意图；
图17是实施例1的制造方法中在有源区上端两侧形成P型体区后器件结构示意图；
图18是实施例1的制造方法中形成MOS结构后器件结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
实施例1
如图3所示，为例的双向MOS型器件元胞结构示意图，包括P型衬底101和设置在P型衬底101上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；
所述第一MOS结构包括第一P型体区209，设置于第一P型体区209中的第一P+体接触区207，设置于第一P型体区209中的第一N+源区211，设置在第一P型体区209上表面的第一金属电极203和第一栅结构；所述第一P+体接触区207与第一N+源区211相互独立，且上表面均与第一金属电极203相连；所述第一栅结构为平面栅结构，由第一平面栅介质213与设置在第一平面栅介质213上表面的第一栅电极205构成；
所述第二MOS结构包括第二P型体区210，设置于第二P型体区210中的第二P+体接触区208，设置于第二P型体区210中的第二N+源区212，设置在第二P型体区210上表面的第二金属电极204和第二栅结构；所述第二P+体接触区208与第二N+源区212相互独立，且上表面均与第二金属电极204相连；所述第二栅结构为平面栅结构，由第二平面栅介质214与设置在第二平面栅介质214上表面的第二栅电极206构成；
所述漂移区包括介质深槽215，对称设置在介质深槽215两侧的第一高掺杂N型层217和第二高掺杂N型层218，设置在介质深槽215下方的N型区201；所述第一P型体区209的下表面和侧面与第一高掺杂N型层217连接；所述第二P型体区210的下表面和侧面与第二高掺杂N型层218连接；所述第一高掺杂N型层217和第二高掺杂N型层218分别与介质深槽215上端的侧面连接；所述介质深槽215下端嵌入N型区201,所述介质深槽215的中线、 所述N型区201的中线与器件元胞中线重合；所述N型区201的上表面分别与第一高掺杂N型层217和第二高掺杂N型层218连接，其下表面与P型衬底101连接；所述介质深槽215的宽度和深度大于第一高掺杂N型层217和第二高掺杂N型层218的宽度和深度；所述介质深槽215嵌入N型区201中部分的深度大于介质深槽215的宽度，其嵌入N型区201中部分的深度还大于第一高掺杂N型层217和第二高掺杂N型层218的深度，其嵌入N型区201中部分的深度还大于介质深槽215底部与P衬底101之间的N型区201的深度；
所述第一高掺杂N型层217与P型衬底101之间具有第一P型区219；所述第二高掺杂N型层218与P型衬底101之间具有第二P型区220；所述第一P型区219和第二P型区220对称设置在N型区201两侧并与N型区201的侧面连接；
所述介质深槽215中靠近第一高掺杂N型层217的一侧设置有用于填充导电材料的第一填充槽221，靠近第二高掺杂N型层218的一侧设置有用于填充导电材料的第二填充槽222；所述第一填充槽221和第二填充槽222位置对称，且深度与宽度均远远小于介质深槽215的深度和宽度；所述第一填充槽221和第二填充槽222的深度均大于第一高掺杂N型层217和第二高掺杂N型层218的深度；所述第一填充槽221的顶部连接有第三金属电极223，所述第二填充槽222的顶部连接有第四金属电极224；所述第三金属电极223与第一金属电极203通过器件表面金属连线短接，所述第四金属电极224与第二金属电极204通过器件表面金属连线短接。
其中，介质深槽215、N型区201、位置对称的第一填充槽221和第二填充槽222、位置对称的第一高掺杂N型层217和第二高掺杂N型层218、与位置对称的第一P型区219和第二P型区220形成具有对称特性的复合漂移区。
上述双向MOS型器件通过分别控制两个对称N沟道MOS的栅极，即第一栅电极205和第二栅电极206可工作于特性完全对称的双向IGBT模式或双向MOS模式。因此，为了描述的方便，以下主要以图3中电流由第二金属电极204向第一金属电极203流动的方向来说明，另一方向的工作原理完全相同，仅需对说明中对应的内容进行互换。1)IGBT工作模式：通过控制第二栅电极206使第二MOS结构的沟道截止，这样第二MOS结构工作类似于传统单向IGBT器件的集电极；而第一MOS结构工作类似于传统单向IGBT器件的发射极，通过控制第一栅电极205可实现IGBT的开启和关断。2)MOS工作模式：通过控制第二栅电极206使第二MOS结构的沟道开启，这样第二MOS结构工作类似于传统单向MOS器件的漏极；而第一MOS结构工作类似于传统单向MOS器件的源极，通过控制第一栅电极205实现MOS的开启和关断。
本实施例中：
当工作于IGBT模式时，第一高掺杂N型层217作为提升器件漂移区载流子浓度的载流子存储层，第二高掺杂N型层218则作为防止漂移区电场穿通的电场截止层，在提升器件阻断电压的同时获得小的器件导通压降；当工作于MOS模式时，第一高掺杂N型层217作为减小器件漂移区电阻的高掺杂层，第二高掺杂N型层218则作为防止漂移区电场穿通的电场截止层，在提升器件阻断电压的同时获得小的器件导通压降。
漂移区中介质深槽215的形成使器件具有U型的漂移区，在一定的元胞宽度下，使器件的等效漂移区长度增加，并通过深槽介质相对于半导体材料高的临界击穿电场，提升器件的阻断电压并获得小的器件导通压降/电阻，减小器件的面积；在一定的元胞宽度下，深和宽的并且深度比宽度大的介质深槽215可使器件获得尽可能长的等效漂移区长度，并使介质深槽215的横向电压阻断能力增加，从而进一步提升单位元胞宽度下器件的阻断电压并获得小的器件导通压降/电阻。
为了防止器件阻断时由介质深槽215两侧电位差引起的高电位一侧第二高掺杂N型层218在靠近介质深槽215附近的纵向局部耗尽(该耗尽会引起第二高掺杂N型层218在靠近介质深槽215附近的局部纵向耗尽层穿通，引起器件在较低电压下的耗尽层穿通击穿)，本发明技术方案采用比第二高掺杂N型层218深的与第四金属电极224(第四金属电极224通过金属连线与第二金属电极204短接)连接的由导电材料填充的第二填充槽222来屏蔽第一金属电极203一侧低电位的影响，使器件不会发生第二高掺杂N型层218的穿通击穿；此外，低电位一侧的对称的与第三金属电极223(第三金属电极223通过金属连线与第一金属电极203短接)连接的由导电材料填充的第一填充槽221在阻断时作为场板在漂移区中引入新的电场尖峰可减弱高浓度的第一高掺杂N型层217对器件击穿特性的不利影响并提升低电位一侧纵向漂移区的电场，从而进一步获得高的击穿电压。
当器件阻断时，在P型衬底101提供的衬底辅助耗尽效应，介质深槽215提供的介质辅助耗尽效应以及所述漂移区中的第一P型区219和第二P型区220提供的横向电荷补偿作用的共同作用下，可提升N型区201的浓度并提升所述U型漂移区介质深槽215两侧和底部漂移区单位长度的阻断电压，从而提升单位元胞宽度下器件的阻断电压并获得小的器件导通压降/电阻；同时，通过第一P型区219引入的负电荷的电场屏蔽作用可进一步减弱高浓度的第一高掺杂N型层217对器件耐压的不利影响，并提升第一高掺杂N型层217的浓度，从而进一步提升单位元胞宽度下器件的阻断电压并获得小的器件导通压降/电阻；在器件击穿时，N型区201、第一高掺杂N型层217、第一P型区219和第二P型区220全耗尽，第二高掺杂N 型层218仅部分耗尽，部分耗尽的第二高掺杂N型层218作为电场截止层有效的防止了器件漂移区的横向和纵向电场穿通击穿。
因此，本发明技术方案可在一定的元胞宽度下，获得高的器件击穿电压和低的导通压降/电阻。正如前所述，由于器件结构和工作特性的完全对称性，本发明技术方案可在一定的元胞宽度下，在正、反向均可获得高的器件击穿电压和低的导通压降/电阻。因此，本发明提供的双向MOS型器件具有对称的正、反向特性，是一种具有U型漂移区的电场截止型器件，在相同的器件元胞宽度下具有更好的器件特性。
实施例2
如图4所示本例与实施例1的结构基本相同，不同的地方在于，在P型衬底101与N型区201、第一P型区219以及第二P型区220之间具有介质埋层102。
本例与实施例1的工作原理基本相同，不同的地方在于，本例采用介质埋层102将所述P型衬底101和所述有源区隔离，可改善P型衬底101的泄露电流，特别是改善IGBT工作模式器件导通时，高电位端作为集电极的MOS结构向衬底的空穴注入电流，减小器件的损耗，并改善与其它器件的隔离特性。
实施例3
如图5所示，本例与实施例1的结构基本相同，不同的地方在于，介质深槽215的底部与N型区201之间具有P型区225。
本例与实施例1的工作原理基本相同，不同的地方在于，本例通过P型区225在器件阻断时提供的附加电荷耗尽作用，可进一步提高器件的击穿电压并提高N型区201的掺杂浓度，从而进一步提高器件的性能。
实施例4
如图6所示，本例与实施例2的结构基本相同，不同的地方在于，介质深槽215的底部与N型区201之间具有P型区225。
本例的工作原理与实施例2基本相同，不同的地方在于，本例通过P型区225在器件阻断时提供的附加电荷耗尽作用，可进一步提高器件的击穿电压并提高N型区201的掺杂浓度，从而进一步提高器件的性能。
实施例5
如图7所示，本例与实施例1的结构基本相同，不同的地方在于，本例中介质深槽215与N型区201之间具有P型区225；P型区225的顶部分别与第一高掺杂N型层217和第二高掺杂N型层218的底部连接，即P型区225将介质深槽的下端包裹住。
本例的工作原理与实施例1基本相同，不同的地方在于，本例通过P型区225在器件阻断时提供的附加电荷耗尽作用，可进一步提高器件的击穿电压并提高N型区201的掺杂浓度，从而进一步提高器件的性能。
实施例6
如图8所示，本例与实施例2的结构基本相同，不同的地方在于，本例中介质深槽215与N型区201之间具有P型区225；P型区225的顶部分别与第一高掺杂N型层217和第二高掺杂N型层218的底部连接，即P型区225将介质深槽的下端包裹住。
本例的工作原理与实施例2基本相同，不同的地方在于，本例通过P型区225在器件阻断时提供的附加电荷耗尽作用，可进一步提高器件的击穿电压并提高N型区201的掺杂浓度，从而进一步提高器件的性能。
实施例7
如图9所示，本例与实施例1的结构基本相同，不同的地方在于，本例中P型衬底101与N型区201、第一P型区219以及第二P型区220之间具有N型层103。
本例的工作原理与实施例1基本相同，不同的地方在于，本例通过N型层103可进一步降低器件漂移区的电阻，从而进一步提高器件的性能。
实施例8
如图10所示，本例与实施例2的结构基本相同，不同的地方在于，介质埋层102与N型区201、第一P型区219以及第二P型区220之间具有N型层103。
本例的工作原理与实施例2基本相同，不同的地方在于，本例通过n型层103可进一步降低器件漂移区的电阻，从而进一步提高器件的性能。
本发明提供的一种N沟道双向MOS型器件的制造方法，以实施例1为例，其制造方法包括以下主要步骤：
第一步：在P型衬底101上表面外延生长P型外延层，如图11所示；
第二步：采用光刻和刻蚀工艺，在P型外延层中部刻蚀出深槽，并在深槽内通过离子注 入工艺多角度旋转注入N型杂质并推结在深槽侧面和底部形成N型区201，所述N型区201的底部与P型衬底101的上表面连接；P型外延层两侧未注入N型杂质的区域，形成位于N型区201两侧相对称的第一P型区219和第二P型区220，如图12所示；
第三步：通过氧化或淀积方式在第二步中形成的深槽内填充介质形成介质深槽215，如图13所示；
第四步：采用光刻和离子注入工艺，分别在N型区201和第一P型区219的上部形成第一高掺杂N型层217，在N型区201和第二P型区220的上部形成第二高掺杂N型层218；所述第一高掺杂N型层217和第二高掺杂N型层218分别与介质深槽215的侧面连接，如图14所示；
第五步：采用光刻和刻蚀工艺，在介质深槽215中靠近第一高掺杂N型层217一侧刻蚀出第一填充槽221，在靠近第二高掺杂N型层218一侧刻蚀出第二填充槽222；所述第一填充槽221和第二填充槽222位置对称，且第一填充槽221和第二填充槽222的深度和宽度均远小于所述介质深槽215的深度和宽度，所述第一填充槽221和第二填充槽222的深度大于第一高掺杂N型层217和第二高掺杂N型层218的深度，如图15所示；
第六步：对器件表面进行热氧处理，然后在氧化层上以及第一填充槽221和第二填充槽222中淀积导电材料；采用光刻工艺刻蚀掉不需要的导电材料和氧化层后，在第一高掺杂N型层217上表面形成第一平面栅结构，在第二高掺杂N型层218上表面形成第二平面栅结构，并在第一填充槽221和第二填充槽222中分别填充有导电材料；所述第一平面栅结构由位于第一高掺杂N型层217上表面的第一平面栅介质213和位于第一平面栅介质213上层的第一栅电极205构成；所述第二平面栅结构由位于第二高掺杂N型层218上表面的第二平面栅介质214和位于第二平面栅介质214上层的第二栅电极206构成，如图16所示；
第七步：采用光刻和离子注入工艺，在第一高掺杂N型层217上端的一侧注入P型杂质并推结形成第一P型体区209，在第二高掺杂N型层218上端的一侧注入P型杂质并推结形成第二P型体区210；所述第一P型体区209和第二P型体区210的位置对称，如图17所示；
第八步：采用光刻和离子注入工艺，在第一P型体区209中注入N型杂质形成第一N+源区211，注入P型杂质形成第一P+体接触区207；所述第一N+源区211和第一P+体接触区207相互独立；在第二P型体区210中注入N型杂质形成第二N+源区212，注入P型杂质形成第二P+体接触区208；所述第二N+源区212和第二P+体接触区208相互独立；
第九步：淀积并光刻金属，在第一N+源区211和第一P+体接触区207上表面形成第一金 属电极203，在第二N+源区212和第二P+体接触区208上表面形成第二金属电极204，在第一填充槽221上表面形成第三金属电极223，在第二填充槽222上表面形成第四金属电极224，如图18所示。
上述N沟道双向MOS型器件的制造方法，第一步在P型衬底材料101上还可通过绝缘体上硅的制备方法在P型衬底材料101和P型外延层之间获得一层介质埋层102。
上述N沟道双向MOS型器件的制造方法，第一步在P型衬底材料101上，在外延生长P型外延层之前，还可先外延生长一层N型外延层103；或在P型衬底材料101上通过绝缘体上硅的制备方法在制备P型外延层和介质埋层102时，在P型外延层和介质埋层102之间还有一层N型外延层103；
上述N沟道双向MOS型器件的制造方法，所述第二步还包括，形成N型区201后，在N型区201中注入P型杂质并推结在介质深槽215下方N型区201内形成P型区225；或通过多角度注入P型杂质并推结在介质深槽215下方和侧壁N型区201内均形成P型区225。
图3-图11只给出了基于本发明核心思路的几种具体实现方式，本领域技术人员根据本领域公知常识应当知道，本发明提供的双向MOS型器件中，器件所用半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等予以实现，所用的介质材料可采用二氧化硅(SiO2)，二氧化铪(HfO2)或者氮化硅(Si3N4)等予以实现，制造工艺步骤也可根据实际需要进行调整。
综上，本发明提供一种双向MOS型器件结构及其制造方法，通过介质深槽215、N型区201、位置对称的第一填充槽221和第二填充槽222、位置对称的第一高掺杂N型层217和第二高掺杂N型层218、与位置对称的第一P型区219和第二P型区220形成的具有对称特性的U型复合漂移区，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，并具有高的单位漂移区长度耐压和低的导通压降/电阻特性，可显著的提高器件的性能。

Claims (10)

  1. 一种双向MOS型器件，其元胞结构包括P型衬底(101)和设置在P型衬底(101)上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；
    所述第一MOS结构包括第一P型体区(209)，设置于第一P型体区(209)中的第一P+体接触区(207)，设置于第一P型体区(209)中的第一N+源区(211)，设置在第一P型体区(209)上表面的第一金属电极(203)和第一栅结构；所述第一P+体接触区(207)与第一N+源区(211)相互独立，且上表面均与第一金属电极(203)相连；所述第一栅结构为平面栅结构，由第一平面栅介质(213)与设置在第一平面栅介质(213)上表面的第一栅电极(205)构成；
    所述第二MOS结构包括第二P型体区(210)，设置于第二P型体区(210)中的第二P+体接触区(208)，设置于第二P型体区(210)中的第二N+源区(212)，设置在第二P型体区(210)上表面的第二金属电极(204)和第二栅结构；所述第二P+体接触区(208)与第二N+源区(212)相互独立，且上表面均与第二金属电极(204)相连；所述第二栅结构为平面栅结构，由第二平面栅介质(214)与设置在第二平面栅介质(214)上表面的第二栅电极(206)构成；
    所述漂移区包括介质深槽(215)，对称设置在介质深槽(215)两侧的第一高掺杂N型层(217)和第二高掺杂N型层(218)，设置在介质深槽(215)下方的N型区(201)；所述第一P型体区(209)的下表面和侧面与第一高掺杂N型层(217)连接；所述第二P型体区(210)的下表面和侧面与第二高掺杂N型层(218)连接；所述第一高掺杂N型层(217)和第二高掺杂N型层(218)分别与介质深槽(215)上端的侧面连接；所述介质深槽(215)下端嵌入N型区(201)；所述介质深槽(215)的中线、所述N型区(201)的中线与元胞中线重合；所述N型区(201)的上表面分别与第一高掺杂N型层(217)和第二高掺杂N型层(218)连接，其下表面与P型衬底(101)连接；所述介质深槽(215)的宽度和深度大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的宽度和深度；所述介质深槽(215)嵌入N型区(201)中部分的深度大于介质深槽(215)的宽度，其嵌入N型区(201)中部分的深度还大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度，其嵌入N型区(201)中部分的深度还大于介质深槽(215)底部与P衬底(101)之间的N型区(201)的深度；
    所述第一高掺杂N型层(217)与P型衬底(101)之间具有第一P型区(219)；所述 第二高掺杂N型层(218)与P型衬底(101)之间具有第二P型区(220)；所述第一P型区(219)和第二P型区(220)对称设置在N型区(201)两侧并与N型区(201)的侧面连接；
    所述介质深槽(215)中靠近第一高掺杂N型层(217)的一侧设置有用于填充导电材料的第一填充槽(221)，靠近第二高掺杂N型层(218)的一侧设置有用于填充导电材料的第二填充槽(222)；所述第一填充槽(221)和第二填充槽(222)位置对称，且深度与宽度均小于介质深槽(215)的深度和宽度；所述第一填充槽(221)和第二填充槽(222)的深度均大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度；所述第一填充槽(221)的顶部连接有第三金属电极(223)，所述第二填充槽(222)的顶部连接有第四金属电极(224)；所述第三金属电极(223)与第一金属电极(203)通过器件表面金属连线短接，所述第四金属电极(224)与第二金属电极(204)通过器件表面金属连线短接。
  2. 一种双向MOS型器件，其元胞结构包括P型衬底(101)、设置在P型衬底(101)上表面的介质埋层(102)和设置在介质埋层(102)上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；
    所述第一MOS结构包括第一P型体区(209)，设置于第一P型体区(209)中的第一P+体接触区(207)，设置于第一P型体区(209)中的第一N+源区(211)，设置在第一P型体区(209)上表面的第一金属电极(203)和第一栅结构；所述第一P+体接触区(207)与第一N+源区(211)相互独立，且上表面均与第一金属电极(203)相连；所述第一栅结构为平面栅结构，由第一平面栅介质(213)与设置在第一平面栅介质(213)上表面的第一栅电极(205)构成；
    所述第二MOS结构包括第二P型体区(210)，设置于第二P型体区(210)中的第二P+体接触区(208)，设置于第二P型体区(210)中的第二N+源区(212)，设置在第二P型体区(210)上表面的第二金属电极(204)和第二栅结构；所述第二P+体接触区(208)与第二N+源区(212)相互独立，且上表面均与第二金属电极(204)相连；所述第二栅结构为平面栅结构，由第二平面栅介质(214)与设置在第二平面栅介质(214)上表面的第二栅电极(206)构成；
    所述漂移区包括介质深槽(215)，对称设置在介质深槽(215)两侧的第一高掺杂N型层(217)和第二高掺杂N型层(218)，设置在介质深槽(215)下方的N型区(201)；所述第一P型体区(209)的下表面和侧面与第一高掺杂N型层(217)连接；所述第二P型体区 (210)的下表面和侧面与第二高掺杂N型层(218)连接；所述第一高掺杂N型层(217)和第二高掺杂N型层(218)分别与介质深槽(215)上端的侧面连接；所述介质深槽(215)下端嵌入N型区(201)；所述介质深槽(215)的中线、所述N型区(201)的中线与元胞中线重合；所述N型区(201)的上表面分别与第一高掺杂N型层(217)和第二高掺杂N型层(218)连接，其下表面与P型衬底(101)连接；所述介质深槽(215)的宽度和深度大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的宽度和深度；所述介质深槽(215)嵌入N型区(201)中部分的深度大于介质深槽(215)的宽度，其嵌入N型区(201)中部分的深度还大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度，其嵌入N型区(201)中部分的深度还大于介质深槽(215)底部与P衬底(101)之间的N型区(201)的深度；
    所述第一高掺杂N型层(217)与介质埋层(102)之间具有第一P型区(219)；所述第二高掺杂N型层(218)与介质埋层(102)之间具有第二P型区(220)；所述第一P型区(219)和第二P型区(220)对称设置在N型区(201)两侧并与N型区(201)的侧面连接；
    所述介质深槽(215)中靠近第一高掺杂N型层(217)的一侧设置有用于填充导电材料的第一填充槽(221)，靠近第二高掺杂N型层(218)的一侧设置有用于填充导电材料的第二填充槽(222)；所述第一填充槽(221)和第二填充槽(222)位置对称，且深度与宽度均小于介质深槽(215)的深度和宽度；所述第一填充槽(221)和第二填充槽(222)的深度均大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度；所述第一填充槽(221)的顶部连接有第三金属电极(223)，所述第二填充槽(222)的顶部连接有第四金属电极(224)；所述第三金属电极(223)与第一金属电极(203)通过器件表面金属连线短接，所述第四金属电极(224)与第二金属电极(204)通过器件表面金属连线短接。
  3. 根据权利要求1所述的一种双向MOS型器件，其特征在于，所述介质深槽(215)的底部与N型区(201)之间具有P型区(225)。
  4. 根据权利要求1所述的一种双向MOS型器件，其特征在于，所述介质深槽(215)与N型区(201)之间具有P型区(225)；所述P型区(225)的顶部分别与第一高掺杂N型层(217)和第二高掺杂N型层(218)的底部连接。
  5. 根据权利要求1所述的一种双向MOS型器件，其特征在于，所述P型衬底(101)与N型区(201)、第一P型区(219)以及第二P型区(220)之间具有N型层(103)。
  6. 根据权利要求2所述的一种双向MOS型器件，其特征在于，所述介质深槽(215) 的底部与N型区(201)之间具有P型区(225)。
  7. 根据权利要求2所述的一种双向MOS型器件，其特征在于，所述介质深槽(215)与N型区(201)之间具有P型区(225)；所述P型区(225)的顶部分别与第一高掺杂N型层(217)和第二高掺杂N型层(218)的底部连接。
  8. 根据权利要求2所述的一种双向MOS型器件，其特征在于，所述介质埋层(102)与N型区(201)、第一P型区(219)以及第二P型区(220)之间具有N型层(103)。
  9. 一种双向MOS型器件的制造方法，其特征在于，包括以下步骤：
    第一步：在P型衬底(101)上表面外延生长P型外延层；
    第二步：采用光刻和刻蚀工艺，在P型外延层中部刻蚀出深槽，并在深槽内通过离子注入工艺多角度旋转注入N型杂质并推结在深槽侧面和底部形成N型区(201)，所述N型区(201)的底部与P型衬底(101)的上表面连接；P型外延层两侧未注入N型杂质的区域，形成位于N型区(201)两侧相对称的第一P型区(219)和第二P型区(220)；
    第三步：通过氧化或淀积方式在第二步中形成的深槽内填充介质形成介质深槽(215)；
    第四步：采用光刻和离子注入工艺，分别在N型区(201)和第一P型区(219)的上部形成第一高掺杂N型层(217)，在N型区(201)和第二P型区(220)的上部形成第二高掺杂N型层(218)；所述第一高掺杂N型层(217)和第二高掺杂N型层(218)分别与介质深槽(215)的侧面连接；
    第五步：采用光刻和刻蚀工艺，在介质深槽(215)中靠近第一高掺杂N型层(217)一侧刻蚀出第一填充槽(221)，在靠近第二高掺杂N型层(218)一侧刻蚀出第二填充槽(222)；所述第一填充槽(221)和第二填充槽(222)位置对称，且第一填充槽(221)和第二填充槽(222)的深度和宽度均小于所述介质深槽(215)的深度和宽度，所述第一填充槽(221)和第二填充槽(222)的深度大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度；
    第六步：对器件进行热氧处理，并淀积导电材料；采用光刻工艺刻蚀掉不需要的导电材料和氧化层后，在第一高掺杂N型层(217)上表面形成第一平面栅结构，在第二高掺杂N型层(218)上表面形成第二平面栅结构，并在第一填充槽(221)和第二填充槽(222)中分别填充有导电材料；所述第一平面栅结构由位于第一高掺杂N型层(217)上表面的第一平面栅介质(213)和位于第一平面栅介质(213)上层的第一栅电极(205)构成；所述第二平 面栅结构由位于第二高掺杂N型层(218)上表面的第二平面栅介质(214)和位于第二平面栅介质(214)上层的第二栅电极(206)构成；
    第七步：采用光刻和离子注入工艺，在第一高掺杂N型层(217)上端的一侧注入P型杂质并推结形成第一P型体区(209)，在第二高掺杂N型层(218)上端的一侧注入P型杂质并推结形成第二P型体区(210)；所述第一P型体区(209)和第二P型体区(210)的位置对称；
    第八步：采用光刻和离子注入工艺，在第一P型体区(209)中注入N型杂质形成第一N+源区(211)，注入P型杂质形成第一P+体接触区(207)；所述第一N+源区(211)和第一P+体接触区(207)相互独立；在第二P型体区(210)中注入N型杂质形成第二N+源区(212)，注入P型杂质形成第二P+体接触区(208)；所述第二N+源区(212)和第二P+体接触区(208)相互独立；
    第九步：淀积并光刻金属，在第一N+源区(211)和第一P+体接触区(207)上表面形成第一金属电极(203)，在第二N+源区(212)和第二P+体接触区(208)上表面形成第二金属电极(204)，在第一填充槽(221)上表面形成第三金属电极(223)，在第二填充槽(222)上表面形成第四金属电极(224),形成的第三金属电极(223)与第一金属电极(203)通过金属连线短接，形成的第四金属电极(224)与第二金属电极(204)通过金属连线短接。
  10. 根据权利要求9所述的一种双向MOS型器件的制造方法，其特征在于，所述第一步还包括，采用绝缘体上硅在P型衬底(101)上表面制作介质埋层(102)，在介质埋层(102)上表面制作P型外延层。
CN201480075122.5A 2014-12-23 2014-12-23 一种双向mos型器件及其制造方法 Expired - Fee Related CN105993076B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/094626 WO2016101134A1 (zh) 2014-12-23 2014-12-23 一种双向mos型器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105993076A true CN105993076A (zh) 2016-10-05
CN105993076B CN105993076B (zh) 2019-03-01

Family

ID=56148874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480075122.5A Expired - Fee Related CN105993076B (zh) 2014-12-23 2014-12-23 一种双向mos型器件及其制造方法

Country Status (3)

Country Link
US (1) US9905682B2 (zh)
CN (1) CN105993076B (zh)
WO (1) WO2016101134A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244180A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种改善动态特性的超结vdmos器件
CN111244153A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种抗emi超结器件
CN111244179A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种抗emi超结vdmos器件
CN113658861A (zh) * 2021-08-19 2021-11-16 青岛佳恩半导体科技有限公司 一种igbt功率器件有源层的制造方法及其结构
CN114695112A (zh) * 2020-12-31 2022-07-01 扬州扬杰电子科技股份有限公司 一种氮化镓肖特基势垒二极管及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109004020B (zh) * 2018-07-26 2021-10-26 上海汇瑞半导体科技有限公司 对称高压的半导体功率器件结构
CN111180518B (zh) * 2020-01-03 2021-03-16 电子科技大学 一种具有两种导电模式的超结mosfet
CN119153533A (zh) * 2024-11-18 2024-12-17 珠海格力电子元器件有限公司 Mosfet器件和mosfet器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701026A (en) * 1994-10-25 1997-12-23 Fuji Electric Co., Ltd. Lateral trench MISFET
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
CN102184939A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种具有高k介质槽的半导体功率器件
CN102386227A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN103794647A (zh) * 2014-02-28 2014-05-14 电子科技大学 一种双向igbt器件及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223822A1 (de) * 2001-05-30 2002-12-05 Fuji Electric Co Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung
CN101567373B (zh) * 2004-02-16 2011-04-13 富士电机系统株式会社 双方向元件及其制造方法
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
JP2012033552A (ja) * 2010-07-28 2012-02-16 On Semiconductor Trading Ltd 双方向スイッチ及びその製造方法
WO2015127673A1 (zh) * 2014-02-28 2015-09-03 电子科技大学 一种双向igbt器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701026A (en) * 1994-10-25 1997-12-23 Fuji Electric Co., Ltd. Lateral trench MISFET
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
CN102386227A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN102184939A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种具有高k介质槽的半导体功率器件
CN103794647A (zh) * 2014-02-28 2014-05-14 电子科技大学 一种双向igbt器件及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244180A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种改善动态特性的超结vdmos器件
CN111244153A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种抗emi超结器件
CN111244179A (zh) * 2020-01-16 2020-06-05 电子科技大学 一种抗emi超结vdmos器件
CN111244179B (zh) * 2020-01-16 2021-02-12 电子科技大学 一种抗emi超结vdmos器件
CN114695112A (zh) * 2020-12-31 2022-07-01 扬州扬杰电子科技股份有限公司 一种氮化镓肖特基势垒二极管及制备方法
CN113658861A (zh) * 2021-08-19 2021-11-16 青岛佳恩半导体科技有限公司 一种igbt功率器件有源层的制造方法及其结构
CN113658861B (zh) * 2021-08-19 2024-08-30 青岛佳恩半导体科技有限公司 一种igbt功率器件有源层的制造方法及其结构

Also Published As

Publication number Publication date
US9905682B2 (en) 2018-02-27
WO2016101134A1 (zh) 2016-06-30
CN105993076B (zh) 2019-03-01
US20170084728A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN104538446B (zh) 一种双向mos型器件及其制造方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105870178B (zh) 一种双向igbt器件及其制造方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
WO2021088231A1 (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN108807504A (zh) 碳化硅mosfet器件及其制造方法
CN109119463B (zh) 一种横向沟槽型mosfet器件及其制备方法
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN105870180B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN107785415A (zh) 一种soi‑rc‑ligbt器件及其制备方法
CN105789289B (zh) 一种双向igbt器件及其制造方法
CN106024863A (zh) 一种高压功率器件终端结构
CN110518058A (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN106997899A (zh) 一种igbt器件及其制备方法
CN112687743B (zh) 沟槽型碳化硅逆阻mosfet器件及其制备方法
CN108231878A (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN105870179A (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN107785414A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN109888004A (zh) Igbt器件
CN107768434A (zh) 一种双向igbt及其制造方法
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN112687745B (zh) 碳化硅沟槽mosfet器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190301

Termination date: 20201223

CF01 Termination of patent right due to non-payment of annual fee