CN107086204B - 电子元件封装体及其制造方法 - Google Patents

Abstract

本发明提供一种电子元件封装体及其制造方法。电子元件封装体包括可挠式基板、第一线路结构、第一电子元件与具有第二线路结构的热塑膜。第一线路结构设置于可挠式基板上。第一电子元件设置于可挠式基板上。第一电子元件与第一线路结构相互分离。热塑膜熔接至可挠式基板，且封住第一电子元件。第二线路结构将第一线路结构与第一电子元件电性连接。电子元件封装体可具有较低的生产成本。

Description

电子元件封装体及其制造方法

技术领域

本发明涉及一种封装体及其制造方法，尤其涉及一种电子元件封装体及其制造方法。

背景技术

在传统电子元件封装体的制作过程中，导电结构或连接通路采用黄光与蚀刻等多道处理步骤进行定义，因此处理步骤相当繁琐。传统封装体的制作方法除了处理步骤繁琐外，材料浪费及机台处理成本高也是造成半导体成本居高不下的主因。因此，如何能达成快速、低成本的封装为目前业界不断努力的目标。

发明内容

本发明提供一种电子元件封装体，其可具有较低的生产成本。

本发明提供一种电子元件封装体的制造方法，其可有效地降低处理复杂度。

本发明提出一种电子元件封装体，包括可挠式基板、第一线路结构、第一电子元件与具有第二线路结构的热塑膜。第一线路结构设置于可挠式基板上。第一电子元件设置于可挠式基板上。第一电子元件与第一线路结构相互分离。热塑膜熔接至可挠式基板，且封住第一电子元件。第二线路结构将第一线路结构与第一电子元件电性连接。

本发明提出一种电子元件封装体的制造方法，包括下列步骤。在可挠式基板上形成第一线路结构。将第一电子元件放置于可挠式基板上。第一电子元件与第一线路结构相互分离。将具有第二线路结构的热塑膜熔接至可挠式基板，且封住第一电子元件。第二线路结构将第一线路结构与第一电子元件电性连接。

基于上述，在本发明所提出的电子元件封装体及其制造方法中，由于是通过将具有第二线路结构的热塑膜熔接至可挠式基板，而对第一电子元件进行封装，因此可有效地降低处理复杂度、缩短处理时间以及降低生产成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1C为本发明一实施例的电子元件封装体的制造流程剖面图；

图2为本发明一实施例将热塑膜熔接至可挠式基板的流程图；

图3为本发明另一实施例将热塑膜熔接至可挠式基板的流程图；

图4为本发明另一实施例的电子元件封装体的剖面图。

附图标记说明：

10、20：电子元件封装体；

100：可挠式基板；

102、108、208：线路结构；

102a、108a、208a：导线；

104、110：电子元件；

106：热塑膜；

S100、S102、S200、S202：步骤。

具体实施方式

图1A至图1C为本发明一实施例的电子元件封装体的制造流程剖面图。图2为本发明一实施例将热塑膜熔接至可挠式基板的流程图。图3为本发明另一实施例将热塑膜熔接至可挠式基板的流程图。

请参照图1A，在可挠式基板100上形成线路结构102。可挠式基板100的材料例如是塑胶或玻璃。塑胶可为聚碳酸酯(PC)、聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)。

线路结构102可包括至少一条导线102a。在此实施例中，线路结构102是以包括两条导线102a为例来进行说明，但本发明并不以此为限。线路结构102的材料例如是银或铜。线路结构102的形成方法例如是印刷法或组合使用沉积处理、微影处理与蚀刻处理。印刷法可使用三维打印法、喷墨印刷法、凹版印刷法、网版印刷法、弹性印刷法或平版印刷法。

将电子元件104放置于可挠式基板100上。电子元件104与线路结构102相互分离。电子元件104例如是集成电路芯片。

此外，线路结构102与电子元件104可凸出于可挠式基板100表面或陷入于可挠式基板100中。在此实施例中，线路结构102与电子元件104是以凸出于可挠式基板100的表面为例来进行说明。

请参照图1B，可将热塑膜106放置于可挠式基板100上，且线路结构108对准线路结构102与电子元件104。

请参照图1C，将具有线路结构108的热塑膜106熔接至可挠式基板100，且封住电子元件104。线路结构108将线路结构102与电子元件104电性连接。通过具有线路结构108的热塑膜106对电子元件104进行封装，可有效地降低处理复杂度、缩短处理时间以及降低生产成本。将热塑膜106熔接至可挠式基板100的处理可在低水氧环境下进行，以避免水气或氧气对电子元件104造成损害。

热塑膜106的材料例如是塑胶。塑胶可为聚碳酸酯(PC)、聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)。

线路结构108可包括至少一条导线108a。在此实施例中，线路结构108是以包括两条导线108a为例来进行说明，但本发明并不以此为限。线路结构108的材料例如是银或铜。线路结构108的形成方法例如是印刷法。印刷法可使用三维打印法、喷墨印刷法、凹版印刷法、网版印刷法、弹性印刷法或平版印刷法。此外，印刷法可为卷对卷印刷法。当采用卷对卷印刷法将线路结构108印刷至热塑膜106上时，还有助于达成便宜快速的大量处理。

热塑膜106还可具有电子元件110。电子元件110电性连接于线路结构108。依据产品的设计需求，电子元件110与电子元件104可通过相互绝缘的方式进行设置，以避免产生非必要的电性连接。举例来说，在电子元件110与电子元件104的接触部分可通过绝缘材料(未示出)进行隔离。在电子元件110与电子元件104相互绝缘的情况下，若需要将电子元件110与电子元件104进行电性连接，可通过线路结构108将电子元件110与电子元件104进行电性连接。电子元件110例如是射频识别元件(RFID device)或薄膜晶体管(TFT)。电子元件110的形成方法例如是印刷法。印刷法可使用三维打印法、喷墨印刷法、凹版印刷法、网版印刷法、弹性印刷法或平版印刷法。

将热塑膜106熔接至可挠式基板100的方法包括对热塑膜106进行加热处理。加热处理的温度例如是在热塑膜106的玻璃转化温度以上。加热处理的温度例如是100℃至200℃。

此外，为了提升热塑膜106对于孔隙的填充能力，以更紧密地对电子元件104进行封装，还可选择性地采用以下图2或图3的实施例所提出的方法将热塑膜106熔接至可挠式基板。

请参照图2，进行步骤S100，在处理腔室中，进行加热处理与加压处理，使热塑膜106熔融。因此，可通过处理腔室中的高压来提升熔融状态的热塑膜106对于孔隙的填充能力。加热处理的温度例如是100℃至200℃。加压处理的压力例如是1kgw/cm²至100kgw/cm²。

可选择性地进行步骤S102，在处理腔室中，使热塑膜106在上述加压处理的压力下进行回温。如此一来，可持续通过处理腔室中的高压来提升熔融状态的热塑膜106对于孔隙的填充能力。

请参照图3，进行步骤S200，在处理腔室中，于第一压力下进行加热处理，使热塑膜106熔融。加热处理的温度例如是100℃至200℃。于第一压力下进行加热处理时，处理腔室的真空度例如是760torr至10^-3torr。第一压力例如是760torr至10^-3torr。

进行步骤S202，在处理腔室中，使热塑膜106在第二压力下进行回温，其中第二压力大于第一压力。因此，可通过第二压力大于第一压力所产生的压差来提升熔融状态的热塑膜106对于孔隙的填充能力。第二压力例如是760torr至1torr。

以下，通过图1C来说明本实施例的电子元件封装体10。

请参照图1C，电子元件封装体10包括可挠式基板100、线路结构102、电子元件104与具有线路结构108的热塑膜106。线路结构102设置于可挠式基板100上。线路结构102可包括至少一条导线102a。电子元件104设置于可挠式基板100上。电子元件104与线路结构102相互分离。热塑膜106熔接至可挠式基板100，且封住电子元件104。线路结构108将线路结构102与电子元件104电性连接。热塑膜106还可具有电子元件110。电子元件110电性连接于线路结构108。线路结构108可包括至少一条导线108a。电子元件封装体10的各构件的材料、形成方法与功效等已于上述实施例进行详尽地说明，故于此不再重复说明。

基于上述实施例可知，在电子元件封装体10及其制造方法中，将具有线路结构108的热塑膜106熔接至可挠式基板100，而对电子元件104进行封装，因此可有效地降低处理复杂度、缩短处理时间以及降低生产成本。此外，由于电子元件封装体10使用可挠式基板100，因此具有用于整合软性电子元件的潜力。另一方面，相较于传统封装处理，上述电子元件封装体10的制造方法对于环境的污染较低。

图4为本发明另一实施例的电子元件封装体的剖面图。

请同时参照图1C与图4，电子元件封装体10与电子元件封装体20的差异如下。在电子元件封装体10中，由于电子元件104与线路结构102凸出于可挠式基板100的表面，因此在将具有线路结构108的热塑膜106熔接至可挠式基板100的过程中，线路结构108中的导线108a可能会产生形变。在电子元件封装体20中，由于电子元件104与线路结构102陷入于可挠式基板100中，而使得线路结构102的上表面、所述电子元件104的上表面与可挠式基板100的表面形成平坦表面，因此在将具有线路结构208的热塑膜106熔接至可挠式基板100的过程中，可避免线路结构208中的导线208a产生形变，进而使得线路结构208可具有较佳的线路接合能力。

也即，相较于电子元件封装体10的制造方法，电子元件封装体20的制造方法还可包括以下步骤。在将热塑膜106熔接至可挠式基板100之前，在处理腔室中进行加热处理与加压处理，使线路结构102与电子元件104陷入可挠式基板100中，而使得线路结构102的上表面、电子元件104的上表面与可挠式基板100的表面形成平坦表面。加热处理的温度例如是在可挠式基板100的玻璃转化温度以上。加热处理的温度例如是100℃至200℃。加压处理的压力例如是1kgw/cm²至100kgw/cm²。

此外，图4的电子元件封装体20中与图3的电子元件封装体10中的相似构件以相同附图标记表示并省略其说明。

综上所述，在上述实施例的电子元件封装体及其制造方法中，由于是通过将具有线路结构的热塑膜熔接至可挠式基板，而对电子元件进行封装，因此可有效地降低处理复杂度、缩短处理时间以及降低生产成本。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种电子元件封装体，其特征在于，包括：

可挠式基板；

第一线路结构，设置于所述可挠式基板上；

第一电子元件，设置于所述可挠式基板上，其中所述第一电子元件与所述第一线路结构相互分离；以及

第二线路结构，设置于热塑膜上，所述热塑膜以所述第二线路结构面对所述可挠式基板的方向熔接至所述可挠式基板，且封住所述第一电子元件，其中所述第二线路结构部分覆盖于所述所述第一线路结构与第一电子元件上，并将所述第二线路结构将所述第一线路结构与所述第一电子元件电性连接。

2.根据权利要求1所述的电子元件封装体，其特征在于，所述第一电子元件包括集成电路芯片。

3.根据权利要求1所述的电子元件封装体，其特征在于，所述第一线路结构与所述第一电子元件凸出于所述可挠式基板的表面或陷入于所述可挠式基板中。

4.根据权利要求1所述的电子元件封装体，其特征在于，还包括第二电子元件，设置于所述热塑膜上，且所述第二电子元件电性连接于所述第二线路结构。

5.一种电子元件封装体的制造方法，其特征在于，包括：

在可挠式基板上形成第一线路结构；

将第一电子元件放置于所述可挠式基板上，其中所述第一电子元件与所述第一线路结构相互分离；

在热塑膜上形成第二线路结构；以及

将所述热塑膜以所述第二线路结构面对所述可挠式基板的方向熔接至所述可挠式基板，且封住所述第一电子元件，其中所述第二线路结构部分覆盖于所述第一线路结构与所述第一电子元件上，并将所述第二线路结构将所述第一线路结构与所述第一电子元件电性连接。

6.根据权利要求5所述的电子元件封装体的制造方法，其特征在于，还包括在将所述热塑膜熔接至所述可挠式基板之前，在处理腔室中进行第一加热处理与第一加压处理，使所述第一线路结构与所述第一电子元件陷入于所述可挠式基板中，而使得所述第一线路结构的上表面、所述第一电子元件的上表面与所述可挠式基板的表面形成平坦表面。

7.根据权利要求5所述的电子元件封装体的制造方法，其特征在于，还包括在将所述热塑膜熔接至所述可挠式基板之前，将所述热塑膜放置于所述可挠式基板上，且所述第二线路结构对准所述第一线路结构与所述第一电子元件。

8.根据权利要求5所述的电子元件封装体的制造方法，其特征在于，还包括在所述热塑膜上放置第二电子元件，且所述第二电子元件电性连接于所述第二线路结构。

9.根据权利要求5所述的电子元件封装体的制造方法，其特征在于，将所述热塑膜熔接至所述可挠式基板的方法包括对所述热塑膜进行第二加热处理。

10.根据权利要求9所述的电子元件封装体的制造方法，其特征在于，将所述热塑膜熔接至所述可挠式基板的方法包括：

在处理腔室中，进行所述第二加热处理与第二加压处理，使所述热塑膜熔融。

11.根据权利要求10所述的电子元件封装体的制造方法，其特征在于，将所述热塑膜熔接至所述可挠式基板的方法还包括：

在所述处理腔室中，使所述热塑膜在所述第二加压处理的压力下进行回温。

12.根据权利要求9所述的电子元件封装体的制造方法，其特征在于，将所述热塑膜熔接至所述可挠式基板的方法包括：

在处理腔室中，于第一压力下进行所述第二加热处理，使所述热塑膜熔融；以及

在所述处理腔室中，使所述热塑膜在第二压力下进行回温，其中所述第二压力大于所述第一压力。