[go: up one dir, main page]

CN107078064A - 氮化物半导体器件 - Google Patents

氮化物半导体器件 Download PDF

Info

Publication number
CN107078064A
CN107078064A CN201580056003.XA CN201580056003A CN107078064A CN 107078064 A CN107078064 A CN 107078064A CN 201580056003 A CN201580056003 A CN 201580056003A CN 107078064 A CN107078064 A CN 107078064A
Authority
CN
China
Prior art keywords
insulating film
nitride semiconductor
nitride
semiconductor device
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580056003.XA
Other languages
English (en)
Inventor
谷本佳美
藤田耕郎
藤田耕一郎
井上雄史
木下多贺雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107078064A publication Critical patent/CN107078064A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10P14/3216—
    • H10W74/137—
    • H10W74/43—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C01B21/068—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron with silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

氮化物半导体器件包括：衬底(1)；氮化物半导体层叠结构(5)，其形成在上述衬底(1)上，并且包括第一氮化物半导体层(3)和组成与上述第一氮化物半导体层(3)不同的第二氮化物半导体层(4)，在上述第一氮化物半导体层(3)与上述第二氮化物半导体层(4)的异质界面产生二维电子气；和绝缘膜(9)，其覆盖上述氮化物半导体层叠结构(5)的表面中的至少一部分，且由Si‑H键量为6.0×1021cm‑3以下的氮化硅构成。

Description

氮化物半导体器件
技术领域
本发明涉及氮化物半导体器件。
背景技术
现有技术中，利用在由成分不同的多个层构成的氮化物半导体层叠结构的异质界面产生的二维电子气体(2DEG)的场效应晶体管中，产生电压施加时导通电阻发生变动的被称为电流崩塌(Current Collapse)现象，已知有通过在氮化物半导体的表面上层叠SiN(氮化硅)膜能够抑制上述电流崩塌。但是，抑制上述电流崩塌的效果受到SiN膜的特性的影响，所以正在进行各种研究和开发。
在抑制上述电流崩塌的效果较高的SiN膜中，存在电流泄漏这样的缺点。为此，到目前为止，提案有将层叠在氮化物半导体的表面上的SiN膜形成为：通过含有较多的氢而具有抑制上述电流崩塌的作用的层、和氢较少而具有抑制泄漏电流的作用的层这样的双层构造。
作为将这样的双层构造的SiN膜层叠在氮化物半导体的表面上的氮化物半导体器件，有在特开2008-205392号公报(专利文献1)中公开的半导体器件。在该专利文献1所公开的半导体器件中，在包含GaN电子渡越层、AlGaN电子供给层和GaN表面层的化合物半导体区域的表面上，层叠Si-H或者N-H的浓度较高的非化学计量的第一SiN膜、和Si-H或者N-H键较少的绝缘性优良的大致化学计量的第二SiN膜，由此，能够实现兼顾上述电流崩塌的抑制和泄漏电流的抑制这两者。
另外，有在特开2009-164300号公报(专利文献2)中所公开那样的半导体器件。在该专利文献2所公开的半导体器件中，通过在包含GaN电子渡越层、AlGaN电子供给层和GaN表面层的化合物半导体层叠结构的表面上，层叠将Si-H键的浓度和N-H键的浓度相加的合计浓度较低的绝缘性优良的化学计量的第一SiN膜、和将Si-H键的浓度和N-H键的浓度相加的合计浓度较高的对于化合物半导体表面的稳定化作用优良的非化学计量的第二SiN膜，能够实现兼顾上述电流崩塌的抑制和泄漏电流的抑制这两者。
但是，在上述专利文件1和上述专利文献2所公开的现有的半导体器件中，存在以下的问题。
即，存在即使如上所述在包含氮化物半导体的化合物半导体区域的表面上层叠2层SiN膜，当实施高温高压应力试验时，也会确认出泄漏电流增加，作为开关设备不能够耐受长时间的使用这样的问题。
现有技术文献
专利文献
专利文献1：日本特开2008-205392号公报
专利文献2：日本特开2009-164300号公报
发明内容
发明要解决的问题
在此，本发明的目的在于，提供一种优化了在氮化物半导体层上层叠的SiN膜的特性，使得高温高压应力试验的成品率高，作为开关设备能够耐受长时间的使用的氮化物半导体器件。
用于解决问题的技术手段
为了解决上述问题，本发明的氮化物半导体器件的特征在于，包括：
衬底；
氮化物半导体层叠结构，其形成在上述衬底上，并且包括第一氮化物半导体层和组成与上述第一氮化物半导体层不同的第二氮化物半导体层，在上述第一氮化物半导体层与上述第二氮化物半导体层的异质界面产生二维电子气；和
绝缘膜，其覆盖上述氮化物半导体层叠结构的表面中的至少一部分，且由Si-H键量为6.0×1021cm-3以下的氮化硅构成。
另外，在一个实施方式的氮化物半导体器件中，
构成上述绝缘膜的上述氮化硅中的N-H键量为1.0×1021cm-3以上。
另外，在一个实施方式的氮化物半导体器件中，
设上述绝缘膜为第一绝缘膜，
上述氮化物半导体器件包括层叠在上述第一绝缘膜上并且由Si-H键量比上述第一绝缘膜多的氮化硅构成的第二绝缘膜。
另外，在一个实施方式的氮化物半导体器件中，
上述第一绝缘膜和上述第二绝缘膜的膜厚的合计值为25nm以上。
另外，在一个实施方式的氮化物半导体器件中，
包括第三绝缘膜，其覆盖上述第二绝缘膜上的至少一部分，由Si-H键量比上述第二绝缘膜少的氮化硅构成。
本发明的氮化物半导体器件的制造方法，
是制造本发明或者一个实施方式的氮化物半导体器件的氮化物半导体器件的制造方法，在800℃以上对上述绝缘膜进行退火。
发明效果
通过上述说明可以明确，本发明的氮化物半导体器件中，将覆盖所述氮化物半导体层叠结构的表面中的至少一部分的、由氮化硅构成的Si-H键量设为6.0×1021cm-3以下。因此，在对使用了该氮化物半导体器件的半导体元件进行了高温高压应力试验的情况下，能够防止试验后的泄漏电流超过试验前的泄漏电流的5倍的不良状况的发生，能够使上述绝缘膜优化。
即，根据本发明，可提供作为开关设备能够耐受长时间的使用的氮化物半导体器件。
附图说明
图1是作为本发明的氮化物半导体器件的氮化物半导体HFET的截面图。
图2是图1所示的氮化物半导体HFET的制造工序的截面图。
图3是接着图2的工序的截面图。
图4是接着图3的工序的截面图。
图5是接着图4的工序的截面图。
图6是接着图5的工序的截面图。
图7是表示高温高压应力试验的成品率与绝缘膜的Si-H键量的关系的图。
图8是与图1不同的氮化物半导体HFET的截面图。
图9是图8所示的氮化物半导体HFET的制造工序的截面图。
图10是与图1和图8不同的氮化物半导体HFET的截面图。
图11是图10所示的氮化物半导体HFET的制造工序的截面图。
图12是接着图11的工序的截面图。
图13是接着图12的工序的截面图。
图14是接着图13的工序的截面图。
图15是表示绝缘膜的Si-H键量与退火温度的关系的图。
具体实施方式
以下，通过图示的实施方式对本发明进行详细的说明。此外，在附图中，相同的参照符号表示相同的部分或者相应的部分。另外，为了使图示更加清楚和简单，长度、宽度、厚度、深度等的图中的尺寸根据实际的尺寸适当地变更，并不表示实际的相对尺寸。
·第一实施方式
图1是作为第一实施方式的氮化物半导体器件的氮化物半导体HFET(异质结场效应晶体管)的截面图。
本实施方式的氮化物半导体HFET如图1所示，在由Si构成的衬底1上，依次层叠有无掺杂AlGaN构成的缓冲层2、无掺杂GaN构成的沟道层3、无掺杂AlxGa1-xN(0<x<1)构成的阻挡层4而形成。AlxGa1-xN中的Al混晶比x在本实施方式中为x＝0.17。
在上述沟道层3与阻挡层4的界面，产生上述的二维电子气体。此外，在本实施方式中，由缓冲层2、沟道层3和阻挡层4构成氮化物半导体层叠结构5。此外，在本实施方式中，阻挡层4的厚度设为30nm。
在上述氮化物半导体层叠结构5上，隔开预先设定的间隔形成有源极电极6和漏极电极7。这里，源极电极6和漏极电极7作为一例由将Ti、Al、TiN依次层叠而成的Ti/Al/TiN构成。此外，源极电极6和漏极电极7按以下方式形成：在氮化物半导体层叠结构5中的用于形成源极电极6和漏极电极7的部位形成到达沟道层3的凹槽，通过溅射电极材料并退火，而成为欧姆接触。
在上述氮化物半导体层叠结构5上，并且在源极电极6与漏极电极7之间，形成有栅极电极8。该栅极电极8例如通过WN制作。
在上述氮化物半导体层叠结构5上的从源极电极6至栅极电极8之间，和从栅极电极8至漏极电极7之间，形成有由SiN(氮化硅)构成的绝缘膜9。这里，栅极电极8的源极电极6一侧的端部构成呈檐状在绝缘膜9上延伸的场板部8a。另外，栅极电极8的漏极电极7一侧的端部构成呈檐状在绝缘膜9上延伸的场板部8b。
在本实施方式中，作为上述绝缘膜9，使用Si‐H键量为2.0×1021cm-3、N‐H键量为4.0×1021cm-3、折射率为1.91、相对介电常数为7.2的SiN膜。另外，使绝缘膜9的厚度为200nm。
详细内容在后文叙述，上述绝缘膜9具有抑制由高温高压应力试验引起的泄漏电流的增加的功能。
此外，上述绝缘膜9的折射率是通过将以相同的条件成膜的单层膜利用椭圆偏振测量以波长633nm进行测定而得到的值。另外，相对介电常数是根据将用金属夹着以相同条件成膜的单层膜制成的结构体以100kHz的频率进行测定的电容值所计算出的值。在后文所述的实施方式中使用的第二绝缘膜和第三绝缘膜的折射率和相对介电常数的情况下也是同样地求得的。
另外，上述绝缘膜9的Si-H键量和N-H键量是通过FT-IR(傅立叶变换红外光谱仪)测定以相同的条件成膜的单层膜，并根据峰值面积和非专利文献(W.A.Lanford andM.J.Rand,J.Appl.Phys.49,2473(1978))中记载的变换式进行计算而得到的值。
此外，在后文所述的实施方式中使用的第二绝缘膜和第三绝缘膜的Si-H键量和N-H键量的情况下，也与绝缘膜9的情况同样地求得。
接着，依照图2～图7说明本实施方式的氮化物半导体HFET的制造方法。
首先，如图2所示，在Si衬底1上使用MOCVD(Metal Organic Chemical VaporDeposition：有机金属气相生长)方法，依次形成无掺杂AlGaN缓冲层2、无掺杂GaN沟道层3和无掺杂AlGaN阻挡层4。
接着，如图3所示，在上述AlGaN阻挡层4上通过等离子体CVD(Chemical VaporDeposition：化学气相生长)法成膜作为绝缘膜9的SiN膜。该绝缘膜9的生长温度例如为225℃，但是也可以设定为100℃～400℃的范围内的其它温度。
并且，在上述绝缘膜9上，在进行了基于通常使用的光刻工序的抗蚀剂图案形成之后，例如通过使用了BHF(缓冲氢氟酸)的湿蚀刻，在绝缘膜9形成开口部10。此外，也可以代替上述湿蚀刻，而通过干蚀刻形成开口部10。
接着，在图3的状态中，例如以800℃在氮气气氛中进行60分钟的退火(热处理)。通过该退火处理，SiN膜9中的氢脱离，Si-H键量降低，基于BHF的湿蚀刻速率降低。通过该退火，绝缘膜9的Si-H键量成为2.0×1021cm-3。
此外，用于对上述绝缘膜9进行退火的温度作为一个例子为800℃，但如果目的是使绝缘膜9的Si-H键量为6.0×1021cm-3以下，则可以为600℃以上。即，如果在600℃对绝缘膜9进行退火，则如图15所示，能够使Si-H键量为6.0×1021cm-3以下，这时，如果用于对绝缘膜9进行退火的温度为800℃以上，则能够得到抑制电流崩塌的效果。
接着，如图4所示，在上述绝缘膜9上和开口部10内溅射WN，进行基于通常使用的光刻工序的抗蚀剂图案形成之后，进行干蚀刻来形成栅极电极8。
接着，如图5所示，在上述绝缘膜9上和栅极电极8上，进行基于通常使用的光刻工序的抗蚀剂图案形成之后，通过干蚀刻除去绝缘膜9、无掺杂AlGaN阻挡层4和无掺杂GaN沟道层3的一部分，形成开口部11、12。此外，代替上述干蚀刻，也可以通过湿蚀刻在绝缘膜9形成开口部11、12。
接着，如图6所示，在上述绝缘膜9和开口部11、12内通过溅射依次层叠Ti、Al、TiN，由此形成Ti/Al/TiN层叠金属膜。这里，TiN层为用于在之后的工序中保护Ti/Al层的覆盖层。此外，代替上述溅射，也可以蒸镀Ti、Al。之后，例如在400℃以上且500℃以下进行10分钟的退火，在GaN沟道层3与上述Ti/Al/TiN层金属膜之间能够得到欧姆接触。
之后，在进行基于通常使用的光刻工序的抗蚀剂图案形成之后，通过干蚀刻形成源极电极6和漏极电极7。如此完成该氮化物半导体HFET。
本发明的发明者们对在上述氮化物半导体层叠结构5上形成绝缘膜9进行了各种研究。其结果是，发现通过使用由Si-H键量为6.0×1021cm-3以下的SiN构成的绝缘膜，能够抑制高温高压应力试验引起的泄漏电流的增加。
这里，上述高温高压应力试验是指，该氮化物半导体HFET保持在比通常使用的温度高的温度中、并且在开关动作关断的状态下，该氮化物半导体HFET通过比通常使用的关断电压高的关断电压继续一定时间之后，评价泄漏电流的增加的加速试验。在将该氮化物半导体HFET作为开关设备使用时，抑制上述泄漏电流的增加而使得不产生由泄漏电流导致的HFET的破坏是必须的。
图7中表示上述高温高压应力试验的成品率与在氮化物半导体上形成的绝缘膜9的Si-H键量的关系。该试验在设定栅极电压以使氮化物半导体HFET成为关断的状态，并且在180℃的环境温度下，对漏极电极7施加100小时的650V的电压来进行。在该试验前后测定HFET的泄漏电流，并将试验后的泄漏电流超过试验前的泄漏电流的5倍的元件判定为不良元件，由此计算出成品率。
根据图7可知，作为上述绝缘膜9使用的SiN的上述Si-H键量为6.0×1021cm-3以下时，能够使高温高压应力试验的成品率为100％，确认能够作为开关设备使用。
并且，作为上述绝缘膜9使用的SiN，通过使上述SiN的N-H键量为1.0×1021cm-3以上，在上述高温高压应力试验中使该氮化物半导体HFET为关断状态并对漏极电极7施加200小时的650V的电压，也能够使成品率为100％。
另外，如果对上述由SiN构成的绝缘膜9进行800℃以上的退火，则也能够获得抑制电流崩塌的效果。
·第二实施方式
图8是该第二实施方式的氮化物半导体HFET的截面图。
该实施方式中的氮化物半导体HFET如图8所示具有与上述第一实施方式相同的氮化物半导体层叠结构5。并且，在氮化物半导体层叠结构5上的从源极电极6至栅极电极8之间、和从栅极电极8至漏极电极7之间形成的绝缘膜包括：与上述第一实施方式中的绝缘膜9完全相同的由SiN(氮化硅)构成的第一绝缘膜9；和形成在该第一绝缘膜9上的由SiN构成的第二绝缘膜15。除此之外，与第一实施方式相同。
在该实施方式中，作为上述第一绝缘膜9的SiN膜，使用Si-H键量为2.0×1021cm-3、N-H键量为4.0×1021cm-3、折射率为1.91、相对介电常数为7.2的SiN膜。另外，上述第一绝缘膜9的厚度设为10nm。
另外，作为上述第二绝缘膜15，使用Si-H键量为6.0×1021cm-3、N-H键量为1.0×1021cm-3、折射率为1.99、相对介电常数为7.8的SiN膜。另外，上述第二绝缘膜15的厚度为200nm。
详细内容在后文叙述，但该第二绝缘膜15在该氮化物半导体HFET的制作工序中具有保护第一绝缘膜9的功能。
接着，根据图2和图9对该实施方式的氮化物半导体HFET的制造方法进行说明。
首先，与上述第一实施方式的情况同样地，如图2所示，在Si衬底1上依次形成无掺杂AlGaN缓冲层2、无掺杂GaN沟道层3、无掺杂AlGaN阻挡层4。并且，在AlGaN阻挡层4上，与第一实施方式的绝缘膜9的情况同样地，通过等离子体CVD法成膜作为第一绝缘膜9的SiN膜。
接着，通过等离子体CVD法成膜作为上述第二绝缘膜15的SiN膜。该第一绝缘膜9和第二绝缘膜15的生长温度作为一个例子为225℃，但是也可以设定为100℃～400℃的范围内的其它温度。
接着，在上述第二绝缘膜15上进行基于通常使用的光刻工序的抗蚀剂图案形成之后，通过例如使用上述BHF的湿蚀刻，如图9所示在第一绝缘膜9和第二绝缘膜15形成开口部16。此外，代替上述湿蚀刻，也可以通过干蚀刻形成开口部16。
这时，通过在上述第一绝缘膜9上覆盖Si-H键量比该第一绝缘膜9多的第二绝缘膜15，经由在上述光刻工序中进行的抗蚀剂剥离时的药液处理和等离子体处理，能够防止第一绝缘膜9改性。
接着，在图9所示的状态中，在氮气气氛中以800℃进行60分钟的退火(热处理)。通过该退火处理，SiN膜中的氢脱离，Si-H键量降低，基于上述BHF的湿蚀刻速率降低。通过该退火，第一绝缘膜9的Si-H键量成为2.0×1021cm-3，第二绝缘膜15的Si-H键量成为6.0×1021cm-3。
接着，在上述第二绝缘膜15上和开口部16内溅射WN。之后，对第二绝缘膜15上实施与在上述第一实施方式中对绝缘膜9上实施的工序相同的工序，由此完成氮化物半导体HFET。
本发明的发明者们对在上述第一绝缘膜9上形成的第二绝缘膜15进行了研究。其结果发现，通过使用由Si-H键量比第一绝缘膜9多的SiN形成、且对在抗蚀剂剥离时的药液处理和等离子体处理有耐受性的绝缘膜，能够保护第一绝缘膜9，能够抑制高温高压应力试验引起的泄漏电流的增加。
·第三实施方式
图10是该第三实施方式的氮化物半导体HFET的截面图。
该实施方式的氮化物半导体HFET如图10所示，氮化物半导体层叠结构5上的源极电极6至栅极电极8之间、以及栅极电极8至漏极电极7之间形成的绝缘膜包括：与上述第一实施方式的绝缘膜9完全相同的由SiN(氮化硅)构成的第一绝缘膜9；在该第一绝缘膜9上与上述第二实施方式中的第二绝缘膜15同样地形成的由SiN构成的第二绝缘膜15；和在该第二绝缘膜15上形成的由SiN构成的第三绝缘膜21。除此之外与上述第一实施方式相同。
在该实施方式中，作为上述第一绝缘膜9，使用上述Si-H键量为2.0×1021cm-3、N-H键量为4.0×1021cm-3、折射率为1.91、相对介电常数为7.2的SiN膜。另外，上述第一绝缘膜9的厚度形成为10nm。
另外，作为上述第二绝缘膜15，使用Si-H键量为8.0×1021cm-3、N-H键量为2.0×1021cm-3、折射率为1.99、相对介电常数为7.8的SiN膜。另外，上述第二绝缘膜15的厚度设为200nm。
另外，作为上述第三绝缘膜21，使用Si-H键量为2.0×1021cm-3、N-H键量为1.3×1022cm-3、折射率为1.87、相对介电常数为6.8的SiN膜。另外，上述第三绝缘膜21的厚度为150nm。
上述第三绝缘膜21，由于相比于第二绝缘膜15，Si-H键量较少，所以绝缘性较高，具有能够减少来自栅极电极8的泄漏电流的功能。
接着，根据图9和图11～图14对本实施方式的氮化物半导体HFET的制造方法进行说明。
首先，与上述第一实施方式和第二实施方式同样地，如图9所示，在Si衬底1上依次形成无掺杂AlGaN缓冲层2、无掺杂GaN沟道层3、无掺杂AlGaN阻挡层4。接着，在AlGaN阻挡层4上，成膜要成为第一绝缘膜9的SiN膜。然后，与上述第二实施方式同样地成膜要成为第二绝缘膜15的SiN膜。在该状态下，在氮气气氛中在800℃进行60分钟的退火。通过该退火，第一绝缘膜9的Si-H键量为2.0×1021cm-3，第二绝缘膜15的Si-H键量为6.0×1021cm-3。接着，与上述第二实施方式同样地，在第一绝缘膜9和第二绝缘膜15形成开口部16。以下，在该实施方式中，将开口部16称为第一开口部16。
接着，通过等离子体CVD法在上述第二绝缘膜15上成膜要成为第三绝缘膜21的SiN膜。第三绝缘膜21的生长温度作为一个例子为225℃，但是也可以设定为100℃～400℃的范围内的其它温度。
接着，如图11所示，在上述第三绝缘膜21上进行基于通常使用的光刻工序的抗蚀剂图案形成之后，通过例如使用上述BHF的湿蚀刻，在第三绝缘膜21上的开口部16的部位形成第二开口部22。
在该情况下，由于上述第三绝缘膜21的湿蚀刻比被退火后的第二绝缘膜15的湿蚀刻速率快，所以在第二开口部22内形成在第一开口部16的边缘所成的台阶形状23。
接着，在图11所示的状态下，在氮气气氛中以680℃进行60分钟的退火(热处理)。通过该退火处理，SiN膜中的氢脱离，Si-H键量降低，基于上述BHF的湿蚀刻速率降低。通过该退火，第一绝缘膜9的Si-H键量成为3×1021cm-3，第二绝缘膜15的Si-H键量为8×1021cm-3、第三绝缘膜21的Si-H键量为2×1021cm-3。
接着，如图12所示，在上述第三绝缘膜21上和第一、第二开口部16、22内溅射WN，进行基于通常使用的光刻工序的抗蚀剂图案形成之后，使用干蚀刻形成栅极电极8。
这时，由于在上述第二开口部22中形成有台阶形状23，因此栅极电极8的源极电极6一侧的端部形成场板部8a，该场板部8a具有呈檐状地在第三绝缘膜21上延伸的前端部8c、和覆盖第三绝缘膜21上的第二开口部22的开口面的中间部8d。另外，栅极电极8的漏极电极7一侧的端部形成场板部8b，该场板部8b具有呈檐状地在第三绝缘膜21上延伸的前端部8e、和覆盖第三绝缘膜21上的第二开口部22的开口面的中间部8f。
该场板部8a、8b在将该氮化物半导体HFET作为开关设备使用时，具有在关断时缓和施加于栅极电极8附近的氮化物半导体层叠结构5或绝缘膜9、15、21的电场强度的功能。
接着，如图13所示，在上述第三绝缘膜21上和栅极电极8上，进行基于通常使用的光刻工序的抗蚀剂图案形成之后，通过使用了例如上述BHF的湿蚀刻，在第三绝缘膜21形成开口部。接着，同样使用抗蚀剂图案形成，利用干蚀刻除去第二绝缘膜15、第一绝缘膜9和无掺杂AlGaN阻挡层4、无掺杂GaN沟道层3的一部分，形成开口部11、12。此外，在第三绝缘膜21，也可以代替上述湿蚀刻而利用干蚀刻形成上述开口部。
接着，如图14所示，在上述第三绝缘膜21上和开口部11、12内，通过溅射依次层叠Ti、Al、TiN，由此形成Ti/Al/TiN层叠金属膜。之后，通过对上述Ti/Al/TiN层叠金属膜实施与在上述第一实施方式中对Ti/Al/TiN层叠金属膜实施的工序相同的工序，由此形成源极电极6和漏极电极7。如此，完成该氮化物半导体HFET。
本发明的发明者们对在上述第二绝缘膜15上形成的第三绝缘膜21进行了研究。其结果发现，作为第三绝缘膜21，通过使用由Si-H键量比第二绝缘膜15少的SiN形成的绝缘膜，能够提高绝缘性，减少来自栅极电极8的泄漏。另外，通过在栅极电极8形成场板部8a、8b，能够缓和关断时施加于栅极电极8附近的氮化物半导体层叠结构5和绝缘膜9、15、21的电场强度，能够进一步抑制由高温高压应力试验引起的泄漏电流的增加。
此外，本发明并不限定于上述各实施方式，上述衬底、氮化物半导体层叠结构5、上述各绝缘膜、各电极的材料和尺寸等，在本发明请求保护的范围内，即使改变也没有问题。
例如，在上述各实施方式中，对使用了Si衬底的氮化物半导体HFET进行了说明。但是，本发明并不限定于Si衬底，也可以使用蓝宝石衬底或SiC衬底，也可以在GaN衬底上生长了AlGaN层的由氮化物半导体构成的衬底上生长氮化物半导体层。另外，作为氮化物半导体层叠结构的构成，也可以在沟道层3与阻挡层4之间形成异质改善层。
另外，在上述各实施方式中，作为上述氮化物半导体层叠结构5的构成，使用了GaN沟道层3，但也可以代替GaN沟道层3，使用具有比AlGaN阻挡层4能带间隙小的组成的AlGaN层。并且，在AlGaN阻挡层4上，作为覆盖层，例如可以设置由GaN形成的大约1nm厚度的层。
作为上述阻挡层4的膜厚，通常使用20nm～40nm，但没有特别的限定。例如，为了得到所希望的表面载流子浓度或所希望的阈值电压等，可以自由地设定。并且，在上述各实施方式中，作为阻挡层4使用混晶比x＝0.17％的AlxGa1-xN。但是只要能诱发上述2DEG，作为晶体管工作的结晶性，则没有特别的限制。
另外，在上述各实施方式中，对绝缘膜9以800℃进行了退火，但退火的温度只要是600℃以上即可。如果对绝缘膜9以600℃以上进行了退火，则能够使Si-H键量为6.0×1021cm-3以下。
另外，在上述第一实施方式和第二实施方式中，将绝缘膜9的退火在开口部16的形成之后实施，另一方面，在上述第三实施方式中，将绝缘膜9的退火在开口部16的形成前实施，但第一～第三实施方式中的任一种方法均可，从形成绝缘膜9至形成栅极电极或欧姆电极的任一者之前，都可以实施绝缘膜9的退火。
另外，在上述各实施方式中，作为上述栅极电极8的材料使用WN，但并不限定于上述WN，例如用TiN或Ni/Au等形成也没有问题。
另外，在上述各实施方式中，层叠上述Ti/Al/TiN形成作为源极电极6和漏极电极7的欧姆电极，但并不限定于此，也可以没有作为上述覆盖层的TiN。另外，在通过溅射层叠了Ti/Al之后，也可以在其上层叠Au、Ag、Pt等。另外，也可以代替上述溅射而蒸镀上述Ti、Al。
另外，在上述第二实施方式和上述第三实施方式中，优选上述第一绝缘膜9的膜厚为几nm～20nm。如果膜厚过薄，则高温高压应力试验的成品率降低。而如果上述膜厚过厚，则通过湿蚀刻形成栅极电极8用的开口部16时，在第一绝缘膜9产生侧蚀刻，导致形成了空隙。
并且，上述第一绝缘膜9和上述第二绝缘膜15的合计的膜厚优选为25nm～200nm。如果膜厚过薄，则通过抗蚀剂剥离时的药液处理或等离子体处理等第一绝缘膜9存在改性。而如果膜厚过厚，则场板8a、8b的效果变小。
另外，上述第三实施方式中，上述第三绝缘膜21的膜厚优选为10nm～几μm。如果膜厚过薄，则氮化物半导体层叠结构5的表面的电场变高。而如果膜厚过厚，则第三绝缘膜21引起的应力变大而使晶片产生翘曲这样的问题。
以下，对本发明进行总结，本发明的氮化物半导体器件的特征在于，包括：
衬底1；
氮化物半导体层叠结构5，其形成在上述衬底1上，并且包括第一氮化物半导体层3和组成与上述第一氮化物半导体层3不同的第二氮化物半导体层4，在上述第一氮化物半导体层3与上述第二氮化物半导体层4的异质界面产生二维电子气；和
绝缘膜9，其覆盖上述氮化物半导体层叠结构5的表面中的至少一部分，且由Si-H键量为6.0×1021cm-3以下的氮化硅构成。
根据图7可知，在作为上述绝缘膜9使用的上述氮化硅中的Si-H键量为6.0×1021cm-3以下的情况下，能够使高温高压应力试验的成品率为100％。
根据上述结构，使覆盖上述氮化物半导体层叠结构5的表面中的至少一部分且由氮化硅构成的绝缘膜9的Si-H键量为6.0×1021cm-3以下。因此，在对于使用该氮化物半导体器件的半导体元件进行了高温高压应力试验的情况下，不存在试验后的泄漏电流超过试验前的泄漏电流的5倍的不良状况，能够使上述绝缘膜9的特性优化。
即，可提供作为开关器件能够耐受长时间的使用的氮化物半导体器件。
另外，一个实施方式的氮化物半导体器件中，构成上述绝缘膜9的上述氮化硅的折射率为1.95以下。
另外，一个实施方式的氮化物半导体器件中，构成上述绝缘膜9的上述氮化硅的N-H键量为1.0×1021cm-3以上。
根据该实施方式，上述绝缘膜9中的N-H键量为1.0×1021cm-3以上。因此，即使对使用该氮化物半导体器件的半导体元件使条件严格地进行高温高压应力试验，也不会存在试验后的泄漏电流超过试验前的泄漏电流的5倍的不良情况，能够使上述绝缘膜9的特性优化。
另外，一个实施方式的氮化物半导体器件中，构成上述绝缘膜9的上述氮化硅在100kHz下的介电常数大于6且小于8。
另外，一个实施方式的氮化物半导体器件中，令上述绝缘膜9为第一绝缘膜，并且具有层叠在上述第一绝缘膜9上且由Si-H键量比上述第一绝缘膜9多的氮化硅构成的第二绝缘膜15。
根据该实施方式，在上述高温高压应力试验后的泄漏电流不超过试验前的泄漏电流的5倍的第一绝缘膜9上层叠的第二绝缘膜15，使用比上述第一绝缘膜9的Si-H键量多的氮化硅构成的绝缘膜。因此，第二绝缘膜15相对于抗蚀剂剥离时的药液处理和等离子体处理具有耐受性，稳定化作用良好，能够保护上述第一绝缘膜9，能够抑制高温高压应力试验引起的泄漏电流的增加。
另外，一个实施方式的氮化物半导体器件中，构成上述第二绝缘膜15的上述氮化硅的折射率大于1.95且小于2.00。
另外，一个实施方式的氮化物半导体器件中，上述第一绝缘膜9和上述第二绝缘膜15的膜厚的合计值为25nm以上。
根据该实施方式，由于上述第一绝缘膜9和上述第二绝缘膜15的膜厚的合计值为25nm以上，所以能够防止上述第一绝缘膜9由于抗蚀剂剥离时的药液处理和等离子体处理等而改性。
另外，一个实施方式的氮化物半导体器件中，具有覆盖上述第二绝缘膜15上的至少一部分且由Si-H键量比上述第二绝缘膜15少的氮化硅构成的第三绝缘膜21。
根据该实施方式，作为覆盖上述第二绝缘膜15的上述第三绝缘膜21，使用Si-H键量比上述第二绝缘膜15少的氮化硅。因此，能够提高上述绝缘膜的绝缘性，并且能够进一步减少泄漏电流。
另外，一个实施方式的氮化物半导体器件中，构成上述第三绝缘膜21的氮化硅的折射率为1.90以下。
另外，本发明的氮化物半导体器件的制造方法是制造本发明或者一个实施方式的氮化物半导体器件的氮化物半导体器件的制造方法，其特在在于，对上述绝缘膜9以800℃以上进行退火。
根据该结构，通过对上述绝缘膜9以800℃以上进行退火，能够抑制电流崩塌。
另外，本发明的氮化物半导体器件的制造方法的特征在于，包括：
在衬底1上，将包括第一氮化物半导体层3和组成与该第一氮化物半导体层3不同的第二氮化物半导体层4的氮化物半导体层叠结构5，以在上述第一氮化物半导体层3与上述第二氮化物半导体层4的异质界面产生2维电子气的方式层叠的步骤；和
使用由Si-H键量为6.0×1021cm-3以下的氮化硅构成的绝缘膜9覆盖上述氮化物半导体层叠结构5的表面的至少一部分的步骤。
根据上述结构，将覆盖上述氮化物半导体层叠结构5的表面的至少一部分且由氮化硅构成绝缘膜9的Si-H键量设定为6.0×1021cm-3以下。因此，在对该氮化物半导体器件进行了高温高压应力试验的情况下，不会存在试验后的泄漏电流超过试验前的泄漏电流的5倍的不良情况，能够优化上述绝缘膜9的特性。
即，可提供作为开关设备能够耐受长时间使用的氮化物半导体器件。
另外，本发明的氮化物半导体器件的制造方法的特征在于，包括：
在衬底1上，将包括第一氮化物半导体层3和组成与该第一氮化物半导体层3不同的第二氮化物半导体层4的氮化物半导体层叠结构5，以在上述第一氮化物半导体层3与上述第二氮化物半导体层4的异质界面产生2维电子气的方式层叠的步骤；和
利用由折射率为1.95以下的氮化硅构成的绝缘膜9覆盖上述氮化物半导体层叠结构5的表面的至少一部分的步骤。
根据上述结构，将覆盖上述氮化物半导体层叠结构5的表面的至少一部分且由氮化硅构成的绝缘膜9的折射率形成为1.95以下。
另外，在一个实施方式的氮化物半导体器件的制造方法中，令上述绝缘膜9为第一绝缘膜，包括在该第一绝缘膜9上层叠由Si-H键量比上述第一绝缘膜9多的氮化硅构成的第二绝缘膜15的步骤。
根据该实施方式，在上述高温高压应力试验后的泄漏电流不超过试验前的泄漏电流的5倍的第一绝缘膜9上，层叠由Si-H键量比上述第一绝缘膜9多的氮化硅构成的第二绝缘膜15。因此，能够保护上述第一绝缘膜9，能够进一步抑制高温高压应力试验引起的泄漏电流的增加。
另外，在一个实施方式的氮化物半导体器件的制造方法中，构成在层叠上述第二绝缘膜15的步骤中层叠的上述第二绝缘膜15的上述氮化硅的折射率为大于1.95且小于2.00。
另外，在一个实施方式的氮化物半导体器件的制造方法中，包括对上述第二绝缘膜15上的至少一部分，使用由Si-H键量比上述第二绝缘膜15少的氮化硅构成的第三绝缘膜21进行覆盖的步骤。
根据该实施方式，由Si-H键量比上述第二绝缘膜15少的氮化硅构成的第三绝缘膜21覆盖在上述第二绝缘膜15上。因此，能够提高上述绝缘膜的绝缘性，并且能够减少泄漏电流。
另外，在一个实施方式的氮化物半导体器件的制造方法中，使构成在层叠上述第三绝缘膜21的步骤中层叠的上述第三绝缘膜21的上述氮化硅的折射率为1.90以下。
附图标记的说明
1…衬底
2…无掺杂AlGaN缓冲层
3…无掺杂GaN沟道层
4…无掺杂AlGaN阻挡层
5…氮化物半导体层叠结构
6…源极电极
7…漏极电极
8…栅极电极
8a、8b…场板部
9…绝缘膜、第一绝缘膜
10、11、12、16、22…开口部
15…第二绝缘膜
21…第三绝缘膜
23…台阶形状。

Claims (6)

1.一种氮化物半导体器件，其特征在于，包括：
衬底(1)；
氮化物半导体层叠结构(5)，其形成在所述衬底(1)上，并且包括第一氮化物半导体层(3)和组成与所述第一氮化物半导体层(3)不同的第二氮化物半导体层(4)，在所述第一氮化物半导体层(3)与所述第二氮化物半导体层(4)的异质界面产生二维电子气；和
绝缘膜(9)，其覆盖所述氮化物半导体层叠结构(5)的表面中的至少一部分，且由Si-H键量为6.0×1021cm-3以下的氮化硅构成。
2.如权利要求1所述的氮化物半导体器件，其特征在于：
构成所述绝缘膜(9)的所述氮化硅中的N-H键量为1.0×1021cm-3以上。
3.如权利要求1或2所述的氮化物半导体器件，其特征在于：
设所述绝缘膜(9)为第一绝缘膜(9)，
所述氮化物半导体器件包括层叠在所述第一绝缘膜(9)上并且由Si-H键量比所述第一绝缘膜(9)多的氮化硅构成的第二绝缘膜(15)。
4.如权利要求3所述的氮化物半导体器件，其特征在于：
所述第一绝缘膜(9)和所述第二绝缘膜(15)的膜厚的合计值为25nm以上。
5.如权利要求3或4所述的氮化物半导体器件，其特征在于：
包括第三绝缘膜(21)，其覆盖所述第二绝缘膜(15)上的至少一部分，由Si-H键量比所述第二绝缘膜(15)少的氮化硅构成。
6.一种制造权利要求1～5中任一项所述的氮化物半导体器件的氮化物半导体器件的制造方法，其特征在于：
在800℃以上对所述绝缘膜(9)进行退火。
CN201580056003.XA 2014-10-14 2015-08-27 氮化物半导体器件 Pending CN107078064A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014210071 2014-10-14
JP2014-210071 2014-10-14
PCT/JP2015/074230 WO2016059889A1 (ja) 2014-10-14 2015-08-27 窒化物半導体装置

Publications (1)

Publication Number Publication Date
CN107078064A true CN107078064A (zh) 2017-08-18

Family

ID=55746437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056003.XA Pending CN107078064A (zh) 2014-10-14 2015-08-27 氮化物半导体器件

Country Status (4)

Country Link
US (1) US9824887B2 (zh)
JP (1) JP6255508B2 (zh)
CN (1) CN107078064A (zh)
WO (1) WO2016059889A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038761A (zh) * 2021-09-29 2022-02-11 苏州矩阵光电有限公司 一种半导体钝化结构的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11067422B2 (en) 2018-03-28 2021-07-20 Cambridge Gan Devices Limited Thermal fluid flow sensor
US10593826B2 (en) * 2018-03-28 2020-03-17 Cambridge Gan Devices Limited Infra-red devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838434A (zh) * 2005-03-23 2006-09-27 恩益禧电子股份有限公司 半导体器件及其制造方法
US20080035934A1 (en) * 2005-06-29 2008-02-14 Sheppard Scott T Passivation of Wide Band-Gap Based Semiconductor Devices with Hydrogen-Free Sputtered Nitrides
US20080211005A1 (en) * 2006-12-28 2008-09-04 Hiroshi Akahori Semiconductor device
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012033688A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN103715243A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP5186776B2 (ja) 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP4719210B2 (ja) 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8951853B1 (en) * 2010-03-10 2015-02-10 Samsung Electronics Co., Ltd. Method of forming semiconductor device using Si-H rich silicon nitride layer
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9696927B2 (en) * 2014-06-19 2017-07-04 International Business Machines Corporation Memory transaction having implicit ordering effects
KR102193180B1 (ko) * 2015-01-13 2020-12-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838434A (zh) * 2005-03-23 2006-09-27 恩益禧电子股份有限公司 半导体器件及其制造方法
US20080035934A1 (en) * 2005-06-29 2008-02-14 Sheppard Scott T Passivation of Wide Band-Gap Based Semiconductor Devices with Hydrogen-Free Sputtered Nitrides
US20080211005A1 (en) * 2006-12-28 2008-09-04 Hiroshi Akahori Semiconductor device
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012033688A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN103715243A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038761A (zh) * 2021-09-29 2022-02-11 苏州矩阵光电有限公司 一种半导体钝化结构的制备方法

Also Published As

Publication number Publication date
US20170301535A1 (en) 2017-10-19
WO2016059889A1 (ja) 2016-04-21
JPWO2016059889A1 (ja) 2017-07-27
JP6255508B2 (ja) 2017-12-27
US9824887B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP6591168B2 (ja) 半導体装置及びその製造方法
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
CN103930978B (zh) 场效应晶体管及其制造方法
JP6591169B2 (ja) 半導体装置及びその製造方法
CN104681617A (zh) 半导体器件以及制造半导体器件的方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20090001381A1 (en) Semiconductor device
TW200525760A (en) Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP2014045174A (ja) 窒化物半導体装置
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
CN104380445A (zh) 氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
WO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
CN107078064A (zh) 氮化物半导体器件
CN103597582B (zh) 氮化物半导体装置及其制造方法
JP2012234984A (ja) 半導体装置
CN106558601B (zh) 半导体装置及其制造方法
JP2017098448A (ja) 窒化物半導体装置の製造方法
WO2014181556A1 (ja) 電界効果トランジスタ
CN104134694A (zh) 形成用于场板形成的阶梯式电介质的方法
WO2014129245A1 (ja) 窒化物半導体装置
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
KR101517381B1 (ko) Ｈｅｍｔ 게이트 절연막 형성방법
Koehler et al. Engineering pecvd sin passivation layers to enable algan/gan hemts with low leakage, low current collapse and high breakdown voltage International Conference on Compound Semiconductor Manufacturing Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818

WD01 Invention patent application deemed withdrawn after publication