[go: up one dir, main page]

CN107032292A - 封装方法及相关的封装结构 - Google Patents

封装方法及相关的封装结构 Download PDF

Info

Publication number
CN107032292A
CN107032292A CN201610945347.2A CN201610945347A CN107032292A CN 107032292 A CN107032292 A CN 107032292A CN 201610945347 A CN201610945347 A CN 201610945347A CN 107032292 A CN107032292 A CN 107032292A
Authority
CN
China
Prior art keywords
bonding
semiconductor substrate
metal layer
substrate
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610945347.2A
Other languages
English (en)
Inventor
陈志明
谢元智
喻中
喻中一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110812952.3A priority Critical patent/CN113548639A/zh
Publication of CN107032292A publication Critical patent/CN107032292A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H10W72/20—
    • H10W90/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H10W72/072—
    • H10W72/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明涉及封装方法及相关的封装结构。本发明提供一种封装方法，其包括提供第一半导体衬底；在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层与第二接合金属层；提供具有接合区的第二半导体衬底，其中所述第二半导体衬底的所述接合区包括第三接合金属层；以及通过使所述第一半导体衬底的所述接合区接触所述第二半导体衬底的所述接合区，将所述第一半导体衬底接合到所述第二半导体衬底；其中所述第一与第三接合金属层包括铜(Cu)，且所述第二接合金属层包括锡(Sn)。本发明还提供一种相关的封装结构。

Description

封装方法及相关的封装结构
技术领域
本发明涉及一种封装方法及相关的封装结构。
背景技术
在微机电系统(MEMS)与微电子领域中，时常需要将晶片接合在一起，用以于真空空腔或是具有受控气压的凹物中封装结构。此结构可必须能操作非常长的时间，最经常为数十年。理想是还可经由密封而在晶片之间提供电连接。
当然绝对需要将晶片处理/接合在一起并且提供所述空腔的实际密合的接点(joint)会提供足够好的密封，不会随时间而退化。然而，随着现代半导体结构越来越精巧，整体热预算紧缩，因而现有的共晶接合材料的接合温度变得令人无法接受。特别地，在共晶接合工艺过程中所施加的处理力还随着高级工艺的演进而降低，所述高级工艺例如MEMD结构。
因此，半导体制造产业迫切需要新的接合机制以满足上述问题。
发明内容
本发明的一些实施例提供一种封装方法，其包含提供第一半导体衬底；在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层以及第二接合金属层；提供半导体衬底，其具有接合区，其中所述第二半导体衬底的所述接合区包括第三接合金属层；以及通过使所述第一半导体衬底的所述接合区接触所述第二半导体衬底的所述接合区，将所述第一半导体衬底接合到所述第二半导体衬底；其中所述第一与第三接合金属层包括铜(Cu)，且所述第二接合金属层包括锡(Sn)。
本发明的一些实施例提供一种封装方法，其包含提供第一半导体衬底；在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层；提供第二半导体衬底，其具有接合区，其中所述第二半导体衬底的所述接合区包括第二接合金属层；通过使用辅助接合金属，接合所述第一半导体衬底的所述接合区与所述第二半导体衬底的所述接合区；以及施加按压力，其为每单位面积约1MPa到约2MPa或以下，以使所述第一与第二半导体衬底向彼此按压。
本发明的一些实施例提供一种封装结构，其包含第一半导体衬底，其上具有第一接合区；以及第二半导体衬底，其上具有第二接合区；其中所述第一接合区接合所述第二接合区，且所述第一与第二接合区之间的接合界面包括Cu3Sn。
附图说明
为协助读者达到最佳理解效果，建议在阅读本发明时同时参考附件图示及其详细文字叙述说明。请注意，为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。
图1到11为说明制造CMOS-MEMS装置结构的处理步骤的一系列剖面图。
具体实施方式
本发明提供了数个不同的实施方法或实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定零组件与布置的范例。请注意，提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包含某些实施例，其中第一特征与第二特征直接接触，而叙述中也可能包含其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本发明中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与配置之间的关联性。
另外，本发明在使用与空间相关的叙述词汇，如“在…之下”，“低”，“下”，“上方”，“之上”，“下”，“顶”，“底”和类似词汇时，为便于叙述，其用法均在于描述图示中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本发明所使用的这些空间相关叙述可以同样方式加以解释。
尽管提出本发明的广范围的数值范围与参数为近似值，在特定范例中的所提出的数值仍尽可能精准。然而，任何数值固然含有某些误差，这必然是来自于个别测试测量所得到的标准偏差。再者，在本文中，“约”字通常指给定值或范围的10％、5％、1％或0.5％以内。或者，所属领域的一般技术人员考量时，“约”字指平均值的可接受的标准误差。除了在操作/工作范例中，或是除非特别声明，例如本文所揭示的材料的量、时间期间、温度、操作条件、量的比例以及类似者，所有数值范围、量、值以及百分比应可理解为受到“约”字的修饰。据此，除非有相反的指示，否则本发明与所附权利要求书中所提出的数值参数皆为近似值，可视需要而发生变化。至少，应根据报告的有效位数以及应用一般的舍入技术解读各个数值参数。本文所表示的范围是从一端点到另一端点或是在两个端点之间。除非特别声明，否则本文所揭示的所有范围都包括端点。
本发明一般涉及接合，特别是共晶接合(eutectic bonding)。以下说明的呈现使得所述领域的一般技术人员可制造并且使用本发明，以及以下说明是以专利申请的内文及其需求而提供。所述领域的一般技术人员可轻易理解较佳实施例与本文所述的通用原理与特征的各种修饰。因此，本发明不受限于所示的实施例，而是根据与本文所述的原理与特征相符的最广范围。
在所述的实施例中，微机电系统(MEMS)指使用半导体类工艺所制造的一类结构或装置并且具有机械特性，例如移动或变形的能力。MEMS通常但非总是与电子信号交互作用。MEMS装置包括但不限于陀螺仪、加速度计、地磁仪(magnetometer)、压力感应器以及射频元件。在一些实施例中，MEMS装置结构可包括多个上述MEMS装置。含有MEMS装置或MEMS装置结构的硅晶片指MEMS晶片。
在所述的实施例中，MEMS装置可指实施作为微机电系统的半导体装置。MEMS装置结构可指与多个MEMS装置的组合相关的任何特征。工程绝缘体上硅(engineered silicon-on-insulator，ESOI)可指SOI晶片具有空腔(cavities)于硅装置层或衬底之下。覆盖(cap)或处理(handle)晶片典型指较厚的衬底，作为绝缘体上硅晶片中较薄的硅感应衬底的载体。覆盖或处理衬底以及覆盖或处理晶片可相互交换。在所述的实施例中，空腔可指衬底晶片中的开口或是凹部，以及封闭空间(enclosure)可指完全被包围的空间。
为了更详细描述本发明的特征，揭示设备与制造方法，达成具有包括改善的接合温度与接合过程中所施加的处理力的特征的MEMS装置。
图1到11为根据本发明的实施例说明制造MEMS装置组合或MEMS装置的工艺步骤的剖面图。在图1中，感应衬底104与覆盖衬底101以薄介电膜103置于其间而接合在一起，形成ESOI衬底102。请注意，在本发明的例示实施例中，感应衬底104与覆盖衬底101是在相对高的处理温度通过熔融接合而接合在一起，使得在密封MEMS结构的空腔之前，从所述介电材料进一步完全移除化学物质。在接合过程中，所述两个衬底进行退火，其减少空腔形成工艺过程中化学物质的排放。相较于金属接合，由于较高的接合比例，通过熔融接合所接合的MEMS结构具有更强的机械强度。此外，熔融接合使得在MEMS结构中形成贯穿衬底通路(TSV)而不减少产量。然而，本发明的概念不以此为限。所属领域的一般技术人员可理解有许多变化、修饰以及替代。本发明的概念还可应用于一些实施例中其它形式的MEMS装置组合。
薄介电膜103包括例如氧化硅或其它绝缘层的材料。沿着覆盖衬底101的表面，定义所要的尺寸的多个空腔112并且例如经由蚀刻而进行图案化，但此并非本发明的限制。所述领域的一般技术人员可理解有许多变化、修饰以及替代。使用多个空腔112，以容纳所要制造的MEMS装置的相邻可动质量块。根据MEMS装置的可动质量块与/或所要的性能，决定各个空腔112的尺寸。在一些实施例中，各个空腔112与其它空腔可为不同深度或大小。
而后，使用研磨与/或其它薄化工艺，薄化感应衬底104，达到所要的厚度，如图2所示。可使用现有的薄化技术，如化学机械抛光(CMP)与/或反应性离子蚀刻(RIE)，以达到所要的厚度。可使用合适的研磨与抛光设备用于所述薄化工艺。所属领域的一般技术人员可理解有许多变化、修饰以及替换。在一些实施例中，蚀刻停止层集成于感应衬底104中，以便于薄化工艺的精准控制。所述领域的一般技术人员可理解有许多变化、修饰以及替换。
参阅图3，而后，在感应衬底104上，沉积金属层302。在此实施例中，金属层302包括铜(Cu)层。特别地，金属层302包括薄钛(Ti)层于所述Cu层之下。在一些实施例中，使用电镀、物理气相沉积(PVD)或化学气相沉积(CVD)，沉积所述金属层302。所述领域的一般技术人员可理解有许多变化、修饰以及替换。参阅图4，而后，在金属层302上，沉积不同于金属层302的另一金属层304。在此实施例中，金属层304包括锡(Sn)层。在一些实施例中，使用电镀、物理气相沉积(PVD)或化学气相沉积(CVD)，沉积金属层304。所述领域的一般技术人员可理解有许多变化、修饰、以及替换。
根据所要生产的MEMS的结构，图5所示的下一步骤为图案化且蚀刻金属层302与304。作为图案化和蚀刻操作的结果，形成多个接合区402'与404'用于以下步骤中的接合，例如例示实施例中所使用的共晶接合。特别地，各个接合区402'包括金属层402与406；以及各个接合区404'包括金属层404与408，其中金属层406与408被视为在接合操作过程中的辅助接合金属层以形成共晶接合。
为了清楚起见，此工艺流程中未绘示光刻蚀刻工艺，其中在金属层304上沉积光阻层并且图案化以形成蚀刻掩模。在光刻蚀刻工艺过程中，可严格控制蚀刻掩模的尺寸，并且可由任何合适的材料形成所述蚀刻掩模，所述合适的材料为可抵抗用于蚀刻金属层的蚀刻工艺。在一些实施例中，使用氮化硅(Si3N4)的蚀刻掩模。在一些实施例中，光阻层可作为蚀刻掩模。所属领域的一般技术人员可理解有许多变化、修饰以及替换。虽然图5说明一维剖面图，然而对于所属领域的技术人员来说，明显的是在金属层302与304中形成所要的几何的二维图案。在一些实施例中，接合区402'与404'可进一步包含镍(Ni)、锗(Ge)、铝(Al)。在其它实施例中，可使用其它材料用于所述接合区，所述其它材料例如金(Au)、铟(In)或具有良好黏着下层与改善的湿润能力的其它焊料。
对于感应衬底104选择性进行第一浅空腔蚀刻。在所述第一浅空腔蚀刻过程中，形成浅空腔，达到从图5的所述感应衬底104的表面所测量的某深度。在第一浅空腔蚀刻之后，留下从感应衬底104的蚀刻表面突出的多个第一步骤接合突起502与504，如图6所示。更具体来说，多个第一步骤接合突起502与504位于接合区402'与404'之下。多个第一步骤接合突起502与504携载传导的接合区402'与404'以形成堆迭结构。在例示实施例中，多个第一步骤接合突起502与504的宽度可实质等于接合区402'与404'或是比接合区402'与404'宽。多个第一步骤接合突起502与504的侧壁可为垂直的或锥形的。所属领域的一般技术人员可理解有许多变化、修饰以及替换。
而后，将感应衬底104图案化与蚀刻以形成图7所示的感应衬底。感应衬底包括质量块(proof-mass)、平衡或不平衡的、由至少一弹簧或弹性装置所中止，并且在x-、y-与z-方向其中之一个方向上自由移动，具有至少一电极包埋在所述至少一弹簧或弹性装置中。所述至少一弹簧或弹性装置附接到支撑结构，其附接到感应衬底104。所述质量块、支撑结构以及至少一电极是制造于相同的半导体层中成为驱动/感应电路。在一些实施例中，所述至少一弹簧或弹性装置与支撑结构形成支撑网路。由支撑网路中止的质量块于任何方向自由移动。MEMS电容感应或产生质量块于任何方向的移动。在一些实施例中，所述方向可包括沿着x-、y-与z-方向至少其中之一的方向。
在一些实施例中，用于形成感应衬底的图案化与蚀刻技术可依照MEMS装置的形式而发生变化。例如，MEMS加速度计的图案化与蚀刻不同于MEMS陀螺仪的图案化与蚀刻。可使用现有的蚀刻技术，如非等向性蚀刻、RIE或类似者。在一些实施例中，感应衬底104的厚度可变化为沿着感应衬底的长度的位置的函数，其中沿着与衬底的厚度正交的方向定义所述长度。例如，感应衬底104可于一端具有第一厚度、于中心具有第二厚度以及于另一端具有第三厚度。
接着，如图8A所示，预先清理ESOI衬底102与互补金属氧化物半导体(CMOS)晶片106，而后在共晶接合之间对齐。在本发明中，CMOS晶片可称为CMOS衬底。CMOS晶片106可包括衬底812。衬底812可包含半导体材料，例如硅，然而，可使用其它半导体材料。在衬底812的表面，形成多个CMOS装置814(例如电晶体)。再者，形成互连结构816，以电耦合到CMOS装置814。互连结构816可包括介电层，其进一步包括低介电常数介电层、非低介电常数介电层，例如钝化层，以及类似物。在介电层中形成金属线与通路，其可由铜、铝及其组合而形成。
图案化互连结构816的顶部介电层810，以及在顶部介电层810中形成多个开口，其包括对应于接合区402'与404'的开口802与804。因此，暴露接合区806与808。相较于CMOS衬底106的多个接合区806与808的接合材料，介电层810具有不同的熔化特性。在例示实施例中，接合区806与808包括Cu层。特别地，接合区806与808进一步包括薄Ti层于所述Cu层之下。然而，此非本发明的限制。
在一些其它的实施例中，在接合区806与808上进一步形成不同于接合区806与808的接合材料的另一金属层用于共晶接合。在接合区806与808上形成的金属层包括与金属层406及408相同的金属。实施例如图8B所示，其中金属层406'与408'分别电镀到接合区806与808上。在另一些其它实施例中，相同或类似于图8B，在接合区806与808上进一步形成不同于接合区806与808的接合材料的另一金属层用于共晶接合，但省略图8B的金属层406与408。实施例是如图8C所示，其中Sn层406'与408'分别电镀到接合区806与808上，以及感应衬底104的接合区仅包括金属层402与404。
此后，ESOI衬底102的接合区402'与404'(或图8C的金属层402与404)是经由CMOS晶片106的开口802与804而接触接合区806与808。在接合过程中，加热ESOI衬底102与CMOS晶片106，以及当温度升高时，施加工艺力以使ESOI衬底102与CMOS晶片106压向彼此。换言之，ESOI衬底102与CMOS晶片106之间的接合界面受热与按压力，以回焊包含于CMOS晶片106的接合区402'与404'(或图8C的金属层402与404)以及对应接合区806与808(图8B与8C的金属层406'与408')中的金属。所述按压力施加在ESOI衬底102上对抗CMOS晶片106，以及/或施加在CMOS晶片106上对抗ESOI衬底102，因而产生密封。
金属的回焊造成熔融接合结构，其在ESOI衬底102与CMOS晶片106之间提供欧姆接触。在例示实施例中，ESOI衬底与CMOS晶片106之间的接合包括Cu-Sn共晶接合。这排除在感应衬底与CMOS晶片106之间提供信号的个别电路径的需要。共晶反应是在向图中的三重点，其中固体合金混合物直接转型为液相。Cu-Sn接合的共晶熔化温度为约231摄氏度，为了确保Cu-Sn的适当或足够的共晶反应，共晶接合工艺过程中提供的接合温度可高于所述共晶温度。在此实施例中，共晶接合工艺过程中所提供的接合温度范围可为从约240摄氏度到约300摄氏度，每单位面积的按压力为约1MPa到约2MP或以下。然而，此非本发明的限制。
相较于现存的共晶接合，所揭示的Cu-Sn共晶接合具有较低的接合温度，以及通过使用Cu-Sn共晶接合的较低的接合按压力。特别地，一些现存的共晶接合包括Au-In接合、Au-Sn接合、Au-Ge接合、Au-Si接合以及Al-Ge接合，其中Au-Sn接合、Au-Ge接合、Au-Si接合以及Al-Ge接合都需要高接合温度。Au-Sn接合具有约280摄氏度的共晶熔化温度，并且需要的接合温度范围为约280摄氏度到约310摄氏度。Au-Ge接合具有约361摄氏度的共晶熔化温度，并且需要的接合温度范围为约380摄氏度到约400摄氏度。Au-Si接合具有约363摄氏度的共晶熔化温度，并且需要的接合温度范围为约390摄氏度到约415摄氏度。Al-Ge接合具有约419摄氏度的共晶熔化温度，并且需要的接合温度范围为约430摄氏度到约450摄氏度。
虽然Au-In接合的共晶熔化温度为约156摄氏度，并且需要的接合温度范围为约180摄氏度到约210摄氏度，其不高于所揭示的Cu-Sn接合。然而，Au-In接合被视为与标准的CMOS工艺不相容。再者，Au-In接合、Au-Sn接合、Au-Ge接合、Au-Si接合以及Al-Ge接合都具有按压力高于每单位面积约10MPa，当技术收缩时，其变得不适用。
在冷却之后，形成微结构，如图9所示，其为稳固且密封的。共晶金属组合物作为密封材料具有一些好处，包括正确沉积且定义金属于所要的图案中的能力、表面偏差的耐受性、粗糙度与颗粒，加上金属固有的密封性与传导性。由于封装内的装置的机械与电性功能典型依赖关键的环境控制，因而密封性，即容器或封装的气密程度，对于MEMS封装是有用的。封装内部的气压变化可造成性能偏移或甚至装置的整体故障。
关于图8A所架构的实施例，通过金属层406及金属层402与806的至少一部分形成图9的合金1006；以及同样地，通过金属层408与金属层404及808的至少一部分形成合金1008。关于图8B所架构的实施例，通过金属层406、406'与金属层402及806的至少一部分形成图9的合金1006；以及同样地，通过金属层408、408'与金属层404及808的至少一部分形成合金1008。关于图8C所架构的实施例，通过金属层406'与金属层402及806至少一部分形成图9的合金1006；以及同样地，通过金属层408'与金属层404及808的至少一部分形成合金1008。特别地，金属层406、408、406'与408'是与上方或下方金属层402、404、802与804实质完全反应。
在例示实施例中，合金1006与1008包括Cu3Sn。在接合之后，残留一些未反应的Cu是可接受的。然而，在接合之后残留任何未反应的Sn是不理想的，因为Sn比Cu与Cu3Sn更不安定。为了完全消耗金属层406、408、406'与408'中的Sn，可根据在金属层406、408、406'与408'上方或下方的金属层402、404、802与804的厚度，预先决定金属层406、408、406'与408'的厚度。
在后续步骤中，进行垫开口步骤(pad opening step)。例如，在蚀刻步骤或磨开步骤中，移除覆盖衬底101的部分902与904，如图10所示。所得到的结构是如图11所示。因此，CMOS衬底106中的接垫1002与1004不再受到ESOI衬底102的覆盖。接垫1002与1004是从CMOS衬底106暴露，以接收外部接合或打线。在一些实施例中，所述蚀刻为非等向性蚀刻，因而图11的覆盖衬底101的边缘基本上是直的。或者，通过磨开步骤可移除部分902与904，其中使用研磨轮或刀清除部分902与904。在一些实施例中，在完成形成包含封装的MEMS装置之前，可使用研磨与/或其它薄化工艺以薄化感应衬底104，达成所要的厚度。
本发明提供生产晶片级封装(WLP)的改善接合的方法，所述晶片级封装已广泛使用于三维(3D)IC、芯片级封装(CSP)以及MEMS装置组合中。然而，所揭示的接合与相关方法不限于WLP或3D IC、CSP以及MEMS装置。所揭示的接合工艺可集成到标准的CMOS工艺中，因而产生简化的、低成本的解决方案。相较于现有的共晶接合，所揭示的Cu-Sn共晶接合具有较低的接合温度以及通过使用Cu-Sn共晶接合的较低的接合按压力。
本发明的一些实施例系提供封装方法。所述封装方法包括提供第一半导体衬底；在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层与第二接合金属层；提供具有接合区的第二半导体衬底，其中所述第二半导体衬底的所述接合区包括第三接合金属层；以及通过使所述第一半导体衬底的所述接合区接触所述第二半导体衬底的所述接合区，将所述第一半导体衬底接合到所述第二半导体衬底；其中所述第一与第三接合金属层包括铜(Cu)，以及所述第二接合金属层包括锡(Sn)。
本发明的一些实施例为提供封装方法。所述封装方法包括提供第一半导体衬底；在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的接合区包括第一接合金属层；提供具有接合区的第二半导体衬底，其中所述第二半导体衬底的所述接合区包括第二接合层；通过使用辅助接合金属，接合所述第一半导体衬底的所述接合区与所述第二半导体衬底的所述接合区；以及施加每单位面积约1MPa到约2MPa或以下的按压力，使得所述第一与第二半导体衬底向彼此按压。
本发明的一些实施例为提供封装结构。所述封装结构包括具有第一接合区于其上的第一半导体衬底；以及具有第二接合区于其上的第二半导体衬底；其中所述第一接合区为接合所述第二接合区，以及所述第一与第二接合区之间的接合界面包括Cu3Sn。
前述内容概述实施方式的一些特征，因而所属领域的技术人员可更加理解本发明的各方面。所属领域的技术人员应理解可轻易使用本发明作为基础，用于设计或修饰其它工艺与结构而实现与本申请案所述的实施例具有相同目的与/或达到相同优点。所属领域的技术人员还应理解此均等架构并不脱离本发明揭示内容的精神与范围，并且所属领域的技术人员可进行各种变化、取代与替换，而不脱离本发明的精神与范围。
符号说明
101 覆盖衬底
102 ESOI衬底
103 薄介电膜
104 感应衬底
106 CMOS晶片
112 空腔
302 金属层
304 金属层
402 金属层
402' 接合区
404 金属层
404' 接合区
406 金属层
406' 金属层
408 金属层
408' 金属层
502 接合突起
504 接合突起
802 开口
804 开口
806 接合区
808 接合区
810 顶部介电层
812 衬底
814 CMOS装置
816 互连结构
902 覆盖衬底的部分
904 覆盖衬底的部分
1006 合金
1008 合金

Claims (10)

1.一种封装方法，其包含：
提供第一半导体衬底；
在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层以及第二接合金属层；
提供半导体衬底，其具有接合区，其中所述第二半导体衬底的所述接合区包括第三接合金属层；以及
通过使所述第一半导体衬底的所述接合区接触所述第二半导体衬底的所述接合区，将所述第一半导体衬底接合到所述第二半导体衬底；
其中所述第一与第三接合金属层包括铜(Cu)，且所述第二接合金属层包括锡(Sn)。
2.根据权利要求1所述的方法，其包含：
提供接合温度，其范围是从约240摄氏度到约300摄氏度。
3.根据权利要求1所述的方法，进一步包含：
施加按压力，其为每单位面积约1MPa到约2MPa或以下，以使所述第一与第二半导体衬底向彼此按压。
4.根据权利要求1所述的方法，进一步包含：
使包括于所述第二接合金属层中的所述Sn与包括于所述第一及第三接合金属层中的所述Cu反应，以形成Cu3Sn，直到所述Sn实质完全消耗。
5.根据权利要求1所述的方法，其中所述第一半导体衬底包括微机电系统MEMS装置。
6.根据权利要求1所述的方法，其进一步包含：
移除所述第一半导体衬底的部分。
7.一种封装方法，其包含：
提供第一半导体衬底；
在所述第一半导体衬底上形成接合区，其中所述第一半导体衬底的所述接合区包括第一接合金属层；
提供第二半导体衬底，其具有接合区，其中所述第二半导体衬底的所述接合区包括第二接合金属层；
通过使用辅助接合金属，接合所述第一半导体衬底的所述接合区与所述第二半导体衬底的所述接合区；以及
施加按压力，其为每单位面积约1MPa到约2MPa或以下，以使所述第一与第二半导体衬底向彼此按压。
8.根据权利要求7所述的方法，其中所述第一与第二接合金属层包括铜(Cu)。
9.根据权利要求7所述的方法，其中所述辅助接合材料包括锡(Sn)。
10.一种封装结构，其包含：
第一半导体衬底，其上具有第一接合区；以及
第二半导体衬底，其上具有第二接合区；
其中所述第一接合区为接合所述第二接合区，且所述第一与第二接合区之间的接合界面包括Cu3Sn。
CN201610945347.2A 2015-12-31 2016-11-02 封装方法及相关的封装结构 Pending CN107032292A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110812952.3A CN113548639A (zh) 2015-12-31 2016-11-02 封装方法及相关的封装结构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562273750P 2015-12-31 2015-12-31
US62/273,750 2015-12-31
US15/088,130 2016-04-01
US15/088,130 US11078075B2 (en) 2015-12-31 2016-04-01 Packaging method and associated packaging structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110812952.3A Division CN113548639A (zh) 2015-12-31 2016-11-02 封装方法及相关的封装结构

Publications (1)

Publication Number Publication Date
CN107032292A true CN107032292A (zh) 2017-08-11

Family

ID=59069160

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610945347.2A Pending CN107032292A (zh) 2015-12-31 2016-11-02 封装方法及相关的封装结构
CN202110812952.3A Pending CN113548639A (zh) 2015-12-31 2016-11-02 封装方法及相关的封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110812952.3A Pending CN113548639A (zh) 2015-12-31 2016-11-02 封装方法及相关的封装结构

Country Status (4)

Country Link
US (4) US11078075B2 (zh)
CN (2) CN107032292A (zh)
DE (1) DE102016115067A1 (zh)
TW (1) TWI667190B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US10081539B2 (en) * 2016-07-12 2018-09-25 Invensense, Inc. Two different conductive bump stops on CMOS-MEMS bonded structure
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
DE102018205156A1 (de) * 2018-04-05 2019-10-10 Robert Bosch Gmbh MEMS-Element und ASIC-Element
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
DE102021204645A1 (de) 2021-05-07 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines mikroelektromechanischen Sensors aus einem MEMS-Element und einem ASIC-Element und mikroelektromechanischer Sensor
NO346994B1 (en) * 2021-07-07 2023-03-27 Univ Of South Eastern Norway Combined use of tin (Sn) thin film as the Solid-Liquid-InterDiffusion top layer metal layer for silicon chip and wafer stack bonding and as the masking film during silicon micromachining

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208326A1 (en) * 2005-03-18 2006-09-21 Nasiri Steven S Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN102307701A (zh) * 2009-02-05 2012-01-04 丰田自动车株式会社 接合体、半导体模块以及接合体的制造方法
CN103178204A (zh) * 2011-12-20 2013-06-26 财团法人工业技术研究院 热电模块的固液扩散接合结构及其制造方法
US20150129991A1 (en) * 2012-06-27 2015-05-14 Invensense, Inc. Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture
CN104860258A (zh) * 2013-09-19 2015-08-26 因文森斯公司 具有红外线吸收结构层的氮化铝装置

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630367B1 (en) * 2000-08-01 2003-10-07 Hrl Laboratories, Llc Single crystal dual wafer, tunneling sensor and a method of making same
TW533188B (en) * 2001-07-20 2003-05-21 Getters Spa Support for microelectronic, microoptoelectronic or micromechanical devices
US7004015B2 (en) * 2001-10-25 2006-02-28 The Regents Of The University Of Michigan Method and system for locally sealing a vacuum microcavity, methods and systems for monitoring and controlling pressure and method and system for trimming resonant frequency of a microstructure therein
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US7122261B2 (en) * 2003-02-21 2006-10-17 The Regents Of The University Of California Metal hydride fuel storage and method thereof
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7247246B2 (en) * 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US20070110917A1 (en) * 2003-12-02 2007-05-17 Bondtech, Inc Bonding method, device formed by such method, surface activating unit and bonding apparatus comprising such unit
US7104129B2 (en) * 2004-02-02 2006-09-12 Invensense Inc. Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
WO2005119776A1 (ja) * 2004-06-04 2005-12-15 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置及びその製造方法
TWI395253B (zh) * 2004-12-28 2013-05-01 小柳光正 使用自我組織化功能之積體電路裝置的製造方法及製造裝置
DE102006016260B4 (de) * 2006-04-06 2024-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vielfach-Bauelement mit mehreren aktive Strukturen enthaltenden Bauteilen (MEMS) zum späteren Vereinzeln, flächiges Substrat oder flächig ausgebildete Kappenstruktur, in der Mikrosystemtechnik einsetzbares Bauteil mit aktiven Strukturen, Einzelsubstrat oder Kappenstruktur mit aktiven Strukturen und Verfahren zum Herstellen eines Vielfach-Bauelements
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
US8115301B2 (en) * 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays
US20080128901A1 (en) * 2006-11-30 2008-06-05 Peter Zurcher Micro-electro-mechanical systems device and integrated circuit device integrated in a three-dimensional semiconductor structure
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
DE102008025599B4 (de) * 2007-05-14 2013-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuste aktive Mikrostrukturen mit Direktkontaktierung zu einem Substrat
US8035223B2 (en) * 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US8058144B2 (en) * 2008-05-30 2011-11-15 Analog Devices, Inc. Method for capping a MEMS wafer
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
FR2950877B1 (fr) * 2009-10-07 2012-01-13 Commissariat Energie Atomique Structure a cavite comportant une interface de collage a base de materiau getter
US8216882B2 (en) * 2010-08-23 2012-07-10 Freescale Semiconductor, Inc. Method of producing a microelectromechanical (MEMS) sensor device
US8486744B2 (en) 2010-09-28 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bonding in wafer level packaging
US8581420B2 (en) * 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9540230B2 (en) * 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US9452925B2 (en) * 2011-06-27 2016-09-27 Invensense, Inc. Method of increasing MEMS enclosure pressure using outgassing material
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US8525278B2 (en) * 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
US20130161702A1 (en) * 2011-12-25 2013-06-27 Kun-Lung Chen Integrated mems device
US9000584B2 (en) * 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US10160638B2 (en) * 2013-01-04 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor structure
US20140225206A1 (en) * 2013-02-11 2014-08-14 Yizhen Lin Pressure level adjustment in a cavity of a semiconductor die
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9187317B2 (en) 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US10273147B2 (en) * 2013-07-08 2019-04-30 Motion Engine Inc. MEMS components and method of wafer-level manufacturing thereof
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
JP2015068887A (ja) * 2013-09-27 2015-04-13 セイコーエプソン株式会社 光学フィルターデバイス、光学モジュール、電子機器、及びｍｅｍｓデバイス
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9776856B2 (en) * 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package
WO2015105088A1 (ja) * 2014-01-07 2015-07-16 株式会社村田製作所 構造材接合方法、接合用シートおよび接合構造
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure
US9344808B2 (en) * 2014-03-18 2016-05-17 Invensense, Inc. Differential sensing acoustic sensor
US9496189B2 (en) * 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9067779B1 (en) * 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9394161B2 (en) * 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
US9656852B2 (en) * 2015-07-06 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. CMOS-MEMS device structure, bonding mesa structure and associated method
CN106373900A (zh) * 2015-07-20 2017-02-01 中芯国际集成电路制造(北京)有限公司 晶圆级键合封装方法以及共晶键合的晶圆结构
US9809450B2 (en) * 2015-08-27 2017-11-07 Invensense, Inc. CMOS-MEMS integration using metal silicide formation
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
DE102016200499A1 (de) * 2016-01-16 2017-07-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Diffusionsstoppkanal
US9959921B2 (en) 2016-04-01 2018-05-01 Micron Technology, Inc. Apparatuses and methods for refresh control
US10280076B2 (en) * 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
ITUA20164673A1 (it) * 2016-06-27 2017-12-27 St Microelectronics Srl Dispositivo mems formato da almeno due strati strutturali incollati reciprocamente e relativo processo di fabbricazione
US10457549B2 (en) * 2017-02-03 2019-10-29 Taiwan Semiconductor Manfacturing Company Ltd. Semiconductive structure and manufacturing method thereof
US10562763B2 (en) * 2017-08-28 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fence structure to prevent stiction in a MEMS motion sensor
DE102018122261B4 (de) * 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
US10811361B2 (en) * 2018-06-12 2020-10-20 Vanguard International Semiconductor Singapore Pte. Ltd. Seal ring bonding structures
US10773947B2 (en) * 2018-06-19 2020-09-15 Invensense, Inc. CMOS MEMS integrated device with increased shield vertical gap
US10773951B2 (en) * 2018-06-19 2020-09-15 Invensense, Inc. CMOS-MEMS integrated device without standoff in MEMS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208326A1 (en) * 2005-03-18 2006-09-21 Nasiri Steven S Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN102307701A (zh) * 2009-02-05 2012-01-04 丰田自动车株式会社 接合体、半导体模块以及接合体的制造方法
CN103178204A (zh) * 2011-12-20 2013-06-26 财团法人工业技术研究院 热电模块的固液扩散接合结构及其制造方法
US20150129991A1 (en) * 2012-06-27 2015-05-14 Invensense, Inc. Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture
CN104860258A (zh) * 2013-09-19 2015-08-26 因文森斯公司 具有红外线吸收结构层的氮化铝装置

Also Published As

Publication number Publication date
US10865103B2 (en) 2020-12-15
CN113548639A (zh) 2021-10-26
US20190100431A1 (en) 2019-04-04
US20220017363A1 (en) 2022-01-20
TW201733899A (zh) 2017-10-01
US20230357002A1 (en) 2023-11-09
US11078075B2 (en) 2021-08-03
TWI667190B (zh) 2019-08-01
DE102016115067A1 (de) 2017-07-06
US12534361B2 (en) 2026-01-27
US11713241B2 (en) 2023-08-01
US20170225947A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US12534361B2 (en) Packaging method and associated packaging structure
US9656852B2 (en) CMOS-MEMS device structure, bonding mesa structure and associated method
US9630832B2 (en) Semiconductor device and method of manufacturing
CN105967137B (zh) 为晶圆级芯片尺寸封装件(wlcsp)应用缓解焊接偏移的结构和方法
EP1859475B1 (en) Method of fabrication of al/ge bonding in a wafer packaging environment and a product produced therefrom
KR100370398B1 (ko) 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
CN104218022B (zh) 晶片封装体及其制造方法
CN101496162B (zh) 包括与无源元件集成的器件晶片的晶片级封装
US9919915B2 (en) Method and system for MEMS devices with dual damascene formed electrodes
TWI541999B (zh) 半導體裝置與其製法
EP2684837B1 (en) Wafer level sensor package and method of forming same
US9290376B1 (en) MEMS packaging techniques
US20120313235A1 (en) Semiconductor Devices With Moving Members and Methods for Making the Same
CN107032290A (zh) 半导体器件及其形成方法
CN109835868B (zh) 微机电系统封装体及其制造方法
US9809450B2 (en) CMOS-MEMS integration using metal silicide formation
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
CN107226451A (zh) 半导体装置中的接环及形成接环的方法
CN104900616A (zh) 晶片封装体及其制造方法
CN108807197B (zh) 具有侧壁金属化部的芯片封装
JP2014205235A (ja) 機能デバイス
US9975759B2 (en) Method and structure of MEMS PLCSP fabrication
CN1996581A (zh) 芯片封装结构与其晶圆级封装形成方法
CN107055463A (zh) 半导体结构及其制造方法
CN120534922A (zh) 微机电封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170811