[go: up one dir, main page]

CN106373900A - 晶圆级键合封装方法以及共晶键合的晶圆结构 - Google Patents

晶圆级键合封装方法以及共晶键合的晶圆结构 Download PDF

Info

Publication number
CN106373900A
CN106373900A CN201510428072.0A CN201510428072A CN106373900A CN 106373900 A CN106373900 A CN 106373900A CN 201510428072 A CN201510428072 A CN 201510428072A CN 106373900 A CN106373900 A CN 106373900A
Authority
CN
China
Prior art keywords
wafer
bonding
layer
bonded
bonding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510428072.0A
Other languages
English (en)
Inventor
徐伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510428072.0A priority Critical patent/CN106373900A/zh
Priority to US15/214,108 priority patent/US9919918B2/en
Publication of CN106373900A publication Critical patent/CN106373900A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H10W72/90—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H10W72/073—
    • H10W72/30—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

一种晶圆级键合封装方法以及共晶键合的晶圆结构，所述方法包括：提供第一晶圆和第二晶圆，第一晶圆包括切割道和有效器件单元；在第一晶圆待键合面的有效器件单元内形成至少一个第一键合结构，在第二晶圆待键合面上形成与第一键合结构相对应的第二键合结构；在第一晶圆待键合面的切割道内形成支撑层；使所述第一键合结构和第二键合结构相对设置，实现第一晶圆和第二晶圆的共晶键合；最后通过晶圆背面减薄、Al/Cu再布线和Ball Drop技术以形成晶圆级键合封装结构。在共晶键合过程中，共晶键合产生的压力抵消作用于所述支撑层，所述支撑层在保护第一键合结构和第二键合结构的键合材料的同时阻止所述键合材料向外流动溢出，进而避免了晶圆的短路问题。

Description

晶圆级键合封装方法以及共晶键合的晶圆结构
技术领域
本发明涉及半导体领域，尤其涉及一种晶圆级键合封装方法以及共晶键合的晶圆结构。
背景技术
在半导体制造中，传统的晶圆封装方法通常采用引线键合进行封装，但随着超大规模集成电路的发展趋势，集成电路逐渐向微型化发展，引线键合工艺已经无法满足工艺需求，因此晶圆级键合封装逐渐取代引线键合封装成为较为重要的封装方法。
例如，MEMS(Micro Electro Mechanical System，微机电系统)工艺中，通过采用共晶键合材料来实现晶圆与晶圆的共晶键合，最后做晶圆背面减薄、Al/Cu再布线和Ball Drop技术以形成晶圆级键合封装结构。
图1为现有技术的一种ASIC(Application Specific Integrated Circuit，特定用途集成电路)晶圆跟MEMS(Micro Electro Mechanical System，微机电系统)晶圆共晶键合的方法。
参考图1，在现有的ASIC晶圆跟MEMS晶圆共晶键合的方法中，在ASIC晶圆100待键合面沉积铝膜层110，在MEMS晶圆120待键合面沉积锗膜层130；然后将ASIC晶圆100放置在第一加热板140上，将MEMS晶圆120放置在第二加热板150上，并使所述ASIC晶圆100待键合面及所述MEMS晶圆120待键合面相对齐，通过所述第一加热板140和第二加热板150加热所述ASIC晶圆100和所述MEMS晶圆120，并使所述铝膜层110和所述锗膜层130相互挤压，从而使所述铝膜层110和所述锗膜层130由于加热加压而相互熔合形成共晶键合层，进而使所述ASIC晶圆100和所述MEMS晶圆120键合在一起。
但是，现有技术的晶圆共晶键合方法，晶圆内或者晶圆与晶圆之间容易出现短路问题，从而降低了晶圆键合的良率。
发明内容
本发明解决的问题是提供一种晶圆级键合封装方法，提高晶圆键合的良率。
为解决上述问题，本发明提供一种晶圆级键合封装方法。包括如下步骤：
提供第一晶圆和第二晶圆，所述第一晶圆的待键合面为第一待键合面，所述第二晶圆的待键合面为第二待键合面，所述第一晶圆包括切割道和有效器件单元，所述第一待键合面分为与所述切割道对应的第一区域和与所述有效器件单元相对应第二区域；
在所述第一待键合面的第二区域形成至少一个第一键合结构；
在所述第二晶圆的第二键合面上形成与所述第一键合结构相对应的第二键合结构；
在所述第一待键合面的第一区域形成支撑层，所述支撑层的高度大于所述第一键合结构的高度，且小于第一键合结构和第二键合结构的高度之和；
使所述第一键合结构和所述第二键合结构相对设置，实现第一晶圆和第二晶圆的共晶键合。
可选的，形成所述支撑层的步骤包括：
在所述第一键合结构和第一待键合面上覆盖支撑材料层；
对所述支撑材料层进行化学机械研磨使之平坦化；
在所述支撑材料层表面形成图形化的掩模层，所述图形化的掩模层位于所述第一待键合面的第一区域，暴露出所述第一待键合面的第二区域；
以所述图形化的掩模层为掩模，沿暴露的所述第一待键合面的第二区域刻蚀所述支撑材料层，直至暴露出所述第一待键合面，保留在所述第一待键合面的第一区域的支撑材料层形成支撑层。
可选的，形成所述支撑材料层的工艺为化学气相沉积法。
可选的，刻蚀所述支撑材料层采用的工艺为等离子体干法刻蚀工艺。
可选的，刻蚀所述支撑材料层的过程中，所述第一键合结构两侧的支撑材料层被保留下来形成侧肩支撑层。
可选的，所述支撑层高度与所述第一键合结构和第二键合结构的高度之和的比值为0.78至0.9。
可选的，所述共晶键合的步骤包括：
将所述第一晶圆放置在第一加热板上并将第二晶圆放置在第二加热板上；
使所述第一键合结构和所述第二键合结构相对设置；
加热所述第一加热板和第二加热板至共晶温度；
在所述共晶温度下，同时向所述第一加热板和第二加热板施加压力，使所述第一晶圆和第二晶圆实现共晶键合。
可选的，所述第一键合结构为单层结构或叠层结构，所述第二键合结构为单层结构。
可选的，所述第一键合结构为铝层构成的单层结构，所述第二键合结构为锗层。
可选的，所述第一键合结构为铝层和锗层构成的双层结构,所述第二键合结构为铝层。
本发明还提供一种共晶键合的晶圆结构，包括：
第一晶圆，所述第一晶圆的待键合面为第一待键合面，所述第一晶圆包括切割道和有效器件单元，所述第一待键合面分为与所述切割道对应的第一区域和与所述有效器件单元相对应的第二区域；所述第一晶圆上设置有第一键合结构，位于所述第一待键合面的第二区域；
第二晶圆，与所述第一晶圆相对设置且键合在一起，所述第二晶圆的待键合面为第二待键合面；所述第二晶圆上设置有第二键合结构，位于所述第二键合面上，所述第二键合结构与所述第一键合结构相对应且与所述第一键合结构通过共晶键合方式连接；
支撑层，位于所述第一待键合面的第一区域且位于所述第一晶圆与第二晶圆之间，所述支撑层一表面与所述第一待键合面相接触，所述支撑层另一表面与所述第二待键合面相接触。
可选的，所述晶圆结构还包括：
侧肩支撑层，位于所述第一键合结构两侧。
可选的，所述第一键合结构为单层结构或叠层结构，所述第二键合结构为单层结构。
可选的，所述第一键合结构为铝层构成的单层结构,所述第二键合结构为锗层。
可选的，所述第一键合结构为铝层和锗层构成的双层结构,所述第二键合结构为铝层。
与现有技术相比，本发明的技术方案具有以下优点：本发明的技术方案中，在第一待键合面的第一区域形成支撑层，在第一晶圆与第二晶圆的共晶键合过程中，所述共晶键合产生的压力抵消作用在所述支撑层上，使第一晶圆与第二晶圆间的共晶键合材料不会受到过量的压力而产生向外流动溢出的问题，进而避免了晶圆的短路问题。
附图说明
图1是现有技术晶圆共晶键合方法的结构示意图；
图2至图7是本发明实施例的晶圆共晶键合方法各步骤对应结构示意图；
图8是本发明实施例的共晶键合的晶圆结构的结构示意图。
具体实施方式
在共晶键合工艺中，两种金属熔合为合金并固化。可用于共晶键合的金属材料一般有AuSi、AuSn、AuGe、CuSn、AlGe等合金材料，共晶键合过程中，位于晶圆待键合面上的金属层在共晶温度下相互熔合，而现有技术中的晶圆共晶键合方法容易使晶圆内或者晶圆与晶圆之间产生短路的问题，从而导致晶圆键合的良率较低，分析原因在于：共晶键合层所采用的金属材料，在共晶键合过程中所述金属材料熔化后成液态状，一旦施加压力，形成的金属合金会向外流动溢出，从而影响晶圆内、晶圆与晶圆之间的接触，甚至导致短路。
为了解决所述技术问题，本发明提供一种优化的共晶键合方法，具体为：在第一待键合面和第一键合结构上覆盖支撑材料层，刻蚀所述支撑材料层，保留在所述第一待键合面的第一区域的支撑材料层形成支撑层。在第一晶圆与第二晶圆的共晶键合过程中，所述共晶键合产生的压力抵消作用在所述支撑层上，使第一晶圆与第二晶圆间的共晶键合材料不会受到过量的压力而产生向外流动溢出的问题，进而避免了晶圆内、晶圆与晶圆之间的短路问题；此外，刻蚀所述支撑材料层的过程中，所述第一键合结构两侧的支撑材料层也被保留下来形成侧肩支撑层，所述侧肩支撑层同样起到了抵消压力的作用，保护共晶键合材料并阻止共晶键合材料向外流动溢出。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明实施例的晶圆共晶键合方法各步骤对应结构示意图。
参考图2(a)和图2(b)，提供第一晶圆200和第二晶圆300，本实施例中，所述第一晶圆200为ASIC晶圆，所述第二晶圆300为MEMS晶圆。
所述第一晶圆200的待键合面为第一待键合面，所述第二晶圆300的待键合面为第二待键合面。所述第一晶圆200包括切割道和有效器件单元，所述第一待键合面分为与所述切割道对应的第一区域210和与所述有效器件单元相对应的第二区域220。
在所述第一待键合面沉积第一共晶键合层230，在所述第二待键合面沉积第二共晶键合层310。
所述第一共晶键合层230可以为单层结构或叠层结构，所述第二共晶键合层310为单层结构。根据实际工艺需求和待键合的晶圆类型，所述第一共晶键合层230为铝层构成的单层结构、所述第二共晶键合层310为锗层；或所述第一共晶键合层230为铝层和锗层构成的双层结构、所述第二共晶键合层310为铝层。
本实施例中，所述第一共晶键合层230为铝层240和锗层250构成的双层结构，所述第二共晶键合层310为铝层，形成所述第一共晶键合层230和所述第二共晶键合层310的工艺均为物理气相沉积法。
参考图3，在所述第一待键合面的第二区域220形成至少一个第一键合结构231。
具体地，在所述锗层250表面形成图形化的掩模层260，所述图形化的掩模层260位于所述第一晶圆200的第二区域220内；以所述图形化的掩模层260为掩模，沿暴露的锗层250区域，采用等离子体干法刻蚀工艺依次刻蚀所述锗层250和铝层240直至露出所述第一待键合面，在所述第一晶圆200的第二区域220形成至少一个第一键合结构231。形成所述第一键合结构231后，通过湿法或离子灰化工艺去除所述图形化的掩模层260。
本实施例中，所述掩模层为光刻胶层。所述图形化的掩模层260的形成工艺具体可以为：在所述锗层250表面通过旋涂工艺涂布光刻胶层；曝光显影后，形成露出所述锗层250部分表面的图形化的掩模层260，所述图形化的掩模层260位于所述第一晶圆200的第二区域220内且形状、尺寸和位置与后续形成的第一键合结构231的形状、尺寸和位置相同。
本实施例中，所述等离子体干法刻蚀工艺采用的刻蚀气体为氯气、氯化硼、氩气和氮气；所述等离子体干法刻蚀工艺的刻蚀功率为200W至900W，刻蚀压强为7毫托至200毫托，刻蚀温度为40℃至60℃。其中，氯气作为主要刻蚀气体，氯化硼和氩气用于垂直轰击所述锗层250表面和所述铝层240表面，达到各向异性刻蚀的目的，氮气作为钝化气体，保护所述图形化的掩模层260、锗层250和铝层240在刻蚀过程中侧壁不受损伤，使刻蚀后的图形更为精准光滑。
参考图4，在所述第二晶圆300的第二待键合面上形成与所述第一键合结构231相对应的第二键合结构311。
具体地，在第二共晶键合层310表面形成图形化的掩模层320，所述图形化的掩模层320的形状、尺寸和位置与后续形成的第二键合结构311的形状、尺寸和位置相同；以所述图形化的掩模层320为掩模，沿暴露的第二共晶键合层310区域，采用等离子体干法刻蚀工艺刻蚀所述第二共晶键合层310直至露出所述第二晶圆300的第二待键合面，形成与所述第一键合结构231相对应的第二键合结构311。形成所述第二键合结构311后，通过湿法或离子灰化工艺去除所述图形化的掩模层320。
本实施例中，所述掩模层为光刻胶层。所述图形化的掩模层320的形成的工艺具体可以为：在所述第二共晶键合层310表面通过旋涂工艺涂布光刻胶层；曝光显影后，形成露出所述第二共晶键合层310部分表面的图形化的掩模层320，所述图形化的掩模层320的形状、尺寸和位置与后续形成的第二键合结构311的形状、尺寸和位置相同。
本实施例中，所述等离子体干法刻蚀工艺采用的刻蚀气体为氯气、氯化硼、氩气和氮气；所述等离子体干法刻蚀工艺的刻蚀功率为200W至400W，刻蚀压强为30毫托至200毫托，刻蚀温度为40℃至60℃。其中，氯气作为主要刻蚀气体，氯气通过与铝层发生化学反应形成可挥发的氯化铝后，被刻蚀腔体中的气流带出刻蚀腔体；氯化硼和氩气用于垂垂直轰击所述第二共晶键合层310表面，达到各向异性刻蚀的目的；氮气作为钝化气体，保护所述图形化的掩模层320和第二共晶键合层310在刻蚀过程中侧壁不受损伤，使刻蚀后的图形更为精准光滑。
结合参考图3至图6，在所述第一待键合面的第一区域210形成支撑层271。所述支撑层271的高度大于所述第一键合结构231的高度，且小于第一键合结构231和第二键合结构311的高度之和。本实施例中，所述支撑层271的高度与所述第一键合结构231和所述第二键合结构311的高度之和的比值为0.78至0.9。
当所述支撑层271的高度与所述高度之和的比值小于0.78时，所述支撑层271的高度过低，无法承受后续共晶键合产生的压力，进而使所述第一键合结构231和第二键合结构311在共晶键合过程中发生共晶键合材料向外流动溢出的问题；当所述支撑层271的高度与所述高度之和的比值大于0.9时，所述第一键合结构231和第二键合结构311相对设置后无法接触到，共晶键合后所述第一键合结构231和第二键合结构311不能充分地互相熔合，进而使所述第一晶圆200与所述第二晶圆300容易发生脱落。
结合参考图5至图6，形成所述支撑层271的步骤包括：在所述第一键合结构231和第一待键合面上覆盖支撑材料层270；平坦化所述支撑材料层270；刻蚀所述支撑材料层270直至暴露出所述第一待键合面，保留在所述第一待键合面的第一区域210的支撑材料层270以形成支撑层271。
所述支撑材料层270为具有刚性特性的支撑材料，本实施例中，所述支撑材料层270为氧化硅层。
本实施例中，所述氧化硅层的沉积工艺为化学气相沉积法。形成所述氧化硅层的工艺具体可以为：以四乙氧基硅烷与氧气作为主要反应源，该工艺的反应温度为400℃-600℃，压力为0.5托-3托，所述氧气流量为50sccm-1000sccm。
具体地，在所述第一键合结构231和第一待键合面上覆盖支撑材料层270后，通过化学机械研磨工艺，将所述支撑材料层270做平坦化处理，平坦化后的所述支撑材料层270的高度高于所述第一键合结构231的高度。
具体地，在所述支撑材料层270表面形成图形化的掩模层280，所述图形化的掩模层280位于所述第一待键合面的第一区域210，暴露出所述第一待键合面的第二区域220；以所述图形化的掩模层280为掩模，沿暴露的所述第一待键合面的第二区域220刻蚀所述支撑材料层270直至暴露出所述第一待键合面，保留在所述第一待键合面的第一区域210的支撑材料层270以形成支撑层271。形成所述支撑层271后，通过湿法或离子灰化工艺去除所述图形化的掩模层280。
本实施例中，所述掩模层为光刻胶层。所述图形化的掩模层280的形成的工艺具体可以为：在所述支撑材料层270表面通过旋涂工艺涂布光刻胶层；曝光显影后，形成露出所述第二区域220的图形化的掩模层280，所述图形化的掩模层280位于所述第一区域210，所述图形化的掩模层280的形状、尺寸和位置与后续形成的支撑层271的形状、尺寸和位置相同。
在后续的共晶键合过程中，由共晶键合产生的压力抵消作用在所述支撑层271上，使第一晶圆200与第二晶圆300间的共晶键合材料不会受到过量的压力而发生向外流动溢出的问题，进而避免了晶圆内、晶圆与晶圆之间的短路问题。
需要说明的是，在刻蚀所述支撑材料层270的过程中，所述第一键合结构231两侧的支撑材料层也被保留下来形成侧肩支撑层272，所述侧肩支撑层272在后续的共晶键合过程中同样起到了承受压力的作用，保护共晶键合材料的同时阻止所述共晶键合材料向外流动溢出。
本实施例中，刻蚀所述支撑材料层270的工艺为等离子体干法刻蚀工艺。所述等离子体干法刻蚀工艺所采用含氟气体混合氦气作为主要刻蚀气体，所述含氟气体可以为CF4、CHF3、CH2F2和CH3F中的一种或多种混合气体，气体流量为50sccm-150sccm，刻蚀工艺偏置电压为200伏特-300伏特，反应压强为1毫托-10毫托，反应温度为10℃-100℃，反应功率为200瓦特-500瓦特。
参考图7，使所述第一键合结构231和所述第二键合结构311相对设置，实现第一晶圆200和第二晶圆300的共晶键合。
本实施例中，所述共晶键合具体可以为：将所述第一晶圆200放置在第一加热板400上并将所述第二晶圆300放置在第二加热板410上，使所述第一键合结构231和所述第二键合结构311相对设置且相接触；加热所述第一加热板400和第二加热板410直至达到共晶温度；在所述共晶温度下，同时向所述第一加热板400和第二加热板410施加压力，所述第一键合结构231和所述第二键合结构311由于加热加压而相互熔合形成金属合金，进而使所述第一晶圆200和所述第二晶圆300实现共晶键合。
在所述共晶键合过程中，由所述共晶键合产生的压力抵消作用在所述支撑层271上，使所述第一键合结构231和第二键合结构311得到保护的同时阻止所述第一键合结构231和第二键合结构311的共晶键合材料向外流动溢出，进而避免了晶圆内、晶圆与晶圆之间的短路问题。此外，所述侧肩支撑层272在共晶键合过程中同样起到了承受压力的作用，保护所述第一键合结构231和第二键合结构311，同时阻止所述第一键合结构231和第二键合结构311的共晶键合材料向外流动溢出。
当所述共晶温度过低或施加于所述第一加热板400和第二加热板410的压力过小时，所述第一键合结构231和所述第二键合结构311的共晶键合材料没有达到相互熔合的温度或在最佳共晶温度下施加的压力不够，导致所述第一键合结构231和所述第二键合结构311熔合为合金的质量下降，进而导致共晶键合后的所述第一晶圆200和所述第二晶圆300容易发生脱落；当所述共晶温度过高或施加于所述第一加热板400和第二加热板410的压力过大时，容易引起所述支撑层271发生形变或质变，影响所述支撑层271对共晶键合产生的压力的承受能力，进而导致所述第一键合结构231和第二键合结构311的共晶键合材料在共晶键合工艺中受到过量的压力而向外流动溢出。因此，本实施例中，所述共晶温度为420℃至435℃，同时向所述第一加热板400和第二加热板410施加的压力大小为10KN至50KN。
基于所述共晶温度和施加于所述第一加热板400和第二加热板410的压力条件，当所述工艺时间过短时，所述第一键合结构231和所述第二键合结构311的材料未能完全相互熔合成合金，也会导致所述第一键合结构231和所述第二键合结构311的材料熔合为合金的质量下降，进而导致共晶键合后的所述第一晶圆200和所述第二晶圆300容易发生脱落；当所述工艺时间过长时，所述第一键合结构231和所述第二键合结构311的材料已经完全相互熔合成合金，继续增加工艺时间已经对所述共晶键合材料的熔合起不到作用，浪费工艺资源，降低晶圆共晶键合的效率，甚至过长的工艺温度，也有可能导致所述支撑层271发生形变或质变，反而会引起所述共晶键合材料在共晶键合中受到过量的压力而向外流动溢出。因此，本实施例中，在所述共晶温度和压力条件下，所述共晶键合的工艺时间为10分钟至30分钟。
在完成所述第一晶圆200和所述第二晶圆300的共晶键合后，还需对晶圆背面进行减薄工艺、Al/Cu再布线以及Ball Drop技术，以形成晶圆级键合封装结构。
此外，参考图8，本发明还提供一种共晶键合的晶圆结构，包括：
第一晶圆200，所述第一晶圆200的待键合面为第一待键合面，所述第一晶圆200包括切割道和有效器件单元，所述第一待键合面分为与所述切割道相对应的第一区域210和与所述有效器件单元相对应的第二区域220；
第二晶圆300，所述第二晶圆300与所述第一晶圆200相对设置且键合在一起，所述第二晶圆300的待键合面为第二待键合面；
第一键合结构231，位于所述第一晶圆200的第二区域220内，所述第一键合结构231的个数至少为一个；
第二键合结构311，位于所述第二晶圆300的第二待键合面上且所述第二键合结构311与所述第一键合结构231相对应且与所述第一键合结构231通过共晶键合方式连接；
支撑层271，位于第一待键合面的第一区域210内且位于所述第一晶圆200与第二晶圆300之间，所述支撑层271的一表面与所述第一待键合面相接触，所述支撑层271的另一表面与所述第二待键合面相接触。
在共晶键合过程中，由共晶键合产生的压力抵消作用在所述支撑层271上，使第一晶圆200与第二晶圆300间的共晶键合材料不会受到过量的压力而发生向外流动溢出的问题，进而避免了晶圆内、晶圆与晶圆之间的短路问题。
本实施例中，所述第一键合结构231为单层结构或叠层结构，所述第二键合结构311为单层结构。
当所述第一键合结构231为铝层构成的单层结构时,所述第二键合结构311为锗层；当所述第一键合结构231为铝层和锗层构成的双层结构时,所述第二键合结构311为铝层。
需要说明的是，本实施例共晶键合的晶圆结构还包括侧肩支撑层272，位于所述第一键合结构231两侧。
所述侧肩支撑层272在共晶键合过程中同样起到了承受压力的作用，保护共晶键合材料的同时阻止所述共晶键合材料向外流动溢出。
需要说明的是，本实施以ASIC晶圆与MEMS晶圆的共晶键合为例进行说明，但是本发明对晶圆的类型不作限制，在其他实施例中，还可以包括ASIC晶圆与ASIC晶圆、MEMS晶圆与MEMS晶圆的共晶键合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种晶圆级键合封装方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第一晶圆的待键合面为第一待键合面，所述第二晶圆的待键合面为第二待键合面，所述第一晶圆包括切割道和有效器件单元，所述第一待键合面分为与所述切割道对应的第一区域和与所述有效器件单元相对应的第二区域；
在所述第一待键合面的第二区域形成至少一个第一键合结构；
在所述第二晶圆的第二键合面上形成与所述第一键合结构相对应的第二键合结构；
在所述第一待键合面的第一区域形成支撑层，所述支撑层的高度大于所述第一键合结构的高度，且小于第一键合结构和第二键合结构的高度之和；
使所述第一键合结构和所述第二键合结构相对设置，实现第一晶圆和第二晶圆的共晶键合。
2.如权利要求1所述的晶圆级键合封装方法，其特征在于，形成所述支撑层的步骤包括：
在所述第一键合结构和第一待键合面上覆盖支撑材料层；
对所述支撑材料层进行化学机械研磨使之平坦化；
在所述支撑材料层表面形成图形化的掩模层，所述图形化的掩模层位于所述第一待键合面的第一区域，暴露出所述第一待键合面的第二区域；
以所述图形化的掩模层为掩模，沿暴露的所述第一待键合面的第二区域刻蚀所述支撑材料层，直至暴露出所述第一待键合面，保留在所述第一待键合面的第一区域的支撑材料层形成支撑层。
3.如权利要求2所述的晶圆级键合封装方法，其特征在于，形成所述支撑材料层的工艺为化学气相沉积法。
4.如权利要求2所述的晶圆级键合封装方法，其特征在于，刻蚀所述支撑材料层采用的工艺为等离子体干法刻蚀工艺。
5.如权利要求2所述的晶圆级键合封装方法，其特征在于，刻蚀所述支撑材料层的过程中，所述第一键合结构两侧的支撑材料层被保留下来形成侧肩支撑层。
6.如权利要求2所述的晶圆级键合封装方法，其特征在于，所述支撑层高度与所述第一键合结构和第二键合结构的高度之和的比值为0.78至0.9。
7.如权利要求1所述的晶圆级键合封装方法，其特征在于，所述共晶键合的步骤包括：
将所述第一晶圆放置在第一加热板上并将第二晶圆放置在第二加热板上；
使所述第一键合结构和所述第二键合结构相对设置；
加热所述第一加热板和第二加热板至共晶温度；
在所述共晶温度下，同时向所述第一加热板和第二加热板施加压力，使所述第一晶圆和第二晶圆实现共晶键合。
8.如权利要求1所述的晶圆级键合封装方法，其特征在于，所述第一键合结构为单层结构或叠层结构，所述第二键合结构为单层结构。
9.如权利要求1所述的晶圆级键合封装方法，其特征在于，所述第一键合结构为铝层构成的单层结构，所述第二键合结构为锗层。
10.如权利要求1所述的晶圆级键合封装方法，其特征在于，所述第一键合结构为铝层和锗层构成的双层结构,所述第二键合结构为铝层。
11.一种共晶键合的晶圆结构，其特征在于，包括：
第一晶圆，所述第一晶圆的待键合面为第一待键合面，所述第一晶圆包括切割道和有效器件单元，所述第一待键合面分为与所述切割道对应的第一区域和与所述有效器件单元相对应的第二区域；所述第一晶圆上设置有第一键合结构，位于所述第一待键合面的第二区域；
第二晶圆，与所述第一晶圆相对设置且键合在一起，所述第二晶圆的待键合面为第二待键合面；所述第二晶圆上设置有第二键合结构，位于所述第二键合面上，所述第二键合结构与所述第一键合结构相对应且与所述第一键合结构通过共晶键合方式连接；
支撑层，位于所述第一待键合面的第一区域且位于所述第一晶圆与第二晶圆之间，所述支撑层一表面与所述第一待键合面相接触，所述支撑层另一表面与所述第二待键合面相接触。
12.如权利要求11所述的晶圆结构，其特征在于，所述晶圆结构还包括：
侧肩支撑层，位于所述第一键合结构两侧。
13.如权利要求11所述的晶圆结构，其特征在于，所述第一键合结构为单层结构或叠层结构，所述第二键合结构为单层结构。
14.如权利要求11所述的晶圆结构，其特征在于，所述第一键合结构为铝层构成的单层结构,所述第二键合结构为锗层。
15.如权利要求11所述的晶圆结构，其特征在于，所述第一键合结构为铝层和锗层构成的双层结构,所述第二键合结构为铝层。
CN201510428072.0A 2015-07-20 2015-07-20 晶圆级键合封装方法以及共晶键合的晶圆结构 Pending CN106373900A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510428072.0A CN106373900A (zh) 2015-07-20 2015-07-20 晶圆级键合封装方法以及共晶键合的晶圆结构
US15/214,108 US9919918B2 (en) 2015-07-20 2016-07-19 Wafer-level bonding packaging method and wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510428072.0A CN106373900A (zh) 2015-07-20 2015-07-20 晶圆级键合封装方法以及共晶键合的晶圆结构

Publications (1)

Publication Number Publication Date
CN106373900A true CN106373900A (zh) 2017-02-01

Family

ID=57836795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510428072.0A Pending CN106373900A (zh) 2015-07-20 2015-07-20 晶圆级键合封装方法以及共晶键合的晶圆结构

Country Status (2)

Country Link
US (1) US9919918B2 (zh)
CN (1) CN106373900A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109824011A (zh) * 2017-11-23 2019-05-31 上海新微技术研发中心有限公司 一种共晶键合的结构和方法
CN111071987A (zh) * 2019-12-30 2020-04-28 青岛歌尔智能传感器有限公司 微机电系统传感器的封装方法和封装结构
CN111217323A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种晶圆键合方法
CN112117249A (zh) * 2020-09-22 2020-12-22 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
CN113161250A (zh) * 2020-12-08 2021-07-23 恩纳基智能科技无锡有限公司 共晶焊接设备及其加热系统
CN115132597A (zh) * 2022-07-29 2022-09-30 绍兴中芯集成电路制造股份有限公司 键合基板的加工方法、版图结构和封装方法
CN116495695A (zh) * 2023-05-17 2023-07-28 绍兴中芯集成电路制造股份有限公司 一种半导体器件及其制造方法和电子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
DE102021204645A1 (de) 2021-05-07 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines mikroelektromechanischen Sensors aus einem MEMS-Element und einem ASIC-Element und mikroelektromechanischer Sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070295456A1 (en) * 2006-03-28 2007-12-27 Innovative Micro Technology Wafer bonding material with embedded conductive particles
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
CN102762490A (zh) * 2009-12-08 2012-10-31 飞思卡尔半导体公司 具有间隙挡块的微机电系统（mems）及其制造方法
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
CN104241147A (zh) * 2013-06-14 2014-12-24 无锡华润上华半导体有限公司 一种基于铝锗共晶的低温键合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
US20070295456A1 (en) * 2006-03-28 2007-12-27 Innovative Micro Technology Wafer bonding material with embedded conductive particles
CN102762490A (zh) * 2009-12-08 2012-10-31 飞思卡尔半导体公司 具有间隙挡块的微机电系统（mems）及其制造方法
CN104241147A (zh) * 2013-06-14 2014-12-24 无锡华润上华半导体有限公司 一种基于铝锗共晶的低温键合方法
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109824011A (zh) * 2017-11-23 2019-05-31 上海新微技术研发中心有限公司 一种共晶键合的结构和方法
CN111217323A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种晶圆键合方法
CN111071987A (zh) * 2019-12-30 2020-04-28 青岛歌尔智能传感器有限公司 微机电系统传感器的封装方法和封装结构
CN112117249A (zh) * 2020-09-22 2020-12-22 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
CN112117249B (zh) * 2020-09-22 2022-06-21 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
CN113161250A (zh) * 2020-12-08 2021-07-23 恩纳基智能科技无锡有限公司 共晶焊接设备及其加热系统
CN113161250B (zh) * 2020-12-08 2022-02-25 恩纳基智能科技无锡有限公司 共晶焊接设备及其加热系统
CN115132597A (zh) * 2022-07-29 2022-09-30 绍兴中芯集成电路制造股份有限公司 键合基板的加工方法、版图结构和封装方法
CN116495695A (zh) * 2023-05-17 2023-07-28 绍兴中芯集成电路制造股份有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
US9919918B2 (en) 2018-03-20
US20170022053A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
CN106373900A (zh) 晶圆级键合封装方法以及共晶键合的晶圆结构
TWI864826B (zh) 經處理的堆疊晶粒
CN102556945B (zh) 微电子装置及其集成电路的制造方法
CN103972159B (zh) 三维封装结构及其形成方法
TWI655683B (zh) 承載晶圓與其製造方法、封裝半導體元件之製造方法
US20160343682A1 (en) Semiconductor device
US9034677B2 (en) MEMS device and method of formation thereof
CN105226036B (zh) 影像传感芯片的封装方法以及封装结构
TWI579971B (zh) 半導體裝置之製造方法
TW201532277A (zh) 半導體裝置與其製法
TW202131471A (zh) 半導體裝置及其形成方法
CN105514047A (zh) 一种晶圆级封装方法
US10770424B1 (en) Semiconductor structure and method of manufacturing thereof
CN105984837A (zh) 堆叠结构的晶圆及其减薄方法
CN103972144A (zh) 用于晶圆密封环的方法和装置
TW201828421A (zh) 半導體結構及其製造方法
CN114512457A (zh) 半导体结构及其制造方法
CN110349847A (zh) 一种通过键合材料进行键合的方法和键合结构
CN111137844A (zh) 共晶键合方法和半导体器件
TWI667734B (zh) 半導體晶片封裝結構及其封裝方法
TWI594342B (zh) 製造半導體封裝的方法
TW200408050A (en) Method and structure for a wafer level packaging
CN114572929A (zh) 半导体器件及其形成方法
US20250218975A1 (en) Wafer-level chip scale package semiconductor devices with light blocking material and methods
TWI559416B (zh) The fabrication of wafer - level package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170201