CN107004493B - 电子部件及其制造方法 - Google Patents

Abstract

在电子设备中，随着小型化，安装基板与其上部基板、屏蔽壳体等的距离与相邻地安装的其它电子部件的距离减小。在将以往的电子部件安装于这样的电子设备的安装基板的情况下，上部基板、屏蔽壳体与形成于电子部件的上表面的端子接触而在与上部基板、屏蔽壳体之间发生短路且相邻的电子部件的端子彼此接触，在电子部件间发生短路。另外，焊锡经由端子与绝缘膜的缝隙以及锡或者锡合金的镀层进入内部，破坏绝缘膜而使绝缘性恶化。本发明具备在内部内置电路元件的素体和形成于素体的端子。端子以遍及素体的端面和与端面相邻的面的方式形成。在素体形成有覆盖端子的绝缘膜。而且，在素体的至少安装面上端子从绝缘膜露出并在端子的从绝缘膜露出的部分形成含有锡的镀膜。

Description

电子部件及其制造方法

技术领域

本发明涉及具备内部内置电路元件的素体和形成于素体的端子的电子部件。

背景技术

以往的电子部件中有层叠绝缘体层和导体图案，或将卷绕有导线的部件配置于内部来形成内部内置电路元件的素体，并遍及该素体的端面和与端面相邻的4个面来形成端子的部件。

在安装这种电子部件的电子设备中，随着小型化，安装基板与其上部基板、屏蔽壳体等的距离、与相邻地安装的其它电子部件的距离减小。在将以往的电子部件安装于这样的电子设备的安装基板的情况下，存在上部基板、屏蔽壳体与形成于电子部件的上表面的端子接触，而在与上部基板、屏蔽壳体之间短路，或相邻的电子部件的端子彼此接触，而在电子部件间短路的问题。

为了解决这样的问题，有如图13所示仅在素体131的底面形成有端子132的电子部件(例如，参照日本特开2014-138168号公报。)、如图14所示遍及素体141的底面和侧面形成有端子142的电子部件(例如，参照日本特开2013-153009号公报。)。

图13所示的以往的电子部件将导体图案的端部经由设置于绝缘体层的贯通孔内的导体V引出到素体131的底面，为了连接该导体V和素体131的底面的端子132，素体内部的构造复杂，并且无法提高形成导体V的空间部分特性。

另外，由于图14所示的以往的电子部件需要使线圈的卷轴与素体的安装面平行，所以难以低背化。

为了解决这样的问题，如图15所示，有遍及素体151的端面和与端面相邻的4个面赋予导电材料，并实施烧接、镀锡或者镀锡合金来形成端子152，并利用树脂膜153覆盖该素体151的底面以外而成的电子部件(例如，参照日本特开2013-26392号公报、日本特开2013-58558号公报)。

在以这样的方式形成的情况下，存在覆盖素体的树脂膜的端部容易变薄，另外，由于端子被锡或者锡合金的镀层覆盖，所以在与安装基板的布线图案连接时，焊锡经由端子与绝缘膜的缝隙以及锡或者锡合金的镀层进入内部，而破坏绝缘膜，使绝缘性恶化的问题。

发明内容

本发明的一个或者一个以上的实施方式的目的在于提供一种能够防止在与上部基板、屏蔽壳体之间短路或在电子部件间短路，并且，能够防止破坏绝缘膜而绝缘性恶化的电子部件。

本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，端子以遍及素体的端面和与端面相邻的面的方式形成，在素体形成覆盖端子的绝缘膜，端子在素体的至少安装面从绝缘膜露出，仅在端子的从绝缘膜露出的部分形成含有锡的镀膜。

另外，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，端子以遍及素体的端面和与端面相邻的面的方式形成，在素体形成覆盖端子的绝缘膜，且绝缘膜在素体的至少安装面形成有除去部，在除去部形成有镀膜。

进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，端子以遍及素体的端面和与端面相邻的面的方式形成，在表面形成第一镀膜，在第一镀膜上的一部分形成第二镀膜，在素体的端子的形成有第二镀膜的部分以外的位置形成有绝缘膜。

另外进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件的制造方法中，具备：形成在内部内置电路元件的素体，在素体形成端子的工序；在素体以覆盖端子的方式形成绝缘膜的工序；除去绝缘膜形成在底面露出端子的除去部的工序；以及实施镀覆在除去部形成镀膜的工序。

进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件的制造方法中，具备：形成在内部内置电路元件的素体，在素体形成端子，在端子形成第一镀膜的工序；在素体形成绝缘膜的工序；以及在从绝缘膜露出的端子的第一镀膜上形成第二镀膜的工序。

本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，由于端子以遍及素体的端面和与端面相邻的面的方式形成，素体形成有覆盖端子的绝缘膜，端子在素体的至少安装面上从绝缘膜露出，并仅在从端子的绝缘膜露出的部分形成含有锡的镀膜，所以能够防止在与上部基板、屏蔽壳体之间发生短路，或在电子部件间发生短路，并且，能够防止破坏绝缘膜，而绝缘性恶化。

另外，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，由于端子以遍及素体的端面和与端面相邻的面的方式形成，素体形成有覆盖端子的绝缘膜，且绝缘膜在素体的至少安装面形成除去部，并在除去部形成镀膜，所以能够防止在与上部基板、屏蔽壳体之间发生短路，或在电子部件间发生短路，并且，能够防止破坏绝缘膜，而绝缘性恶化。

进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件中，由于端子以遍及素体的端面和与端面相邻的面的方式形成，在表面形成第一镀膜，并在第一镀膜上的一部分形成第二镀膜，在素体的端子的形成有第二镀膜的部分以外的位置形成绝缘膜，所以能够防止与电子部件的周围的物体的短路，并且，能够防止破坏绝缘膜，而绝缘性恶化。

另外进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件的制造方法中，由于具备：形成在内部内置电路元件的素体，在素体形成端子的工序；在素体以覆盖端子的方式形成绝缘膜的工序；除去绝缘膜形成在底面露出端子的除去部的工序；以及实施镀覆在除去部形成镀膜的工序，所以能够防止在与上部基板、屏蔽壳体之间发生短路，或在电子部件间发生短路，并且，能够防止破坏绝缘膜，而绝缘性恶化。

进一步，本发明的一个或者一个以上的实施方式在具备内部内置电路元件的素体和形成于素体的端子的电子部件的制造方法中，由于具备：形成在内部内置电路元件的素体，并在素体形成端子，且在端子形成第一镀膜的工序；在素体形成绝缘膜的工序；以及在从绝缘膜露出的端子的第一镀膜上，形成第二镀膜的工序，所以能够防止与电子部件的周围的物体的短路，并且，能够防止破坏绝缘膜，而绝缘性恶化。

附图说明

图1是表示本发明的电子部件的第一实施方式的局部剖视图。

图2是用于对本发明的电子部件的第一实施方式的制造方法进行说明的局部剖视图。

图3是用于对本发明的电子部件的第二实施方式及其制造方法进行说明的局部剖视图。

图4是表示本发明的电子部件的第三实施方式的局部剖视图。

图5是表示本发明的电子部件的第四实施方式的局部剖视图。

图6是表示本发明的电子部件的第五实施方式的局部剖视图。

图7是用于对本发明的电子部件的第五实施方式的制造方法进行说明的局部剖视图。

图8是表示本发明的电子部件的第六实施方式的局部剖视图。

图9是表示本发明的电子部件的第七实施方式的局部剖视图。

图10是表示本发明的电子部件的第八实施方式的局部剖视图。

图11是用于对本发明的电子部件的第八实施方式的制造方法进行说明的局部剖视图。

图12是用于对本发明的电子部件的其它实施方式进行说明的部分放大剖视图。

图13是以往的电子部件的剖视图。

图14是以往的其它电子部件的剖视图。

图15是以往的另一其它电子部件的剖视图。

具体实施方式

本发明的一个或者一个以上的实施方式具备内部内置电路元件的素体和形成于素体的端子。端子以遍及素体的端面和与端面相邻的4个面的方式形成。形成有端子的素体以覆盖端子的方式形成绝缘膜。端子在素体的至少安装面从绝缘膜露出。另外，该绝缘体膜在素体的至少安装面形成在其底面露出端子的除去部。对从该绝缘膜露出的端子形成镀膜。而且，利用该绝缘膜所覆盖的端子和镀膜形成外部端子。

因此，本发明的一个或者一个以上的实施方式由于形成于素体的端子被绝缘膜覆盖，所以能够通过绝缘体膜与周围电绝缘，并且，能够通过形成于绝缘膜的除去部的镀膜与安装基板的布线图案连接。另外，本发明的一个或者一个以上的实施方式由于无需将内置于素体内部的电路元件的形状设为特别的构造，所以能够保持原样利用如图13、图14那样改进之前的以往的电子部件，并且能够有效地应用素体内的空间来提高电路元件的特性。进一步，本发明的一个或者一个以上的实施方式由于端子在素体的安装面，在绝缘膜的除去部的底面露出端子，并在该除去部形成镀膜，所以能够使绝缘膜的端部的厚度比以往厚，并且能够具有用于阻止焊锡的侵入的镀膜，并能够防止在与安装基板的布线图案的连接时，焊锡进入端子与绝缘膜之间。另外进一步，通过对在除去部露出的端子上实施基底镀层和锡或者锡合金镀层，能够防止端子被焊锡腐蚀，并且，能够提高焊锡浸润性。进一步，在使用了容易产生镀层蔓延的铁素体等素体的情况下，由于形成端子的镀膜的部分以外被绝缘膜覆盖，所以在实施镀覆时，能够防止在素体与端子的接触部分产生镀层蔓延而端子的宽度不一致。另外，在使用密度较低的素体，且利用树脂覆盖素体整体来形成电子部件的情况下，无需使素体含浸树脂。另外进一步，本发明的电子部件能够根据除去部的形状，使外部端子的形状成为各种形状。

以下，参照图1至图12对用于实施本发明的最佳的方式进行说明。

图1是表示本发明的电子部件的第一实施方式的局部剖视图，11是素体，12是端子

素体11由铁素体等磁性体、金属磁性体、电介质等绝缘体形成，在内部形成电路元件。电路元件通过层叠绝缘体层和导体图案，并将绝缘体层间的导体图案连接成螺旋状作成线圈，或层叠绝缘体层和导体图案在导体图案间得到电容的方式作成电容器，或将它们形成于一体作成LC电路，或在内部配置卷绕有导线的线圈，而形成于素体的内部。

端子12以遍及素体11的端面和与端面相邻的4个面的方式形成。该端子12通过使用浸涂含有银、钯、铜等导电体的材料等技术形成电极而形成。

形成有该端子12的素体11的整体被绝缘膜13覆盖。绝缘膜13由环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体形成，在素体11的安装面的与端子12对应的部分形成在其底面露出端子12的除去部，在该除去部形成与端子12连接的镀膜14。镀膜14通过在端子12的表面形成由铜、镍等导电材料形成的基底镀膜14A，在该基底镀膜14A的表面形成由锡或者锡合金形成的镀膜14B而形成。由被该绝缘膜13覆盖的端子12和镀膜14形成外部端子。

像这样形成的电子部件，首先，通过层叠绝缘体层和导体图案，并将绝缘体层间的导体图案连接成螺旋状作成线圈，或层叠绝缘体层和导体图案以在导体图案间得到电容的方式作成电容器，或将它们形成为一体作成LC电路，或将卷绕有导线的线圈配置于内部，形成在内部形成有电路元件的素体。如图2(A)所示，该素体以遍及素体21的端面和与端面相邻的4个面形成端子22。端子22通过将含有银、钯、铜等导电材料的导电浆料通过涂覆等赋予于素体21，并进行烧结或者将含有银、钯、铜等导电材料和树脂的导电浆料通过涂覆等赋予于素体21，并使其固化或者烧结而形成。

接下来，通过进行表面涂层将环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体赋予于形成有端子22的素体21的全体，如图2(B)所示，形成有端子22的素体21的整体被绝缘膜23覆盖。优选该绝缘膜23的厚度为2～30μm。另外，进行表面涂层的方法能够使用通过浸、喷来涂覆、电泳涂装、滚筒式旋涂等各种方法。

接着，通过利用激光装置、热源装置对绝缘膜23的与素体21的安装面的端子22对应的部分加热或者通过喷砂、研磨等机械手段剥离绝缘膜23的与素体21的安装面的端子22对应的部分，来将该部分除去，如图2(C)所示，形成在其底面露出端子22的表面的除去部23A。

进一步，在该除去部23A的底面露出的端子22的表面上，形成由铜、镍等导电材料形成的基底镀膜24A，并在该基底镀膜24A的表面形成由锡或者锡合金形成的镀膜24B，从而如图2(D)所示，在除去部形成与端子22连接的镀膜24。

图3是用于对本发明的电子部件的第二实施方式及其制造方法进行说明的局部剖视图。

在本实施方式中，除去部和外部端子的构造与第一实施方式不同。首先，如图3(A)所示，除去部在与各个端子32对应的位置，以沿素体31的长度方向排列的方式形成多个沿素体31的宽度方向延伸的除去部。

接下来，如图3(B)所示，在该多个除去部33A1、33A2的底面露出的端子32的表面上，形成由铜、镍等导电材料形成基底镀膜34A，并在该基底镀膜34A的表面形成由锡或者锡合金形成的镀膜34B，从而在除去部内形成与端子32连接的镀膜34。

在像这样形成电子部件的情况下，由于在各个端子上，形成多个沿素体的宽度方向延伸的镀膜，所以能够在利用焊锡连接安装基板的布线图案时，使焊锡圆角侵入镀膜间，并能够稳定地安装于安装基板。

图4是表示本发明的电子部件的第三实施方式的局部剖视图。

素体41由铁素体等磁性体、金属磁性体、电介质等绝缘体形成，并在内部形成电路元件。

端子42以遍及素体41的端面和与端面相邻的4个面的方式形成。该端子42通过使用含有银、钯、铜等导电体的材料形成电极来形成。

形成有该端子42的素体41的整体被绝缘膜43覆盖。绝缘膜43由环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体形成，在素体41的安装面以及各个与安装面相邻的面的与端子42对应的部分形成在其底面露出端子42的除去部，并在该除去部形成与端子42连接的镀膜44。镀膜44通过在端子42的表面形成由铜、镍等导电材料形成的基底镀膜44A，并在该基底镀膜44A的表面形成由锡或者锡合金形成的镀膜44B而形成。由被该绝缘膜43覆盖的端子42和镀膜44形成外部端子。该外部端子遍及电子部件的安装面和与安装面相邻的面形成为L字状。另外，该外部端子的形状能够根据除去部的形状而改变，若延伸到与安装面对置的面则能够形成“コ”形状的外部端子。

图5是表示本发明的电子部件的第四实施方式的局部剖视图。

素体51由铁素体等磁性体、金属磁性体、电介质等绝缘体形成。

端子52以遍及素体51的端面和与端面相邻的4个面的方式形成。该端子52通过使用含有银、钯、铜等导电体的材料形成电极而形成。

形成有该端子52的素体51在形成有端子52的素体51的两端部，以覆盖端子52的方式分别形成绝缘膜53。各个绝缘膜53由环氧树脂、硅树脂、丙烯酸树脂等树脂或

玻璃等具有绝缘性的绝缘体形成，并在素体51的安装面的与端子52对应的部分形成在其底面露出端子52的除去部，并在该除去部形成与端子52连接的镀膜54。除去部形成为比绝缘膜53的安装面的面积小。镀膜54通过在端子52的表面形成由铜、镍等导电材料形成的基底镀膜54A，并在该基底镀膜54A的表面形成由锡或者锡合金形成的镀膜54B来形成。由被该绝缘膜53覆盖的端子52和镀膜54形成外部端子。

在像这样形成的情况下，能够防止焊锡进入端子与绝缘膜之间，并且，能够节约绝缘膜的绝缘材料。

图6是表示本发明的电子部件的第五实施方式的局部剖视图。

素体61由铁素体等磁性体、金属磁性体、电介质等绝缘体形成，并在内部形成电路元件。

端子62以遍及素体61的端面和与端面相邻的4个面的方式形成。该端子62通过使用含有银、钯、铜等导电体的材料形成电极而形成。在端子62的表面形成基底镀膜64A。基底镀膜64A由铜、镍等导电材料形成，与素体61的安装面对应的部分的厚度比其它部分的厚度厚。

该素体61通过绝缘膜63覆盖全体，基底镀膜64A的厚度较厚的部分的表面在除去部内露出。绝缘膜63由环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体形成。在该除去部内露出的基底镀膜64A的厚度较厚的部分的表面形成由锡或者锡合金形成的镀膜64B。通过该基底镀膜64A和由锡或者锡合金形成的镀膜64B形成镀膜64，由该镀膜64和端子62形成外部端子。

像这样形成的电子部件首先形成在内部形成有电路元件的素体。该素体如图7(A)所示，以遍及素体71的端面和与端面相邻的4个面的方式形成端子72。端子72通过将含有银、钯、铜等导电材料和树脂的导电浆料通过涂覆等赋予素体71，并使其固化或者烧结来形成。

接下来，如图7(B)所示，在端子72的表面上形成由铜、镍等导电材料形成的基底镀膜74A1。

接着，在素体71的整体通过表面涂层赋予环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体，并如图7(C)所示，利用绝缘膜73覆盖素体71的整体。优选该绝缘膜73的厚度为2～30μm。另外，进行表面涂层的方法能够使用通过浸、喷来涂覆、电泳涂装、滚筒式旋涂等各种方法。

进一步，利用激光装置、热源装置对与绝缘膜73的素体71的安装面的端子72对应的部分加热或者通过喷砂、研磨等机械手段剥离与绝缘膜73的素体71的安装面的端子72对应的部分，来除去该部分，如图7(D)所示，形成在其底面露出基底镀膜74A1的表面的除去部73A。

接着，通过在该除去部73A的底面露出的基底镀膜74A1的表面上形成由铜、镍等导电材料形成的基底镀膜74A2，并在该基底镀膜74A2的表面形成由锡或者锡合金形成的镀膜74B，如图7(E)所示，在除去部形成与端子72连接的镀膜74。此时，基底镀膜74A1和基底镀膜74A2可以由相同的材质形成，也可以由不同的材质形成。另外，也可以通过在基底镀膜74A1的表面形成由锡或者锡合金形成的镀膜74B，而在除去部形成与端子72连接的镀膜74。

在像这样形成电子部件的情况下，即使在形成于除去部73A内的基底镀膜74A2和由锡或者锡合金形成的镀膜74B的形成不充分而在与树脂膜之间产生缝隙的情况下，由于端子被基底镀膜74A1覆盖，所以能够防止端子被焊锡腐蚀。

图8是表示本发明的电子部件的第六实施方式的局部剖视图。

素体81由铁素体等磁性体、金属磁性体、电介质等绝缘体形成，在内部形成电路元件。

端子82以遍及素体81的端面和与端面相邻的4个面的方式形成。该端子82通过使用含有银、钯、铜等导电体的材料形成电极来形成。在端子82的表面形成基底镀膜84A。基底镀膜84A由铜、镍等导电材料形成，与素体81的安装面和与安装面相邻的面对应的部分的厚度比其它部分的厚度厚。

该素体81以基底镀膜84A的厚度较厚的部分的表面在除去部内露出的方式，整体被绝缘膜83覆盖。绝缘膜83由环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体形成。除去部形成于与素体81的安装面以及各个与安装面相邻的面的端子82对应的部分。在该除去部内露出的基底镀膜84A的厚度较厚的部分的表面形成由锡或者锡合金形成的镀膜84B。由该基底镀膜84A和由锡或者锡合金形成的镀膜84B形成镀膜84，由该镀膜84和端子82形成外部端子。该外部端子以遍及电子部件的安装面和与安装面相邻的面的方式形成为L字状。另外，该外部端子的形状能够根据除去部的形状而改变，若延伸到与安装面对置的面则能够形成“コ”形状的外部端子。

图9是表示本发明的电子部件的第七实施方式的局部剖视图。

素体91由铁素体等磁性体、金属磁性体、电介质等绝缘体形成。

端子92由遍及素体91的端面和与端面相邻的4个面的方式形成。该端子92通过使用含有银、钯、铜等导电体的材料形成电极而形成。在端子92的表面形成基底镀膜94A。基底镀膜94A由铜、镍等导电材料形成，与素体91的安装面和与安装面相邻的面对应的部分的厚度比其它部分的厚度厚。

该素体91在端子92的一部分形成绝缘膜93，在素体91的两端部以基底镀膜94A的厚度较厚的部分的表面在除去部内露出。各个绝缘膜93由环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体形成。除去部被形成为素体91的安装面剩余一部分绝缘膜93。在基底镀膜94A的厚度较厚的部分的表面形成由锡或者锡合金形成的镀膜94B。通过该基底镀膜94A和由锡或者锡合金形成的镀膜94B形成镀膜94，由该镀膜94和端子92形成外部端子。

图10是表示本发明的电子部件的第八实施方式的局部剖视图。

素体101由铁素体等磁性体、金属磁性体、电介质等绝缘体形成。

端子102以遍及素体101的端面和与端面相邻的4个面的方式形成。该端子102通过使用含有银、钯、铜等导电体的材料形成电极来形成。在端子102的表面形成基底镀膜104A。基底镀膜104A由铜、镍等导电材料形成，素体101的下侧部分的厚度比其它部分的厚度厚。

该素体101在素体101的上侧部分形成绝缘膜103，在素体101的下侧部分露出基底镀膜104A的厚度较厚的部分的表面，并在该基底镀膜104A的厚度较厚的部分的表面通过由锡或者锡合金形成的镀膜104B形成镀膜104。通过该基底镀膜104A和由锡或者锡合金形成的镀膜104B形成镀膜104，由该镀膜104和端子102形成外部端子。

这样形成的电子部件首先形成在内部形成有电路元件的素体。该素体如图11(A)所示，以遍及素体111的端面和与端面相邻的4个面的方式形成端子112。端子112通过将含有银、钯、铜等导电材料和树脂的导电浆料通过涂覆等赋予素体111，并使其固化或者烧结来形成。在该端子112的表面上形成由铜、镍等导电材料形成的基底镀膜114A1。

接下来，在素体111的上侧通过表面涂层赋予环氧树脂、硅树脂、丙烯酸树脂等树脂或玻璃等具有绝缘性的绝缘体，如图11(B)所示，利用绝缘膜113覆盖素体111的上侧部分。优选该绝缘膜113的厚度为2～30μm。另外，进行表面涂层的方法能够通过浸、喷来涂覆、电泳涂装、滚筒式旋涂等各种方法。

接着，通过在素体111的下侧部分露出的基底镀膜114A1的表面上形成由铜、镍等导电材料形成的基底镀膜114A2，并在该基底镀膜114A2的表面形成由锡或者锡合金形成的镀膜114B，如图11(C)所示，形成与端子112连接的镀膜114。此时，基底镀膜114A1和基底镀膜114A2可以由相同的材质形成，也可以由不同的材质形成。在基底镀膜114A1和基底镀膜114A2是由相同的材质形成的情况下，如图10所示，在基底镀膜形成厚度较厚的部分，该基底镀膜的厚度较厚的部分从绝缘膜113露出。另外，在利用不同的材质形成基底镀膜114A1和基底镀膜114A2的情况下，也可以由铜形成基底镀膜114A1，并由镍形成基底镀膜114A2。

进一步，通过在该基底镀膜114A1的表面形成由锡或者锡合金形成的镀膜114B，来形成与端子112连接的镀膜114。

像这样形成的电子部件由于在端子整体形成了基底镀层后，在素体形成绝缘膜，所以即使在绝缘膜113与基底镀膜114A2、由锡合金形成的镀膜114B之间有缝隙，在安装基板与布线图案连接时，焊锡也不会到达端子，而端子也不会被焊锡腐蚀。另外，由于在形成了绝缘膜之后再次形成基底镀膜，并形成有由锡或者锡合金形成的镀膜，所以也能够提高焊锡浸润性。

以上，对本发明的电子部件及其制造方法的实施方式进行了叙述，但本发明并不限于该实施方式。例如，也可以在第一实施方式至第七实施方式中，形成于绝缘膜的除去部的镀膜如图12(A)所示被形成为镀膜124的表面成为与绝缘膜123的表面相同的面，或如图12(B)所示镀膜124的表面形成于除去部123A内，或如图12(C)所示形成为镀膜124的表面从绝缘膜123的表面突出。在镀膜124的表面从绝缘膜123的表面突出的情况下，也可以将其表面的面积形成为比除去部的面积大，或从镀膜的绝缘膜的表面突出的部分由锡或者锡合金形成的镀膜构成。

另外，在第一实施方式至第四实施方式中，也可以形成为使基底镀膜14A、34A、44A、54A延伸到端子与绝缘膜之间并覆盖端子。

进一步，在第八实施方式中，也可以在基底镀膜114A1的表面形成由锡或者锡合金形成的镀膜114B。

另外进一步，端子也可以加工成使金属板覆盖素体的端面和与端面相邻的4个面，并将其安装于素体的两端来形成，也可以以遍及素体的端面和与端面相邻的至少一个面的方式形成电极等来形成为L字、コ等各种形状。

附图标记说明：11…素体；12…端子。

Claims (18)

1.一种电子部件，具备在内部内置电路元件的素体和形成于上述素体的端子，其特征在于，

上述端子以遍及上述素体的端面和与上述端面相邻的面的方式形成，并在上述端子的表面形成用于阻止焊锡的侵入的第一镀膜，

在上述素体形成绝缘膜，上述绝缘膜覆盖形成有第一镀膜的端子，

在上述素体的至少安装面，上述端子的第一镀膜从上述绝缘膜的底面露出，在上述端子的露出于上述绝缘膜的底面的第一镀膜上形成含有锡的第二镀膜。

2.根据权利要求1所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案而在内部形成电路元件。

3.根据权利要求1所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案，将绝缘体层间的导体图案连接成螺旋状而在内部形成线圈。

4.根据权利要求1所述的电子部件，其中，

上述素体在内部具备卷绕导线而形成的线圈。

5.一种电子部件，具备在内部内置电路元件的素体和形成于上述素体的端子，其特征在于，

上述端子以遍及上述素体的端面和与上述端面相邻的面的方式形成，并在上述端子的表面形成用于阻止焊锡的侵入的第一镀膜，

在上述素体形成绝缘膜，上述绝缘膜覆盖形成有第一镀膜的端子，

上述绝缘膜在上述素体的至少安装面形成有除去部，在上述除去部的从底面露出的第一镀膜上形成含有锡的第二镀膜。

6.根据权利要求5所述的电子部件，其中，

上述素体整体被绝缘膜覆盖。

7.根据权利要求5所述的电子部件，其中，

上述除去部以遍及上述素体的安装面和安装面以外的面的方式形成。

8.根据权利要求5所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案而在内部形成电路元件。

9.根据权利要求5所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案，并将绝缘体层间的导体图案连接成螺旋状而在内部形成有线圈。

10.根据权利要求5所述的电子部件，其中，

上述素体在内部具备卷绕导线而形成的线圈。

11.一种电子部件，具备在内部内置电路元件的素体和形成于该素体的端子，其特征在于，

该端子以遍及该素体的端面和与该端面相邻的面的方式形成，在表面形成用于阻止焊锡的侵入的第一镀膜，在该第一镀膜上的一部分形成含有锡的第二镀膜，

在该素体的形成有该端子的第二镀膜的部分以外的位置形成有绝缘膜，该端子与第一镀膜被绝缘膜覆盖。

12.根据权利要求11所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案而在内部形成电路元件。

13.根据权利要求11所述的电子部件，其中，

上述素体层叠有绝缘体层和导体图案，将绝缘体层间的导体图案连接成螺旋状而在内部形成线圈。

14.根据权利要求11所述的电子部件，其中，

上述素体在内部具备卷绕导线而形成的线圈。

15.一种电子部件的制造方法，是具备在内部内置电路元件的素体和形成于上述素体的端子的电子部件的制造方法，其特征在于，具备：

形成在内部内置电路元件的素体，在上述素体形成端子，并在上述端子形成用于阻止焊锡的侵入的第一镀膜的工序；

在上述素体形成绝缘膜的工序，上述绝缘膜覆盖形成有第一镀膜的端子；

除去上述绝缘膜来形成在底面露出上述端子的第一镀膜的除去部的工序；以及，

实施镀覆来在上述除去部形成含有锡的第二镀膜的工序。

16.根据权利要求15所述的电子部件的制造方法，其中，

在形成上述绝缘膜时用该绝缘膜覆盖素体整体。

17.根据权利要求15所述的电子部件的制造方法，其中，

上述除去部形成于上述素体的安装面。

18.根据权利要求15所述的电子部件的制造方法，其中，

上述除去部以遍及上述素体的安装面和安装面以外的面的方式形成。