CN106952869A

CN106952869A - 半导体装置及其制造方法和使用电脑设计其布局的方法

Info

Publication number: CN106952869A
Application number: CN201611219689.2A
Authority: CN
Inventors: 吴於贝; 魏圣轩; 李莉渝; 吴岱洋; 陈殿豪; 郑价言
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2015-12-30
Filing date: 2016-12-26
Publication date: 2017-07-14
Anticipated expiration: 2036-12-26
Also published as: KR20170080442A; US10361156B2; US20190348362A1; US11081445B2; US20180122738A1; US20170194243A1; TWI637441B; US20210358841A1; US9881870B2; KR101925683B1; TW201735166A; US11676895B2; CN106952869B

Abstract

本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。

Description

半导体装置及其制造方法和使用电脑设计其布局的方法

技术领域

本公开实施例涉及一种半导体集成电路及其制造方法，特别涉及一种在金属导线之间具有空气间隙(air gap)的半导体装置及其制造方法。

背景技术

随着半导体工业导入具有更高性能和更多功能的新一代集成电路(IC)，会增加形成的元件密度且同时缩小集成电路的构件或元件之间的尺寸和间隙，这会导致各种问题。举例来说，对于任两个相邻的导电物而言，当减少导电物之间的距离时，会增加得到的电容(寄生电容(parasitic capacitance))。上述增加的电容会导致功率消耗的增加，和电阻-电容时间常数(resistive-capacitive(RC)time constant)的增加，意即增加信号延迟(signal delay)。两个相邻的导电物(例如，金属导线)之间的电容为填充上述两个相邻导电物之间的间隙的一绝缘材料的介电常数(dielectric constant(k value))的函数(也为两个相邻导电物之间的一距离和导电物的侧面的尺寸的函数)。因此，半导体集成电路和功能的持续提升是取决于具低介电常数的绝缘(介电)材料。由于具最低介电常数的物质为空气(k＝1.0)，所以成空气间隙(air-gap)可进一步降低金属导线层的有效介电常数(effective k value)。

发明内容

依据本公开一些实施例，提供一种半导体装置的制造方法。上述半导体装置的制造方法包括于一基板上方形成一第一层间介电层。于上述多个第一层间介电层中形成第一凹陷。于上述多个第一凹陷中形成金属导线。于上述多个金属导线和上述多个第一层间介电层上方形成一遮罩层。通过图案化上述遮罩层形成一第一开口和一第二开口。通过蚀刻上述多个第一层间介电层形成对应于上述第一开口的一第一槽和对应于上述第二开口的一第二槽。形成一第二层间介电层，以便于上述第一槽中形成一第一空气间隙，且于上述第二槽中形成一第二空气间隙。上述多个金属导线之间以一第一间隙或一第二间隙配置，上述第二间隙的长度大于上述第一间隙的长度。没有两条相邻的上述多个金属导线的一间隙配置为小于上述第一间隙。于一第一区域中形成的上述第一空气间隙是夹设于以上述第一间隙配置的两条相邻的上述多个金属导线之间。于一第二区域中形成的上述第二空气间隙是夹设于以上述第二间隙配置的两条相邻的上述多个金属导线之间。

依据本公开一些实施例，提供一种半导体装置。上述半导体装置包括设置于一基板上方的一第一层间介电层，金属导线，设置于上述第一层间介电层和上述金属导线上方的一第二层间介电层，一第一空气间隙和一第二空气间隙。上述多个金属导线内嵌于上述第一层间介电层中，上述多个金属导线之间以一第一间隙或一第二间隙配置，上述第二间隙的长度大于上述第一间隙的长度。上述第一空气间隙，利用上述第二层间介电层形成，上述第一空气间隙形成于一第一区域中，且夹设于以上述第一间隙配置的相邻两条金属导线之间。上述第二空气间隙，利用上述第二层间介电层形成，上述第二空气间隙形成于一第二区域中，且夹设于以大于上述第一间隙的一间隙配置的两条相邻的上述多个金属导线之间。没有两条相邻的上述多个金属导线以小于上述第一间隙的一间隙配置。

依据本公开一些实施例，提供一种使用电脑设计半导体装置布局的方法，上述使用电脑设计半导体装置布局的方法包括于第一导线图案上方配置第一空气间隙图案。从多个介层孔定位一个介层孔，上述多个介层孔的每一个重叠上述多个第一导线图案的至少一条。在与上述一个介层孔相距的一搜寻距离内的一搜寻区域中在决定是否有包括任何第一空气间隙图案。如果在上述搜寻区域中没有包括任何第一空气间隙图案，配置至少一条第二空气间隙图案以部分重叠于位于上述搜寻区域中的上述多个第一导线图案的一条。以一二进位格式输出做为上述多个第一空气间隙图案和上述多个第二空气间隙图案的掩模设计信息。

附图说明

根据以下的详细说明并配合附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1-8C是显示依据本公开一实施例的制造具有空气间隙的一半导体装置的示例性顺序制程。

图9是显示具有空气间隙的一半导体装置的一比较例。

图10是显示依据本公开一实施例的具有空气间隙的一半导体装置的一示例性布局。

图11是显示依据本公开一实施例的置放空气间隙图案的一示例性布局。

图12显示依据本公开一实施例的置放空气间隙图案的一示例性制程流程图。

附图标记说明：

1～基板；

5～下层结构；

10～第一层间介电层；

12～第一蚀刻停止层；

15～第一凹陷；

20、22、24、25～金属导线；

25A、25B、25C～第二凹陷；

30、35、45、47～开口；

40～第二蚀刻停止层；

50～遮罩层；

75A、75B、75C～空气间隙；

80～聚积的湿气；

85～金属腐蚀；

200～金属导线图案；

202～虚设金属导线图案；

204、206～重叠区域；

208～搜寻区域；

S1010、S1020、S1030、S1040、S1050～步骤；

A1～电容敏感区；

A2～非电容敏感区；

S1、S2～间隙；

L1、L2、L3、L4、L5、L6、L7、L8～长度；

W1、W3、W4～宽度；

D1～第一虚设区；

D2～第二虚设区；

AG1～第一类型空气间隙图案；

AG2～第二类型空气间隙图案；

V1～下方介层孔图案；

V2～上方介层孔图案。

具体实施方式

以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

此外，其与空间相关用词。例如“在…下方”、“下方”、“下方的”、“上方”、“上方的”及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。

图1-8C是显示依据本公开一实施例的制造具有空气间隙(air gap)的一半导体装置的示例性顺序制程的剖面图。图1-8C是显示制造形成于基板上的一或多条金属导线层(导线层别(wiring levels))的示例性顺序制程。虽然会有核心结构，例如晶体管或其他元件(例如，接触等元件)构成位于基板和金属导线层之间的半导体装置(之后可称为“下层结构(underlying structures)”)，为了简化起见，图1-8C省略这些元件的详细说明。上述制程的顺序可以交换。

如图1所示，一第一层间介电层(ILD layer)10，形成于下层结构(underlyingstructure)5上方，下层结构5是设置于基板1上方。一层间介电层，也可称为一金属层间介电层(IMD layer)。可由例如低介电常数(low-k)材料的一层或多层形成上述第一层间介电层10。低介电常数(low-k)材料具有一介电常数(k-value(dielectric constant))，其值低于4.0。一些低介电常数(low-k)材料的介电常数低于3.5，也可低于2.5。

第一层间介电层10的材料可包括元素硅(Si)、氧(O)、碳(C)及/或氢(H)形成的合成物(compounds)，例如SiCOH和SiOC。例如高分子(polymer)的有机材料可用做为第一层间介电层10。举例来说，可由含碳材料(carbon-containing material)、有机硅酸盐玻璃(organo-silicate glass)、含孔材料(porogen-containing material)及/或上述材料组合的一层或多层形成第一层间介电层10。第一层间介电层10中也可包括氮(Nitrogen)。第一层间介电层10可为一多孔层(porous layer)。在本公开一实施例中，第一层间介电层10的密度约低于3g/cm³。并且，在本公开其他实施例中，第一层间介电层10的密度可约低于2.5g/cm³。可利用例如等离子体增强型化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)，原子层化学气相沉积法(ALCVD)及/或旋转涂布制程形成上述第一层间介电层10。在等离子体增强型化学气相沉积法(PECVD)的一实施例中，可在温度范围约为25℃至400℃和压力小于100托尔(Torr)的制程条件下于一基板沉积上述薄膜。

在本公开一些实施例中，上述第一层间介电层可包括一层间绝缘薄膜和一导线间绝缘薄膜(inter-wire insulating film)使得上述金属导线会主要形成于上述层间绝缘薄膜(inter-metal insulating film)中。上述层间绝缘薄膜可包括SiOC薄膜，且上述导线间绝缘薄膜(inter-wire insulating film)可包括四乙基硅氧烷(tetraethylorthosilicate，TEOS)薄膜。

如图2所示，可通过使用包括微影和蚀刻制程的图案化制程于上述第一层间介电层10中形成第一凹陷15。本公开一些实施例中，一个或多个介层孔(接触孔)(图未显示)会连接至上述下层结构(underlying structure)的一个或多个元件，上述下层结构形成于上述第一凹陷15的底部上。

在本公开一些实施例中，一第一蚀刻停止层(etch-stop layer)12，形成于上述下层结构(underlying structure)5和上述第一层间介电层10之间。可通过控制上述凹陷蚀刻制程的一蚀刻时间或一蚀刻速率来控制上述第一凹陷15的深度。

如图3所示，于上述第一凹陷中形成一金属材料，以形成金属导线20、金属导线22、金属导线24和金属导线25。形成上述金属导线的制程可包括一镶嵌制程(damasceneprocess)。在上述镶嵌制程中，可于上述第一凹陷15和上述第一层间介电层10的上表面中形成金属材料的一层或多层。并且，可进行例如一化学机械研磨法(chemical mechanicalpolishing method)及/或一回蚀刻法(etch-back method)的一平坦化制程(planarization operation)，以移除形成于上述第一层间介电层10的上表面上的部分金属材料。

如图3所示，本公开实施例中的上述半导体装置可包括一电容敏感区(capacitance sensitive region)A1和一非电容敏感区(non-capacitance sensitiveregion)A2(也请参考图10)。在上述电容敏感区A1中，上述金属导线20、22、24之间以一间隙S1配置。并且，在上述非电容敏感区(non-capacitance sensitive region)A2中，上述金属导线24、25之间以一间隙S2配置，其中S2>S1。在图3中，为了本公开实施例的目的，上述金属导线24属于上述电容敏感区A1和上述非电容敏感区A2。在本公开其他实施例中，上述电容敏感区A1和上述非电容敏感区A2不会彼此相邻，且不会共用相同的金属导线。在上述非电容敏感区A2中的上述金属导线25可为一虚设金属导线，虚设金属并非为一功能电路(functioning circuit)的一部分。

在本公开一实施例中，上述间隙S1为在此层中的上述金属导线的间隙最小值Smin，且通过上述设计规则(design rule)定义上述金属导线的间隙最小值Smin。换句话说，在一个半导体装置内，上述相同导线层中不会以小于间隙最小值Smin的一间隙来配置两条金属导线。通常在一个半导体装置内会定义一个金属导线层的间隙最小值Smin的数值，且上述间隙最小值Smin的数值会不同于或在其他装置中的其他导线层的间隙最小值。

在本公开一些实施例中，上述间隙S1的范围可约为10nm至38nm。进一步来说，在上述电容敏感区A1中，上述金属导线的宽度(线宽)W1实质上相同于间隙S1，在本公开一些实施例中。在上述电容敏感区A1中，因为两条相邻金属导线之间的间隙非常小，应可通过形成一空气间隙(airgap)来降低上述金属导线之间的寄生电容(parasitic capacitance)。在本公开其他实施例中，上述电容敏感区A1是定义为一区域，上述区域中的金属导线以间隙S1配置，其中间隙S1与间隙最小值Smin的关系式为Smin≤S1<αSmin(1<α<3，举例来说，α可为1.2、1.5、1.75、2.0、2.5等)。

相较之下，在上述非电容敏感区A2中，上述相邻金属导线之间的S2是设置大于间隙S1。可依据例如上述金属导线的位置和功能来改变一个半导体装置内的间隙S2。在本公开一实施例中，间隙S2可仅大于间隙S1。在本公开一些实施例中，当间隙S1等于间隙最小值Smin(S1＝Smin)时，间隙S2会大于间隙最小值Smin。并且，当间隙S1和间隙最小值Smin的关系式为Smin≤S1<αSmin时，间隙S2会等于或大于αSmin。在本公开其他实施例中，间隙S1和间隙最小值Smin的关系式为Smin≤S1≤αSmin，且间隙S1小于间隙S2(S1<S2)。

可通过化学气相沉积法(CVD)、物理气相沉积法(PVD)及/或电镀法(electro-plating)来形成用于上述金属导线20，22，24、25的金属材料的一层或多层。

用于上述金属导线的金属材料可为Al、Cu、Co、Mn、W、Ti、Ta、TiN、TaN、TiW、WN、TiAl、TiAlN、TaC、TaCN或TiSiN的一层或多层。举例来说，上述金属导线可包括例如TiN及/或TaN形成的一阻障层(barrier layer)和例如铜(Cu)或铜基材料(Cu-based materials)形成的一体层(body layer)。可利用一镶嵌制程(damascene process)形成上述金属导线。

如图4所示形成上述金属导线20、22、24、25之后，于上述金属导线上方形成一第二蚀刻停止层(etch-stop layer)40。上述第二蚀刻停止层40可做为后续蚀刻上述第一层间介电层10的一蚀刻遮罩层。上述第二蚀刻停止层40包括包含硅(Si)以及氧(O)、氮(N)、碳(C)、硼(B)及/或氢(H)的一硅基绝缘材料(Si-based insulating material)的一层或多层，或包含铝(Al)以及氧(O)、氮(N)、碳(C)、硼(B)及/或氢(H)的一铝基绝缘材料(Al-basedinsulating material)的一层或多层。上述第二蚀刻停止层40例如包括SiN、SiCO、SiCN或SiCON。

在本公开一些实施例中，上述上述第二蚀刻停止层40的厚度范围约为1nm至40nm。并且，在本公开其他实施例中，上述第二蚀刻停止层40的厚度范围约为5nm至20nm。在本公开一些实施例中，上述第二蚀刻停止层40的密度小于3g/cm³。并且，在本公开其他实施例中，上述第二蚀刻停止层40的密度小于2.5g/cm³。

可利用例如等离子体增强型化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、原子层化学气相沉积法(ALCVD)及/或旋转涂布制程形成上述第二蚀刻停止层40。在等离子体增强型化学气相沉积法(PECVD)的一实施例中，可在温度范围约为25℃至400℃和压力小于100托尔(Torr)的制程条件下于一基板沉积上述第二蚀刻停止层40。

如第5A-7图所示，形成上述第二蚀刻停止层40之后，于上述第一层间介电层10中，且于(第一)金属导线20和(第二)金属导线22之间、上述(第二)金属导线22和(第三)金属导线24之间，以及上述(第三)金属导线24和(第四)金属导线25之间形成第二凹陷(槽)25A、25B、25C。

可通过使用包括微影和蚀刻制程的图案化制程于上述第一层间介电层10中形成第二凹陷25A-25C。如图5A所示，于上述第二蚀刻停止层40上形成例如一光阻遮罩(resistmask)或一硬遮罩(hard mask)的一遮罩层50，并且利用微影制程形成开口30和35。

在本公开一实施例中，在一平面图中，上述第一开口30重叠至少两条金属导线。在图5B中，在一平面图中，上述第一开口30重叠三条金属导线。在本公开一些实施例中，上述第一开口30重叠多于三条金属导线。如图5B所示，在一平面图中，上述第二开口35只有重叠一条金属导线。

在图5B中，上述金属导线以Y方向延伸。第一开口30沿Y方向的长度L1大于第二开口35沿Y方向的长度L2。

之后，通过使用干蚀刻及/或湿蚀刻制程，图案化上述第二蚀刻停止层40以形成开口45、47，如图6所示。接着蚀刻位于上述开口45、47下方的第一层间介电层10以形成第二凹陷25A、25B、25C，如图7所示。由于蚀刻制程主要蚀刻第一层间介电层10，所以基本上不会蚀刻用于导线层的金属材料，上述第二凹陷25A、25B是自对准(self-aligned)的形成于上述第二金属导线20、22、24旁边。上述第二凹陷的深度可与金属导线的底部具有相同水平(same level)，或者，上述第二凹陷的深度可深于金属导线的底部。在本公开一些实施例中，形成第二凹陷25A、25B的干蚀刻制程可使用含有氟(F)及/或氯(Cl)的气体。在本公开一些实施例中，进行干蚀刻制程之后，可接续进行一湿式清洁制程(wet cleaningoperation)和一烘烤制程(baking operation)。

如图7所示，可分别通过上述相邻两条金属导线20和22或相邻两条金属导线22和24定义第二凹陷25A或25B的上方开口部分。可通过上述相邻两条金属导线的其中一条(金属导线24或25)和第二蚀刻停止层40定义第二凹陷25C的上方开口部分。

如图8A所示，形成第二凹陷25A-25C之后，于图7的结构上方形成一第二层间介电层70。如图8A所示，分别于第二凹陷25A、25B、25C中形成空气间隙75A、75B、75C。如图8A所示，空气间隙75A、75B、75C是分别部分设置于第二凹陷25A、25B、25C中。

可使用具有低阶梯覆盖条件(a low step coverage condition)的非顺应性化学气相沉积法(non-conformal CVD method)以形成空气间隙。通过使用非顺应性化学气相沉积法(non-conformal CVD)，在第二凹陷被第二层间介电层的绝缘材料完全填满之前，会夹断(pinch-off)上述第二层间介电层的上部(第二层间介电层的上部会连接在一起)，因而于第二凹陷中形成空气间隙。

上述第二层间介电层70可包括氧化硅(silicon oxide)、氮氧化硅(SiON)、SiCN、SiOC、SiOCN或一低介电常数(low-k)材料的一层或多层。可使用例如磷(phosphorous)掺杂上述第二层间介电层70，以增强其空隙形成效应(void formation effects)。

在上述实施例中，上述第一层间介电层和金属导线仅形成于下层(核心)结构(underlying(core)structures)上方。然而，上述第一层间介电层和金属导线可形成于一层或多层上方层(upper layers)中。

图8B是显示图8A的平面图。图8B中仅显示上述金属导线、上述第二蚀刻停止层40和空气间隙75A-75C。于上述电容敏感区A1中形成的空气间隙75A具有沿Y方向的一长边(longer-side)长度L3和沿X方向的一短边(shorter-side)宽度W3。类似地，于非电容敏感区A2形成的空气间隙75C具有沿Y方向的一长边长度L4和沿X方向的一短边宽度W4。在一平面图中，上述长度L3、L4和宽度W3、W4分别为沿各别方向上的长度最大值和宽度最大值。在本公开一些实施例中，空气间隙75A的长边长度L3和短边宽度W3的比值R1大于空气间隙75C的长边长度L4和短边宽度W4的比值R2。在本公开一些实施例中，比值R1大于5，且比值R2为0.5至2。在本公开其他实施例中，比值R1大于10。比值R1可小于50或小于100。

图8C是显示电容敏感区A1和非电容敏感区A2不彼此相邻的一实施例。相较于图8A所示的实施例，图8C所示的实施例并不具有金属导线24和空气间隙75B。

如第8A和8B图所示，于非电容敏感区A2中形成一空气间隙75C。如上所述，上述电容敏感区A1在相邻金属导线之间需要有空气间隙以降低寄生电容(parasiticcapacitance)。相较之下，非电容敏感区A2不一定需要空气间隙。然而，于非电容敏感区A2中置放空气间隙是显示如下所述的效应。

图9是显示一半导体装置的一比较例。相较于图8A所示的实施例，图9所示的实施例中的电容敏感区A1包括空气间隙75A、75B，且同时非电容敏感区A2不包括空气间隙。在前述形成第二凹陷的期间，来自湿式清洁制程(wet cleaning operation)的湿气(moisture)会聚积于第二凹陷中，且这样的湿气会扩散至第一层间介电层10中。进一步来说，上述扩散的湿气会聚积于上述第二蚀刻停止层40下方，特别是会在非电容敏感区A2中，如图9所示。虽然会进行烘烤制程(baking operation)，但上述第二蚀刻停止层40会防止湿气从第一层间介电层10释放出来。聚积的湿气80会导致形成金属导线25的金属成分(metalcomponent)的金属腐蚀(metal erosion)85。

相较之下，如第8A-8C图所示，由于用于空气间隙75C的第二凹陷25C是形成于非电容敏感区A2中。在湿式清洁制程之后，上述湿气可在烘烤制程期间，通过用于空气间隙75C的第二凹陷25C从第一层间介电层10释放出来，其可抑制金属导线25的腐蚀。应注意的是，由于电容敏感区A1包括凹陷及/或空气间隙，所以不会产生图9中显示的问题。

在本公开一些实施例中，在非电容敏感区A2中，会形成开口47和第二凹陷25C，但不会形成空气间隙。举例来说，当开口47的尺寸大于一关键尺寸(critical size)(例如为1.75×Smin)时，第二层间介电层70会完全填满第二凹陷25C且没有空气间隙会形成。然而，在这种情况中，可得到前述的效应(释放湿气)。

图10是显示依据本公开一实施例的具有空气间隙的一半导体装置的示例性布局。

图10的布局设计包括电容敏感区A1、非电容敏感区)A2，一第一虚设区(firstdummy region)D1和一第二虚设区(second dummy region)D2。

如上所述，上述电容敏感区A1包括其间以间隙S1配置的金属导线图案200和第一类型空气间隙图案AG1，其相应于第8A-8C图的空气间隙75A和75B。上述非电容敏感区A2包括其间以间隙S2配置的金属导线图案和第二类型空气间隙图案AG2，其相应于第8A-8C图的空气间隙75C。上述第一虚设区D1包括虚设金属导线图案202，并且也可包括金属导线图案200。上述第二虚设区D2包括虚设金属导线图案202但没有金属导线图案。上述第二类型空气间隙图案AG2配置于第一虚设区D1和第二虚设区D2中。

类似于非电容敏感区A2，第一虚设区D1和第二虚设区D2中金属导线(金属导线和虚设金属导线)之间的寄生电容不会影响电路性能，且因此第一虚设区D1和第二虚设区D2中不需要空气间隙以降低上述寄生电容。然而，通过在第一虚设区D1和第二虚设区D2中放置空气间隙，也可得到前述效应(例如，防止金属腐蚀)。

如图10所示，电容敏感区A1中的金属导线图案和第一类型空气间隙图案AG1以Y方向延伸。第一类型空气间隙图案AG1是置放于金属导线图案之间。当然，在上述半导体装置中，会有以X方向延伸的其他金属导线图案和第一类型空气间隙图案。

在本公开一实施例中，上述第二类型空气间隙图案AG2为矩形(square shape)。如图10所示，上述第二类型空气间隙图案AG2可配置使其与至少一个金属导线图案或至少一个虚设金属图案略为重叠。在第二虚设区D2中，第二类型空气间隙图案AG2可配置使其与两条相邻虚设金属图案略为重叠。

在电容敏感区A1中，沿Y方向的第一空气间隙图案的长度L6大于长度L5的70％，其中长度L5为相邻两条金属导线图案沿X方向看去的一重叠长度。如图10所示，在重叠区域204中的第一空气间隙图案AG1为一条连续图案，且重叠区域204的长度定义为长度L5。在非电容敏感区A2中，沿Y方向的第二空气间隙图案AG2的长度L8小于长度L7的20％，其中长度L7为相邻两条金属导线图案沿X方向看去的一重叠长度。如图10所示，在本公开一些实施例中，两个或多个第二空气间隙图案AG2设置于重叠区域206中，重叠区域206的长度定义为长度L7。

应注意的是，如图11所示，在X方向上的第一空气间隙图案AG1可合并(merge)为一个空气间隙图案。进一步来说，如上所述，形成于半导体装置中的空气间隙具有实质上相同的维度关系(dimensional relationship)。也就是说，在电容敏感区A1中，沿长边方向的空气间隙(例如第一空气间隙图案AG1)的长度大于相邻两条金属导线图案沿X方向看去的重叠长度(沿长边方向)的70％。在非电容敏感区A2中，沿长边方向的空气间隙(例如第二空气间隙图案AG2)的长度小于相邻两条金属导线图案沿X方向看去的重叠长度(沿长边方向)的20％，且两个或多个空气间隙设置于重叠区域中。

图11是显示依据本公开一实施例的置放空气间隙图案的一示例性布局。图12显示依据本公开一实施例的置放空气间隙图案的一示例性制程流程图。是使用一电脑，利用一电脑辅助设计工具(computer-aided-design(CAD)tool)或一电子设计自动化工具(electronic design automation(EDA)tool)进行图12显示的制程流程。这种电脑包括例如硬盘(hard disk)的一非易失性存储器(non-transitory memory)来储存一CAD程序(CADprogram)，且上述电脑利用进行图12的制程来执行上述CAD程序。

在步骤S1010中，在配置金属导线图案、下方介层孔图案V1(将上述金属导线连接至下方的层结构)和上方介层孔图案V2(将上述金属导线连接至上方的层结构)之后，置放第一类型空气间隙图案(步骤S1010：产生第一空气间隙图案AG1)。为了寻找置放第一类型空气间隙图案的位置(意即，上述电容敏感区)，上述CAD电脑以上述搜寻间隙(searchspace)，例如间隙S1，来搜寻金属导线图案。之后，置放具有适当形状的第一类型空气间隙图案(例如第一空气间隙图案AG1)。

在步骤S1020中，上述CAD电脑检查局部空气间隙密度(local air gap density)(步骤S1020：检查局部空气间隙密度)。在此步骤中，CAD电脑从多个介层孔(上方介层孔或下方介层孔)定位一个介层孔，且确定与上述介层孔相距一距离R1内的一搜寻区域(searcharea)(例如图11的搜寻区域208)中是否包括任何第一空气间隙图案(例如图11的第一空气间隙图案AG1)。在本公开一些实施例中，上述距离R1是设定为0.5μm至2μm。在本公开一实施例中，上述距离R1是设定为1μm。

如果上述CAD电脑在搜寻区域中没有找到第一空气间隙图案(低密度)，CAD电脑会置放至少一条第二空气间隙图案(例如图11的第二空气间隙图案AG2)以部分重叠位于搜寻区域的导线图案上述搜寻区域(步骤S1030：增加第二空气间隙图案AG2)。在本公开一些实施例中，可置放至少两条第二空气间隙图案。之后，上述CAD电脑定位下一个介层孔，再确认第二空气间隙图案AG2分布，且进行步骤S1020和步骤S1030。检查所有的介层孔之后(密度平衡)，可进行额外调整步骤(步骤S1040：调整空气间隙图案制程)。之后，上述CAD电脑会以一二进位格式(binary format)输出一掩模设计信息(步骤S1050：输出掩模设计信息)。上述掩模设计信息包括做为上述第一空气间隙图案和上述第二空气间隙图案的信息。上述二进位格式(binary format)可为GDSII标准格式(GDSII standard format)。

相较于现有技术，说明书的不同实施例或范例是提供以下多个优点。举例来说，在本公开实施例中，通过于非电容敏感区(和虚设区)中置放空气间隙，可以从一湿式清洁制程释放在第一层间介电层中的水分污染(moisture contamination)，因而可以抑制金属导线腐蚀。因此，可以提高半导体装置的可靠度。

可以理解的是，说明书讨论的优点并非为所有的优点。对于所有的实施例或范例而言并非需要特殊优点，其他实施例或范例可提供不同的优点。

依据本公开的一个方面，本公开一些实施例提供一种半导体装置的制造方法，于一基板上方形成一第一层间介电层。于上述多个第一层间介电层中形成第一凹陷。于上述多个第一凹陷中形成金属导线。于上述多个金属导线和上述多个第一层间介电层上方形成一遮罩层。通过图案化上述遮罩层形成一第一开口和一第二开口。通过蚀刻上述多个第一层间介电层形成对应于上述第一开口的一第一槽和对应于上述第二开口的一第二槽。形成一第二层间介电层，以便于上述第一槽中形成一第一空气间隙，且于上述第二槽中形成一第二空气间隙。上述多个金属导线之间以一第一间隙或一第二间隙配置，上述第二间隙的长度大于上述第一间隙的长度。没有两条相邻的上述多个金属导线的一间隙配置为小于上述第一间隙。于一第一区域中形成的上述第一空气间隙是夹设于以上述第一间隙配置的两条相邻的上述多个金属导线之间。于一第二区域中形成的上述第二空气间隙是夹设于以上述第二间隙配置的两条相邻的上述多个金属导线之间。

在本公开的半导体装置的制造方法的一个实施方式中，其中在一平面图中，上述第一开口重迭至少两条的上述些金属导线，以及在上述平面图中，上述第二开口仅重迭上述些金属导线的一条。

在本公开的半导体装置的制造方法的一个实施方式中，其中上述第二区域的两条相邻的上述些金属导线的至少一条为一虚设金属导线。

在本公开的半导体装置的制造方法的一个实施方式中，其中在一平面图中，上述第一开口重迭至少上述些金属导线的至少两条，以及在上述平面图中，上述第二开口重迭上述虚设金属导线。

在本公开的半导体装置的制造方法的一个实施方式中，其中在上述平面图中，上述第一开口重迭多于两条的上述些金属导线。

在本公开的半导体装置的制造方法的一个实施方式中，其中在上述平面图中，上述第二开口重迭上述虚设金属导线和一相邻虚设金属导线。

在本公开的半导体装置的制造方法的一个实施方式中，其中上述些金属导线以一第一方向延伸，以及上述第一开口沿上述第一方向的一长度大于上述第二开口沿上述第一方向的一长度。

在本公开的半导体装置的制造方法的一个实施方式中，其中在一平面图中，上述第一空气间隙具有沿一第一方向的一长边长度和沿一第二方向的一短边宽度，上述第二方向垂直于上述第一方向，在一平面图中，上述第二空气间隙具有沿一第一方向的一第一边长度和沿一第二方向的一第二边长度，以及上述第一空气间隙的上述长边长度和上述短边宽度的一比值大于上述第二空气间隙的上述第一边长度和上述第二边长度的一比值。

在本公开的半导体装置的制造方法的一个实施方式中，其中上述第一空气间隙的上述长边长度和上述短边宽度的上述比值大于5，以及上述第二空气间隙的上述第一边长度和上述第二边长度的上述比值为0.5-2。

依据本公开的另一个方面，本公开一些实施例提供一种半导体装置，包括设置于一基板上方的一第一层间介电层，金属导线，设置于上述第一层间介电层和上述金属导线上方的一第二层间介电层，一第一空气间隙和一第二空气间隙。上述多个金属导线内嵌于上述第一层间介电层中，上述多个金属导线之间以一第一间隙或一第二间隙配置，上述第二间隙的长度大于上述第一间隙的长度。上述第一空气间隙，利用上述第二层间介电层形成，上述第一空气间隙形成于一第一区域中，且夹设于以上述第一间隙配置的相邻两条金属导线之间。上述第二空气间隙，利用上述第二层间介电层形成，上述第二空气间隙形成于一第二区域中，且夹设于以大于上述第一间隙的一间隙配置的两条相邻的上述多个金属导线之间。没有两条相邻的上述多个金属导线以小于上述第一间隙的一间隙配置。

在本公开的半导体装置的一个实施方式中，其中位于上述第二区域中的两条相邻的上述些金属导线的至少一条为一虚设金属导线。

在本公开的半导体装置的一个实施方式中，其中上述第一空气间隙的上述长边长度和上述短边宽度的上述比值大于5，以及上述第二空气间隙的上述第一边长度和上述第二边长度的上述比值为0.5-2。

依据本公开的又一个方面，本公开一些实施例提供一种使用电脑设计半导体装置布局的方法，包括于第一导线图案上方配置第一空气间隙图案。从多个介层孔定位一个介层孔，上述多个介层孔的每一个重叠上述多个第一导线图案的至少一条。在与上述一个介层孔相距的一搜寻距离内的一搜寻区域中在决定是否有包括任何第一空气间隙图案。如果在上述搜寻区域中没有包括任何第一空气间隙图案，配置至少一条第二空气间隙图案以部分重叠于位于上述搜寻区域中的上述多个第一导线图案的一条。以一二进位格式输出做为上述多个第一空气间隙图案和上述多个第二空气间隙图案的掩模设计信息。

前述内文概述了许多实施例的特征，使本技术领域技术人员可以从各个方面更佳地了解本公开。本技术领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims

1.一种半导体装置的制造方法，包括下列步骤：

于一基板上方形成一第一层间介电层；

于该些第一层间介电层中形成第一凹陷；

于该些第一凹陷中形成金属导线；

于该些金属导线和该些第一层间介电层上方形成一遮罩层；

通过图案化该遮罩层形成一第一开口和一第二开口；

通过蚀刻该些第一层间介电层形成对应于该第一开口的一第一槽和对应于该第二开口的一第二槽；以及

形成一第二层间介电层，以便于该第一槽中形成一第一空气间隙，且于该第二槽中形成一第二空气间隙，其中：

该些金属导线之间以一第一间隙或一第二间隙配置，该第二间隙的长度大于该第一间隙的长度，

没有两条相邻的该些金属导线的一间隙配置为小于该第一间隙，

于一第一区域中形成的该第一空气间隙是夹设于以该第一间隙配置的两条相邻的该些金属导线之间，以及

于一第二区域中形成的该第二空气间隙是夹设于以该第二间隙配置的两条相邻的该些金属导线之间。

2.一种半导体装置，包括：

一第一层间介电层，设置于一基板上方；

金属导线，内嵌于该第一层间介电层中，该些金属导线之间以一第一间隙或一第二间隙配置，该第二间隙的长度大于该第一间隙的长度；

一第二层间介电层，设置于该第一层间介电层和该些金属导线上方；

一第一空气间隙，利用该第二层间介电层形成，该第一空气间隙形成于一第一区域中，且夹设于以该第一间隙配置的相邻两条金属导线之间；以及

一第二空气间隙，利用该第二层间介电层形成，该第二空气间隙形成于一第二区域中，且夹设于以大于该第一间隙的一间隙配置的两条相邻的该些金属导线之间，

其中没有两条相邻的该些金属导线以小于该第一间隙的一间隙配置。

3.如权利要求2所述的半导体装置，还包括：

一第三空气间隙，利用该第二层间介电层形成，该第三空气间隙形成于一第三区域中，且夹设于以该第一间隙配置的两条相邻的该些金属导线之间，

其中位于该第二区域中的两条相邻的该些金属导线的其中之一条为位于该第三区域中的两条相邻的该些金属导线的其中之一条。

4.如权利要求2或3所述的半导体装置，其中：

该些金属导线以一第一方向延伸，以及

该第一空气间隙沿该第一方向的一长度大于该第二空气间隙沿该第一方向的一长度。

5.如权利要求2或3所述的半导体装置，其中：

在一平面图中，该第一空气间隙具有沿一第一方向的一长边长度和沿一第二方向的一短边宽度，该第二方向垂直于该第一方向，

在该平面图中，该第二空气间隙具有沿一第一方向的一第一边长度和沿一第二方向的一第二边长度，以及

该第一空气间隙的该长边长度和该短边宽度的一比值大于该第二空气间隙的该第一边长度和该第二边长度的一比值。

6.如权利要求2或3所述的半导体装置，还包括一第三绝缘层，部分设置于该些金属导线和该第二层间介电层之间。

7.如权利要求6所述的半导体装置，其中：

该第一空气间隙，至少部分设置于一第一凹陷中，该第一凹陷利用该第一层间介电层形成，

该第二空气间隙，至少部分设置于一第二凹陷中，该第二凹陷利用该第一层间介电层形成，

利用两条相邻的该些金属导线定义该第一凹陷的一上方开口部分，以及

利用两条相邻的该些金属导线的其中一条和该第三绝缘层定义该第二凹陷的一上方开口部分。

8.如权利要求6所述的半导体装置，其中：

该第二空气间隙，至少部分设置于一第二凹陷中，该第二凹陷利用该第一层间介电层形成，以及

利用该第三绝缘层定义该第二凹陷的一上方开口部分。

9.如权利要求6所述的半导体装置，还包括一介层孔，连接至该些金属导线的其中一条，

其中在一平面图中，至少两个该第二空气间隙设置于一区域中，且该区域位于与该介层孔相距的一距离内，且该第一空气间隙未设置于该区域中。

10.一种使用电脑设计半导体装置布局的方法，包括下列步骤：

于第一导线图案上方配置第一空气间隙图案；

从多个介层孔定位一个介层孔，该些介层孔的每一个重叠该些第一导线图案的至少一条；

在与该一个介层孔相距的一搜寻距离内的一搜寻区域中在决定是否有包括任何第一空气间隙图案；

如果在该搜寻区域中没有包括任何第一空气间隙图案，配置至少一条第二空气间隙图案以部分重叠于位于该搜寻区域中的该些第一导线图案的一条；以及

以一二进位格式输出做为该些第一空气间隙图案和该些第二空气间隙图案的掩模设计信息。