CN106898596A - 半导体结构及其制造方法 - Google Patents

Abstract

半导体结构包括：管芯，管芯包括设置在管芯上方的管芯焊盘；导电构件，设置在管芯焊盘上方并且与管芯焊盘电连接；模制件，围绕管芯和导电构件；以及再分布层(RDL)，设置在模制件、导电构件和管芯上方，并且包括介电层和互连结构，其中，互连结构包括接合部分和多个通孔部分，接合部分设置在介电层上方，并且多个通孔部分从接合部分突出穿过介电层到达导电构件，以及多个通孔部分中的每一个都与导电构件至少部分地接触。本发明还提供了制造半导体结构的方法。

Description

半导体结构及其制造方法

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体结构及其制造方法。

背景技术

使用半导体器件的电子设备对许多现代应用来说是至关重要的。随着电子技术的进步，半导体器件的尺寸正变得越来越小，同时半导体器件具有更多的功能和更大量的集成电路。由于半导体器件的小型化缩放，所以晶圆级封装(WLP，wafer level packaging)由于其较低的成本以及相对简单的制造操作而被广泛使用。在WLP操作期间，多个半导体组件装配在半导体器件上。此外，在这样小的半导体器件中实施多个制造操作。

然而，半导体器件的制造操作涉及关于这种小且薄的半导体器件的许多步骤和操作。小型化缩放的半导体器件的制造变得更加复杂。制造半导体器件的复杂程度的增加可以导致缺陷，诸如不良的电互连、裂缝的出现、组件的分层、组件的不正确放置或其他问题，这些缺陷会导致半导体器件的较高的产量损失。半导体器件被制造为不期望的配置，从而进一步地浪费材料并且由此增加了制造成本。这样，对于修改半导体器件的结构和改进制造操作存在许多挑战。

半导体器件装配有大量的集成部件，这些集成部件包括具有不同热性能的各种材料。由于涉及具有不同材料的许多不同部件，所以增加了半导体器件的制造操作的复杂性。因此，需要不断地改进半导体器件的制造并解决以上缺陷。

发明内容

根据本发明的一方面，提供了一种半导体结构，包括：管芯，包括设置在所述管芯上方的管芯焊盘；导电构件，设置在所述管芯焊盘上方并且与所述管芯焊盘电连接；模制件，围绕所述管芯和所述导电构件；以及再分布层(RDL)，设置在所述模制件、所述导电构件和所述管芯上方，并且包括介电层和第一互连结构，其中，所述第一互连结构包括接合部分和多个通孔部分，所述接合部分设置在所述介电层上方，所述多个通孔部分从所述接合部分突出穿过所述介电层到达所述导电构件，并且所述多个通孔部分中的每一个都与所述导电构件至少部分地接触。

根据本发明的另一方面，提供了一种半导体结构，包括：管芯，包括设置在所述管芯上方的多个管芯焊盘；多个导电构件，相应设置在所述多个管芯焊盘上方并且与所述多个管芯焊盘电连接；模制件，围绕所述管芯和所述多个导电构件；以及再分布层(RDL)，设置在所述模制件、所述多个导电构件和所述管芯上方，并且包括介电层和多个互连结构，其中，所述多个互连结构中的每一个都包括接合部分和多个通孔部分，所述接合部分在所述介电层上方延长，并且所述多个通孔部分从所述接合部分突出、穿过所述介电层、以及与所述多个导电构件中的对应的一个接触。

根据本发明的又一方面，提供了一种制造半导体结构的方法，包括：提供管芯，所述管芯包括设置在所述管芯上方的管芯焊盘；在所述管芯的管芯焊盘上方设置导电构件；形成围绕所述管芯和所述导电构件的模制件；在所述模制件、所述管芯和所述导电构件上方设置介电层；以及形成包括接合部分和多个通孔部分的互连结构，其中，所述接合部分设置在所述介电层上方，所述多个通孔部分设置在所述导电构件上方并且从所述接合部分突出穿过所述介电层到达所述导电构件，并且所述多个通孔部分中的每一个都与所述导电构件至少部分地接触。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1是根据本发明的一些实施例的半导体结构的示意性截面图。

图2A至图2R是根据本发明的一些实施例的图1的半导体结构的部分200的放大的顶视图，其中，第一互连结构的通孔部分具有各种形状、图案或尺寸。

图3是根据本发明的一些实施例的半导体结构的示意性截面图。

图4A至图4F是根据本发明的一些实施例的图3的半导体结构的部分400的放大的顶视图，其中，第一互连结构的通孔部分具有各种形状、图案或尺寸。

图5是根据本发明的一些实施例的半导体结构的示意性截面图。

图6A至图6B是根据本发明的一些实施例的图3的半导体结构的部分600的放大的顶视图，其中，第一互连结构的通孔部分具有各种形状、图案或尺寸。

图7是根据本发明的一些实施例的半导体结构的示意性截面图。

图8A至图8H是根据本发明的一些实施例的图7的半导体结构的部分800的放大的顶视图，其中，第一互连结构的通孔部分具有各种形状、图案或尺寸。

图9是根据本发明的一些实施例的制造半导体结构的方法的流程图。

图10A至图10H是根据本发明的一些实施例的通过图9的方法制造半导体结构的示意图。

具体实施方式

以下公开内容提供了许多不同的实施例或实例，以用于实现所提供主题的不同特征。下面将描述元件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

从半导体晶圆制造并且分割管芯。在分割之后，管芯被封装为半导体封装件并且与其他管芯或封装件集成。通过模制件来封装管芯，并且通过导线或其他导电结构来对管芯的I/O端子进行布线。若干隔离层设置在管芯和模制件上方，并且导线对隔离层内的I/O端子进行布线。半导体封装件的这种配置涉及具有不同热性能(如，不同的热膨胀系数(CTE)等)的不同种类的材料(如，管芯、模制件、隔离层、导电结构等)。在随后的诸如热处理、回流等的热工艺期间，材料之间容易出现内部应力。

CTE的这种失配将导致半导体封装件内出现裂缝。在随后的制造操作期间，裂缝甚至可以传播穿过半导体封装件。裂缝的传播将进一步弱化半导体封装件的配置和管芯与导线之间的电连接，并且最终导致半导体封装件的不良的可靠性或故障。

在本发明中，公开了改进的半导体结构。半导体结构包括设置在管芯上方并且与管芯电连接的导电构件以及设置在导电构件上方的再分布层(RDL)。RDL包括与导电构件电连接的互连结构。互连结构包括与导电构件接触的若干通孔部分。互连结构通过一个以上的通孔部分与导电构件电连接。这种配置可以增加互连结构与导电构件之间的接触表面面积，并且因此可以改善它们的电连接以及最小化或防止互连结构与导电构件的分层。

此外，在热工艺之后，导电构件(例如，设置在半导体结构的角部处等)将遭受内部应力，并且将导致互连结构与导电构件的分层。导电构件上的若干通孔部分的形成可以减少内部应力并且因此最小化或防止互连结构、导电构件和介电层之间的裂缝的出现。提高了半导体结构的可靠性或性能。

图1是根据本发明的各个实施例的半导体结构100的示意性截面图。在一些实施例中，半导体结构100包括管芯101、导电构件103、模制件104和再分布层(RDL)105。在一些实施例中，半导体结构100是半导体封装件。在一些实施例中，半导体结构100是集成多输出(InFO，integrated fan out)封装件，其中，管芯101的I/O端子为多输出的并且以更大面积再分布在管芯101的表面上方。

在一些实施例中，管芯101是包括诸如硅的半导体材料的部件，并且在光刻操作所制造的管芯101内制造有预定功能电路。在一些实施例中，通过机械或激光刀从半导体晶圆分割管芯101。在一些实施例中，管芯101包括适合于特定应用的各种电路。在一些实施例中，电路包括诸如晶体管、电容器、电阻器、二极管等的各种器件。在一些实施例中，管芯101包括各种已知类型的半导体器件中的任意一种，诸如存储器(诸如SRAMS、闪速存储器等)、微处理器、专用集成电路(ASIC)、数字信号处理器(DSP)等。在一些实施例中，管芯101为逻辑器件管芯、中央计算单元(CPU)管芯、收发器管芯等。

在一些实施例中，管芯101具有四边形、矩形或正方形截面。图1示出了包括一个管芯的半导体结构100；然而，应该理解，半导体结构100可以包括一个以上管芯。本发明不意欲限制半导体结构100中的管芯的数量。

在一些实施例中，管芯焊盘101a设置在管芯101的表面上方或设置在管芯101内。在一些实施例中，管芯焊盘101a设置在管芯101的有源侧上方。为了简化和清楚，图1仅示出了位于管芯101上方的两个管芯焊盘101a；然而，本领域普通技术人员将理解，管芯101上方可以存在一个或多个管芯焊盘101a。在一些实施例中，管芯101包括位于其上或其中的若干管芯焊盘101a。

在一些实施例中，管芯焊盘101a与接管芯101外部的电路电连接，以使管芯101内部的电路通过管芯焊盘101a与管芯101外部的电路电连接。在一些实施例中，管芯焊盘101a配置为与导电迹线或导电结构电耦合，从而使得管芯101内部的电路可以从管芯焊盘101a通过导电迹线与管芯101外部的电路电连接。在一些实施例中，管芯焊盘101a包括金、银、铜、镍、钨、铝、钯和/或它们的合金。

在一些实施例中，钝化件101b设置在管芯焊盘101a以及管芯101的表面上方。在一些实施例中，图案化钝化件101b，从而使得从钝化件101b暴露管芯焊盘101a的一部分，以允许与管芯101外部的电路电连接。在一些实施例中，钝化件101b部分覆盖管芯焊盘101a的顶面。钝化件101b配置为提供用于管芯101的电绝缘和防潮，以使管芯101与周围环境隔离开。

在一些实施例中，钝化件101b包括诸如氧化硅、碳化硅、氮氧化硅、氮化硅等的介电材料。在一些实施例中，钝化件101b包括诸如聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，钝化件101b为单层或彼此堆叠设置的多个介电材料的层。

在一些实施例中，第一介电层102设置在管芯101上方。在一些实施例中，图案化第一介电层102，从而使得从第一介电层102暴露管芯焊盘101a的一部分，以允许与管芯101外部的电路电连接。在一些实施例中，第一介电层102包括诸如氧化硅、碳化硅、氮氧化硅、氮化硅等的介电材料。在一些实施例中，第一介电层102包括诸如聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，第一介电层102包括与钝化件101b相同或不同的材料。在一些实施例中，整体形成第一介电层102和钝化件101b。

在一些实施例中，导电构件103设置在管芯焊盘101a上方并且被钝化件101b或第一介电层102围绕。为了简化和清楚，图1仅示出了分别设置在管芯焊盘101a上方的两个导电构件103，然而，本领域的普通技术人员应该理解，管芯101或管芯焊盘101a上方可以存在更多的导电构件103。在一些实施例中，导电构件103设置在管芯焊盘101a的暴露部分上方并且通过管芯焊盘101a与管芯101的电路电连接。在一些实施例中，导电构件103配置为与其他导电结构电连接。

在一些实施例中，导电构件103被钝化件101b或第一介电层102围绕。在一些实施例中，导电构件103延伸穿过钝化件101b或第一介电层102。在一些实施例中，导电构件103的一部分设置在第一介电层102上方。在一些实施例中，导电构件103是导电柱。在一些实施例中，导电构件103包括诸如铜、金、铝等的金属。在一些实施例中，导电构件103的截面为诸如圆形、四边形或多边形的各种形状。在一些实施例中，导电构件103的被第一介电层102围绕的截面为圆形。

在一些实施例中，模制件104围绕管芯101。在一些实施例中，模制件104围绕管芯焊盘101a、钝化件101b、第一介电层102和导电构件103。在一些实施例中，模制件104设置为邻近管芯101。在一些实施例中，模制件104的表面与第一介电层102的表面和导电构件103的表面基本处于同一平面。在一些实施例中，模制件104可以是单层膜或复合堆叠件。在一些实施例中，模制件104包括诸如模塑料、模制底部填充材料、环氧树脂、树脂等的各种材料。在一些实施例中，模制件104具有高热导性、低吸湿率和高挠曲强度。在一些实施例中，模制件104的厚度为约100μm至约500μm。

在一些实施例中，RDL 105设置在管芯101、导电构件103和模制件104上方。在一些实施例中，RDL 105从管芯焊盘101a的路径进行重新布线以在模制件104上方的再分布管芯101的I/O端子。在一些实施例中，RDL 105包括若干介电层(105a、105b或105c)以及被介电层(105a、105b或105c)围绕的若干互连结构(105-1或105-2)。在一些实施例中，RDL105为后钝化互连件(PPI)。

在一些实施例中，RDL 105包括第二介电层105a和被第二介电层105a部分地围绕的第一互连结构105-1。在一些实施例中，第二介电层105a设置在管芯101、导电构件103和模制件104上方。在一些实施例中，第二介电层105a包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，第二介电层105a包括与第一介电层102相同或不同的材料。

在一些实施例中，第二介电层105a包括设置在导电构件103上方并且延伸穿过第二介电层105a的凹槽105d，以暴露导电构件103的表面的一部分。为了简化和清楚，图1仅示出了五个凹槽105d，然而，本领域普通技术人员将理解，半导体结构100中可以存在一个以上凹槽105d。

在一些实施例中，第一互连结构105-1设置在第二介电层105a、模制件104、导电构件103和管芯101上方。在一些实施例中，第一互连结构105-1配置为通过管芯焊盘101a或导电构件103将管芯101的电路与管芯101外部的电路电连接。在一些实施例中，第一互连结构105-1包括诸如金、银、铜、镍、钨、铝、钯和/或它们的合金的导电材料。

在一些实施例中，第一互连结构105-1包括接合部分105-1a和若干通孔部分105-1b。在一些实施例中，接合部分105-1a设置在第二介电层105a上方。在一些实施例中，接合部分105-1a沿着第二介电层105a的表面延伸。在一些实施例中，接合部分105-1a配置为接收其他的导电结构。在一些实施例中，接合部分105-1a配置为与其他的导电结构电连接。

在一些实施例中，通孔部分105-1b从接合部分105-1a突出以穿过介电层105a到达导电构件103。在一些实施例中，通孔部分105-1b设置在对应的导电构件103上方。在一些实施例中，通孔部分105-1b设置在对应的导电构件103上并且与该对应的导电构件交界。例如，如图1所示，通孔部分105-1b对应地设置在导电构件103中的一个上，其中，特别地，三个通孔部分105-1b在半导体结构100的左侧设置在对应的导电构件103上，并且两个通孔部分105-1b在半导体结构100的右侧设置在另一对应的导电构件103上。在一些实施例中，若干通孔部分105-1b设置在一个导电构件103上。为了简化和清楚，图1仅示出了五个通孔部分105-1b；然而，本领域普通技术人员将理解，半导体构件103上方可以存在若干通孔部分105-1b。

在一些实施例中，设置在一个导电构件103上的通孔部分105-1b的数量约为2至20。由于一个以上通孔部分105-1b与导电构件103接触，所以可以最小化或防止通孔部分与导电构件103或第二介电层105a分层。

在一些实施例中，通孔部分105-1b中的每个都延伸穿过第二介电层105a。在一些实施例中，通孔部分105-1b中的每个都从接合部分105-1a垂直延伸。在一些实施例中，接合部分105-1a通过通孔部分105-1b与管芯焊盘101a或导电构件103电连接。在一些实施例中，通孔部分105-1b中的每个都与对应的导电构件103至少部分地接触。在一些实施例中，所有通孔部分105-1b都设置在对应的导电构件103的与通孔部分105-1b接触的表面内部。

在一些实施例中，一些通孔部分105-1b与对应的导电构件103的表面不接触并且设置在对应的导电构件103的与剩余的通孔部分105-1b接触的表面外部。在一些实施例中，通孔部分105-1b中的一个的一部分与对应的导电构件103不接触并且设置在对应的导电构件103的与通孔部分105-1b的接触的表面外部。

在一些实施例中，通孔部分105-1b中的每个的与导电构件103交界的截面都可以为诸如圆形、卵形、椭圆形、四边形或多边形的各种形状。在一些实施例中，通孔部分105-1b的与导电构件103接触的表面可以为诸如圆形、卵形、椭圆形、四边形或多边形的各种形状。

在一些实施例中，通孔部分105-1b的与对应的导电构件103接触的表面具有宽度W1，该宽度为通孔部分105-1b的表面的最长长度。在一些实施例中，宽度W1约为10μm。在一些实施例中，宽度W1小于20μm。在一些实施例中，宽度W1在约3μm至约15μm的范围内。在一些实施例中，导电构件103的与对应的通孔部分105-1b接触的表面具有宽度W2，该宽度为导电构件103的表面的最长长度。在一些实施例中，宽度W2约为90μm。在一些实施例中，宽度W2在约50μm至约150μm的范围内。

在一些实施例中，存在通孔部分105-1b的与对应的导电构件103接触的总表面面积和导电构件103的与对应的通孔部分105-1b接触的表面面积的比率。在一些实施例中，通孔部分的总表面面积为每一个通孔部分105-1b的与对应的导电构件103接触的面积之和。在一些实施例中，导电构件103的表面面积为其上设置有通孔部分105-1b的导电构件103的表面的面积。例如，如图1所示，半导体结构100的左侧存在三个通孔部分105-1b的总表面面积与导电构件103的表面面积的比率。在一些实施例中，比率基本大于1:40。在一些实施例中，比率在约1:60至约1:1.5的范围内。由于一个以上通孔部分105-1b与导电构件103接触，所以增加了介于通孔部分105-1b与对应的导电构件103之间的接触表面面积，并且因此，可以最小化或防止通孔部分105-1b与对应的导电构件103的分层。

在一些实施例中，RDL 105包括第三介电层105b和第二互连结构105-2，该第二互连结构设置在第三介电层105b上方或部分地设置在该第三介电层内。在一些实施例中，第三介电层105设置在第二介电层105a上方并且覆盖第一互连结构105-1的接合部分105-1a。在一些实施例中，第一互连结构105-1的接合部分105-1a的一部分从第三介电层105b中暴露出并且配置为接收另一导电结构。在一些实施例中，第三介电层105b包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，第三介电层105b包括与第一介电层102或第二介电层105a相同或不同的材料。

在一些实施例中，第二互连结构105-2与第一互连结构105-1电连接。在一些实施例中，第二互连结构105-2至少部分地位于第一互连结构105-1的通孔部分105-1b上面。在一些实施例中，第二互连结构105-2的一部分设置为沿着第三介电层105b，并且第二互连结构105-2的一部分朝向第一互连结构105-1的接合部分105-1a延伸穿过第三介电层105b。在一些实施例中，第二互连结构105-2包括诸如金、银、铜、镍、钨、铝、钯和/或它们的合金的导电材料。

在一些实施例中，RDL 105包括设置在第三介电层105b上方的第四介电层105c。在一些实施例中，第四介电层105c覆盖第二互连结构105-2。在一些实施例中，第二互连结构105-2的一部分从第四介电层105c中暴露出并且配置为接收另一导电结构。在一些实施例中，第四介电层105c包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，第四介电层105c包括与第一介电层102、第二介电层105a或第三介电层105b相同或不同的材料。

在一些实施例中，导电焊盘106设置在RDL 105上方并且配置为接收导电凸块107。在一些实施例中，导电焊盘106设置在第二互连结构105-2的从第四介电层105b中暴露的部分上方。在一些实施例中，导电焊盘106的一部分设置在第四介电层105c上方，并且导电焊盘106的一部分朝向第二互连结构105-2延伸穿过第四介电层105c。在一些实施例中，导电焊盘106为包括可焊接表面的凸块下金属(UBM)焊盘。在一些实施例中，导电焊盘106包括金、银、铜、镍、钨、铝、钯和/或它们的合金。

在一些实施例中，导电凸块107设置在导电焊盘106上方并且与该导电焊盘电连接。在一些实施例中，导电凸块107包括诸如焊料、铜、镍、金或其他导电材料的导电材料。在一些实施例中，导电凸块107为焊球、球栅阵列(BGA)球、可控塌陷芯片连接(C4)凸块、微凸块、柱等。

图2A至图2J示出了图1中的半导体结构100的一部分200的示意性放大的顶视图。图2A至图2J示出了第一互连结构105-1的通孔部分105-1b的截面和与部分200中的通孔部分105-1b交界的对应的导电构件103的截面。在一些实施例中，设置在对应的导电构件103上的通孔部分105-1b布置为预定图案。例如，通孔部分105-1b可以布置为如图2A至图2J中的任一个所示的各种图案。

在一些实施例中，如图2A或图2B所示，通孔部分105-1b设置在对应的导电构件103上并且直线对准。在一些实施例中，如图2C至图2E中的任一个所示，通孔部分105-1b在对应的导电构件103上布置为规则阵列。在一些实施例中，如图2F至图2I中的任一个所示，通孔部分105-1b在对应的导电构件103上布置为特定图案。在一些实施例中，如图2J所示，通孔部分105-1b随机布置在对应的导电构件103上。

图2K至图2R示出了图1中的半导体结构100的一部分200的示意性放大的顶视图。图2K至图2R示出了第一互连结构105-1的通孔部分105-1b的截面和与部分200中的通孔部分105-1b交界的对应的导电构件103的截面。在一些实施例中，通孔部分105-1b设置在对应的导电构件103的与通孔部分105-1b接触的截面内部。在一些实施例中，设置在对应的导电构件103上的通孔部分105-1b的截面为如图2K至图2R中的任一个所示的各种形状或尺寸。在一些实施例中，通孔部分105-1b的截面为彼此相同的形状或不同的形状。在一些实施例中，例如，如图2R所示，通孔部分105-1b的截面为彼此相同的尺寸或不同的尺寸。

在一些实施例中，如图2K和图2L所示，通孔部分105-1b的截面为彼此不同的形状。在一些实施例中，通孔部分105-1b的截面中的一些为圆形，而通孔部分105-1b的截面中的一些为卵形或椭圆形。在一些实施例中，通孔部分105-1b的截面包括不同形状的各种组合。

在一些实施例中，每一个通孔部分105-1b的截面都为卵形或椭圆形，而对应的导电构件103的截面为圆形。在图2M至图2Q所示的一些实施例中，每一个通孔部分105-1b都包括沿着其最长长度并且穿过其中心105-1d的轴105-1c。在一些实施例中，通孔部分105-1b的所有轴105-1c都彼此平行。在一些实施例中，每一个通孔部分105-1b都定位为预定方向。在一些实施例中，如图2K至图2Q所示，每一个轴105-1c都设置为指向预定方向。在一些实施例中，轴105-1c相对于水平线或垂直线偏离或倾斜一角度。在一些实施例中，通孔部分105-1b的截面为如图2M至图2Q中的任一个所示的特定图案。在一些实施例中，通孔部分105-1b随机布置。

图3是根据本发明的各个实施例的半导体结构300的示意性截面图。在一些实施例中，半导体结构300包括管芯101、管芯焊盘101a、导电构件103、模制件104和再分布层(RDL)105，它们具有与以上所述的和图1所示的类似的配置。

在一些实施例中，半导体结构300包括具有与以上所述或图1所示的类似的配置的若干通孔部分105-1b。在一些实施例中，通孔部分中的每个都与导电构件103至少部分地接触。在一些实施例中，通孔部分105-1b中的一个的一部分与导电构件103不接触。在一些实施例中，通孔部分105-1b中的一个与导电构件103不接触，而通孔部分105-1b中的另一个与导电构件103至少部分地接触。

图4A至图4F示出了图3中的半导体结构300的一部分400的示意性放大的顶视图。图4A至图4F示出了图3的部分400中的第一互连结构105-1的通孔部分105-1b和对应的导电构件103的截面。在一些实施例中，如图4A至图4F中的任意一个所示，通孔部分105-1b中的一个的一部分与对应的导电构件103不接触。在一些实施例中，通孔部分105-1b中的一些与对应的导电构件103不接触。在一些实施例中，通孔部分105-1b中的一个的一部分或通孔部分105-1b中的一些设置在第一介电层102上。在一些实施例中，通孔部分105-1b中的一个的一部分或通孔部分105-1b中的一些设置在与剩余的通孔部分105-1b接触的导电构件103的截面的外部。

由于第一互连结构105-1配置为具有设置在导电构件103上的若干通孔部分105-1b，所以尽管通孔部分105-1b中的一个的一部分或通孔部分105-1b中的一些与导电构件103不接触，但是第一互连结构105-1仍可以与导电构件103电连接。这样，包括若干通孔部分105-1b的第一互连结构105-1可以避免第一互连结构105-1与导电构件103之间的虚焊(cold joint)。改善了第一互连结构105-1与导电构件103之间的电连接。

图5是根据本发明的各个实施例的半导体结构500的示意性截面图。在一些实施例中，半导体结构500包括管芯101、若干管芯焊盘101a、若干导电构件103、模制件104和再分布层(RDL)105，它们具有与上述和图1或图3所示的类似的配置。图6A至图6B示出了图5中的半导体结构500的一部分600的示意性放大的顶视图。图6A至图6B示出了第一互连结构105-1的通孔部分105-1b的截面和与图5的部分600中的通孔部分105-1b接触的对应的导电构件103的截面。在一些实施例中，导电构件103在管芯101上方布置为规则阵列。

在一些实施例中，如图6A和图6B所示，至少一个通孔部分105-1b设置在一个导电构件103上。在一些实施例中，若干通孔部分105-1b设置在一个导电构件103上。在一些实施例中，若干通孔部分105-1b设置在一个导电构件103上，该导电构件位于半导体结构500的角部处。设置在位于半导体结构500的角部处的导电构件103上的通孔部分105-1b可以减少半导体结构500的内部应力。在一些实施例中，在位于半导体结构500的角部处的导电构件103上的通孔部分105-1b可以为预定图案。在一些实施例中，例如如图2A至图2R和图4A至图4F中的任意一个所示的，设置在位于半导体结构500的角部处的导电构件103上的通孔部分105-1b可以布置为各种图案。

图7是根据本发明的各个实施例的半导体结构700的示意性截面图。在一些实施例中，半导体结构700包括管芯101、若干管芯焊盘101a、若干导电构件103、模制件104和再分布层(RDL)105，它们具有与上述的和图1、图3和图5所示的类似的配置。图8A至图8E示出了图7中的半导体结构700的一部分800的示意性放大的顶视图。图8A至图8E示出了图7的部分800中的第一互连结构105-1的通孔部分105-1b和对应的导电构件103的截面。

在如图8A至图8B中所示的一些实施例中，若干通孔部分105-1b设置在一个导电构件103上，该导电构件邻近半导体结构700的边缘。设置在邻近半导体结构700的边缘的导电构件103上的通孔部分105-1b可以减少半导体结构700的内部应力。在一些实施例中，在邻近半导体结构700的边缘的导电构件103上的通孔部分105-1b可以为预定图案。在一些实施例中，例如如图2A至图2R和图4A至图4F中的任意一个所示的，设置在邻近边缘的导电构件103上的通孔部分105-1b可以布置为各种图案。

在如图8C至图8E所示的一些实施例中，若干通孔部分105-1b对应地设置在所有导电构件103上。设置在所有导电构件103上的通孔部分105-1b可以减少半导体结构700的内部应力。在一些实施例中，对应的导电构件103上的通孔部分105-1b可以为预定图案。在一些实施例中，例如如图2A至图2R和图4A至图4F中的任意一个所示的，设置在导电构件103上的通孔部分105-1b可以布置为各种图案。

在一些实施例中，对应的导电构件103上的通孔部分105-1b为各种形状或尺寸。在如图8F至图8G所示的一些实施例中，通孔部分105-1b中的一些为卵形或椭圆形。在如图8H所示的一些实施例中，所有通孔部分105-1b都为卵形或椭圆形。卵形或椭圆形的通孔部分105-1b可以减少半导体结构800的内部应力。在如图8F中所示的一些实施例中，设置在位于半导体结构800的角部处的导电构件103上的通孔部分105-1b为卵形或椭圆形。在如图8G中所示的一些实施例中，设置在邻近半导体结构800的边缘的导电构件103上的通孔部分105-1b为卵形或椭圆形。在如图8H所示的一些实施例中，所有通孔部分105-1b都为卵形或椭圆形。

在一些实施例中，为卵形或椭圆形的每一个通孔部分105-1b都包括沿着其最长的长度并且指向预定方向的轴105-1c。在图8F至图8H中所示的一些实施例中，所有轴105-1c都指向半导体结构800的中心或中心部分。这种配置可以减少半导体结构800的内部应力。在图8F中所示的一些实施例中，定位通孔部分105-1b，从而使得设置在位于半导体结构800的角部处的导电构件103上的通孔部分105-1b的轴105-1c指向半导体结构800的中心。在图8G中所示的一些实施例中，设置在边缘处的导电构件103上的通孔部分105-1b的轴105-1c指向半导体结构800的中心。在一些实施例中，如图8H所示，所有通孔部分105-1b的轴105-1c都指向半导体结构800的中心。

在本发明中，还公开了制造半导体结构(100、300、500或700)的方法。在一些实施例中，通过方法1000来形成半导体结构(100、300、500或700)。方法1000包括多步操作，并且不能将描述和说明视为操作顺序的限制。图9是制造半导体结构(100、300、500或700)的方法1000的实施例。方法1000包括多个操作(1001、1002、1003、1004和1005)。

在操作1001中，如图10A所示，接收或提供管芯101。在一些实施例中，管芯101设置在衬底901上方。在一些实施例中，管芯101包括设置在管芯101上方或内的管芯焊盘101a。在一些实施例中，管芯焊盘101a被钝化件101b部分地覆盖。在一些实施例中，管芯101、管芯焊盘101a和钝化件101b具有的配置与上述的或图1、图3、图5和图7中的任何一个中所示的配置类似。在一些实施例中，钝化件101b通过诸如旋涂等的任何合适的操作设置在管芯101上方。在一些实施例中，通过诸如光刻和蚀刻操作的任何合适的操作来图案化钝化件101b，以去除钝化件101b的一些部分并且暴露管芯焊盘101a的一部分。

在一些实施例中，衬底901为载体衬底以用于暂时支撑管芯101和随后设置在其上的其他组件。在一些实施例中，衬底901是晶圆。在一些实施例中，衬底901包括硅、玻璃、陶瓷等。在一些实施例中，通过诸如胶水、胶带等的粘合剂使管芯101暂时附接至衬底901。

在操作1002中，如图10B所示，在管芯101的管芯焊盘101a上方设置导电构件103。在一些实施例中，导电构件103形成在管芯焊盘101a上方并且被第一介电层102围绕。在一些实施例中，第一介电层102设置在钝化件101b上方，并且通过诸如光刻和蚀刻操作的任何合适的操作进行图案化，以去除第一介电层102的一些部分并且暴露管芯焊盘101a的一部分。在一些实施例中，导电材料设置在管芯焊盘101a的暴露部分上方并且设置在第一介电层102内，以形成导电构件103。在一些实施例中，通过诸如电镀、溅射等的任何合适的操作形成导电构件103。在一些实施例中，导电构件103具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在操作1003中，如图10C和图10D所示，形成模制件104。在一些实施例中，模制件104设置在衬底901上方并且围绕管芯101、第一介电层102和导电构件103。在一些实施例中，通过将模制材料设置在衬底901、第一介电层102和导电构件103上方来形成模制件104。然后，研磨模制材料以减薄模制材料直到暴露导电构件103。在一些实施例中，模制件104具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。在一些实施例中，如图10D所示，在形成模制件104之后，分离并且去除衬底901。

在操作1004中，如图10E所示，第二介电层105a设置在模制件104、第一介电层102和导电构件103上方。在一些实施例中，第二介电层105a的设置是在管芯101和模制件104上方形成再分布层(RDL)的操作的一部分。在一些实施例中，通过诸如旋涂、化学汽相沉积(CVD)等的任何合适的操作来设置第二介电层105a。在一些实施例中，通过诸如光刻和蚀刻操作的任何合适的操作来图案化第二介电层105a，以去第二介电层105a的一些部分并且暴露导电构件103的一部分。在一些实施例中，图案化第二介电层105a以在导电构件103上方形成若干凹槽105d。在一些实施例中，凹槽105d朝向导电构件103延伸穿过第二介电层105a。在一些实施例中，第二介电层105a具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在操作1005中，如图10F所示，形成第一互连结构105-1。在一些实施例中，通过将导电材料设置在第二介电层105a上方和凹槽105d内来形成第一互连结构105-1。在一些实施例中，通过电镀或其他合适的操作来设置第一互连结构105-1。在一些实施例中，第一互连结构105-1的形成是形成RDL的操作的一部分。在一些实施例中，第一互连结构105-1具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，第一互连结构105-1包括接合部分105-1a和若干通孔部分105-1b。在一些实施例中，接合部分105-1a设置为沿着第二介电层105a，并且通孔部分105-1b设置在凹槽105d内。在一些实施例中，通孔部分105-1b与接合部分105-1a电连接并且从该接合部分突出。在一些实施例中，第一互连结构105-1通过通孔部分105-1b与导电构件103电连接。在一些实施例中，通孔部分105-1b中的每个都与导电构件103至少部分地接触。

在一些实施例中，如以上所述的和图2A至图2R、图4A至图4F、图6A、图6B和图8A至图8H中的任一个所示，通孔部分105-1b形成为预定图案。在一些实施例中，如以上所述的和图2A至图2R、图4A至图4F、图6A、图6B和图8A至图8H所示的，与导电构件103接触的通孔部分105-1b的截面为预定形状。在一些实施例中，通孔部分105-1b的截面为圆形、卵形或椭圆形。

在一些实施例中，如图10G所示，第三介电层105b设置在第一互连结构105-1和第二介电层105a上方。在一些实施例中，第三介电层105b的设置是形成RDL的操作的一部分。在一些实施例中，通过诸如旋涂、化学汽相沉积(CVD)等的任何合适的操作来设置第三介电层105b。在一些实施例中，通过诸如光刻和蚀刻操作的任何合适的操作来图案化第三介电层105b，以去第二介电层105b的一些部分并且暴露第一互连结构105-1的一部分。在一些实施例中，第三介电层105b具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，如图10G所示，第二互连结构105-2设置在第三介电层105b上方和该第三介电层内。在一些实施例中，第二互连结构105-2通过接合部分105-1a与第一互连结构105-1电连接。在一些实施例中，通孔部分105-1b被第二互连结构105-2的至少一部分覆盖。在一些实施例中，通过电镀或其他合适的操作来设置第二互连结构105-2。在一些实施例中，第二互连结构105-2的形成是形成RDL的操作的一部分。在一些实施例中，第二互连结构105-2具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，如图10G所示，第四介电层105c设置在第二互连结构105-2和第三介电层105b上方。在一些实施例中，第四介电层105c的设置是形成RDL的操作的一部分。在一些实施例中，通过诸如旋涂、化学汽相沉积(CVD)等的任何合适的操作来设置第四介电层105c。在一些实施例中，通过诸如光刻和蚀刻操作的任何合适的操作来图案化第四介电层105c，以去第四介电层105c的一些部分并且暴露第二互连结构105-2的一部分。在一些实施例中，第四介电层105c具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，如图10H所示，导电焊盘106设置在第二互连结构105-2上方。在一些实施例中，导电焊盘106与第二互连结构105-2电连接。在一些实施例中，通过诸如溅射、电镀等任何合适的操作形成导电焊盘106。在一些实施例中，导电焊盘106为配置为接收导电结构的UBM焊盘。在一些实施例中，导电焊盘106具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，如图10H所示，导电凸块107设置在导电焊盘106上方。在一些实施例中，导电凸块107通过球落、焊料涂覆、丝网印刷或其他合适的操作设置在导电焊盘106上方。在一些实施例中，在设置在导电焊盘106上方之后，导电凸块107经受热操作或回流操作。在一些实施例中，导电凸块107具有与上述的或图1、图3、图5和图7中的任何一个中所示的类似的配置。

在一些实施例中，在设置导电凸块107之后，分离并且去除衬底901。在一些实施例中，形成半导体结构100。半导体结构100具有与以上描述的或图1、图3、图5和图7中的任意一个所示的半导体结构(100、300、500或700)类似的配置。在一些实施例中，导电凸块107与另一衬底接合，以将管芯101与另一衬底电连接。

在本发明中，公开了改进的半导体结构。半导体结构包括与设置在管芯上方的导电构件电连接的互连结构。互连结构包括与导电构件接触的若干通孔部分。互连结构的这种配置可以增加互连结构与导电构件之间的接触表面面积，并且因此可以改善它们的电连接以及最小化或防止互连结构与导电构件的分层。

在一些实施例中，半导体结构包括：管芯，管芯包括设置在管芯上方的管芯焊盘；导电构件，设置在管芯焊盘上方并且与管芯焊盘电连接；模制件，围绕管芯和导电构件；以及再分布层(RDL)，设置在模制件、导电构件和管芯上方，RDL包括介电层和互连结构。互连结构包括接合部分和多个通孔部分，接合部分设置在介电层上方，多个通孔部分从接合部分突出穿过介电层至导电构件，并且多个通孔部分中的每一个都与导电构件至少部分地接触。

在实施例中，所述多个通孔部分随机布置在所述导电构件上方、或者在所述导电构件上方布置为预定图案或规则阵列。

在实施例中，所述多个通孔部分中的一个的与所述导电构件接触的表面具有与所述多个通孔部分中的另一个的与所述导电构件接触的表面不同的形状。

在实施例中，所述多个通孔部分中的一个的与所述导电构件接触的表面为卵形或椭圆形，并且所述多个通孔部分中的另一个的与所述导电构件接触的表面为圆形。

在实施例中，所述多个通孔部分中的一个的与所述导电构件接触的表面包括沿着所述表面的轴，并且所述轴指向所述半导体结构的中心或中心部分。

在实施例中，所述多个通孔部分中的一个与所述导电构件部分地接触。

在实施例中，所述多个通孔部分中的一个与所述导电构件不接触，并且所述多个通孔部分中的另一个与所述导电构件至少部分地接触。

在实施例中，所述再分布层还包括第二互连结构，所述第二互连结构与所述第一互连结构电连接并且至少部分地覆盖所述第一互连结构的多个通孔部分。

在实施例中，所述多个通孔部分的与所述导电构件接触的总表面面积和所述导电构件的与所述多个通孔部分接触的表面面积的比率大于1:40。

在实施例中，所述多个通孔部分中的一个的与所述导电构件接触的表面具有为10μm的宽度，并且所述导电构件的与所述多个通孔部分接触的表面具有为90μm的宽度。

在实施例中，所述多个通孔部分的数量为从2至20。

在实施例中，所述导电构件和所述互连结构包括铜。

在实施例中，半导体结构还包括：导电焊盘，设置在所述再分布层上方并且配置为接收导电凸块。

在一些实施例中，多个通孔部分随机布置在导电构件上方、或者在导电构件上方布置为预定图案或规则阵列。在一些实施例中，多个通孔部分中的一个的与导电构件接触的表面具有与多个通孔部分中的另一个的与导电构件接触的表面基本不同的形状。在一些实施例中，多个通孔部分中的一个的与导电构件接触的表面为卵形或椭圆形，并且多个通孔部分中的另一个的与导电构件接触的表面为圆形。在一些实施例中，多个通孔部分中的一个的与导电构件接触的表面包括沿着表面的轴，并且该轴指向半导体结构的中心或中心部分。在一些实施例中，多个通孔部分中的一个与导电构件部分地接触。在一些实施例中，多个通孔部分中的一个与导电构件不接触，并且多个通孔部分中的另一个与导电构件至少部分地接触。在一些实施例中，RDL还包括第二互连结构，该第二互连结构与互连结构电连接并且至少部分地覆盖互连结构的多个通孔部分。在一些实施例中，多个通孔部分的与导电构件接触的总表面面积和导电构件的与多个通孔部分接触的表面面积的比率基本大于约1:40。在一些实施例中，多个通孔部分中的一个的与导电构件接触的表面具有约为10μm的宽度，并且导电构件的与多个通孔部分接触的表面具有约为90μm的宽度。在一些实施例中，多个通孔部分的数量为从约2至约20。在一些实施例中，导电构件和互连结构包括铜。在一些实施例中，半导体结构还包括设置在RDL上方并且配置为接收导电凸块的导电焊盘。

在一些实施例中，半导体结构包括：管芯，管芯包括设置在管芯上方的多个管芯焊盘；多个导电构件，相应地设置在多个管芯焊盘上方并且与多个管芯焊盘电连接；模制件，围绕管芯和多个导电构件；以及再分布层(RDL)，设置在模制件、多个导电构件和管芯上方，并且包括介电层和多个互连结构，其中，多个互连结构中的每一个都包括接合部分和多个通孔部分，接合部分在介电层上方延长，并且多个通孔部分从接合部分突出、穿过介电层、以及与多个导电构件中的对应的一个接触。

在实施例中，与所述多个导电构件中的一个接触的多个通孔部分布置为预定图案，所述预定图案与接触所述多个导电构件中的另一个的多个通孔部分相同或不同。

在实施例中，所述多个导电构件布置为规则阵列。

在实施例中，所述多个通孔部分设置在所述多个导电构件中的对应的一个的表面内。在一些实施例中，与多个导电构件中的一个接触的多个通孔部分布置为预定图案，该预定图案与接触多个导电构件中的另一个的多个通孔部分相同或不同。在一些实施例中，多个导电构件布置为规则阵列。在一些实施例中，多个通孔部分设置在多个导电构件中的对应的一个的表面内。在一些实施例中，制造半导体结构的方法包括：提供管芯，管芯包括设置在管芯上方的管芯焊盘；将导电构件设置在管芯的管芯焊盘上方；形成围绕管芯和导电构件的模制件；将介电层设置在模制件、管芯和导电构件上方；以及形成包括接合部分和多个通孔部分的互连结构。接合部分设置在介电层上方，多个通孔部分设置在导电构件上方并且从接合部分突出穿过介电层到达导电构件，并且多个通孔部分中的每一个都与导电构件至少部分地接触。

在实施例中，形成所述互连结构包括：将导电材料设置在多个凹槽中以形成所述多个通孔部分，其中，所述凹槽朝向所述导电构件延伸穿过所述介电层。

在实施例中，所述介电层的设置包括：通过去除所述介电层的位于所述导电构件上方的一些部分来图案化所述介电层，以形成朝向所述导电构件延伸穿过所述介电层的多个凹槽。在一些实施例中，形成互连结构包括：将导电材料设置在多个凹槽中以形成多个通孔部分，其中，凹槽朝向导电构件延伸穿过介电层。在一些实施例中，介电层的设置包括：通过去除介电层的位于导电构件上方的一些部分来图案化介电层，以形成朝向导电构件延伸穿过介电层的多个凹槽。

上面概述了若干实施例的特征，使得本领域技术人员能够更好地理解本发明的各个实施例。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (1)

1.一种半导体结构，包括：

管芯，包括设置在所述管芯上方的管芯焊盘；

导电构件，设置在所述管芯焊盘上方并且与所述管芯焊盘电连接；

模制件，围绕所述管芯和所述导电构件；以及

再分布层(RDL)，设置在所述模制件、所述导电构件和所述管芯上方，并且包括介电层和第一互连结构，

其中，所述第一互连结构包括接合部分和多个通孔部分，所述接合部分设置在所述介电层上方，所述多个通孔部分从所述接合部分突出穿过所述介电层到达所述导电构件，并且所述多个通孔部分中的每一个都与所述导电构件至少部分地接触。