CN106876350A - 功率模块及其制造方法 - Google Patents
功率模块及其制造方法 Download PDFInfo
- Publication number
- CN106876350A CN106876350A CN201510992282.2A CN201510992282A CN106876350A CN 106876350 A CN106876350 A CN 106876350A CN 201510992282 A CN201510992282 A CN 201510992282A CN 106876350 A CN106876350 A CN 106876350A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- interconnection layer
- power module
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W40/259—
-
- H10W74/01—
-
- H10W74/114—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开一种功率模块及其制造方法,此功率模块包括承载基板、内连线层、第一芯片、第二芯片、陶瓷接合板、顶部内连线层以及导线架。内连线层位于承载基板上。第一芯片以及第二芯片位于内连线层上,其中第一芯片、第二芯片与内连线层电连接。陶瓷接合板位于内连线层上且设置于第一芯片与第二芯片之间以使第一芯片与第二芯片隔离开来。顶部内连线层位于陶瓷接合板上且覆盖第一芯片与第二芯片。顶部内连线层与第一芯片以及第二芯片电连接。导线架位于顶部内连线层上且与顶部内连线层电连接。
Description
技术领域
本发明涉及一种功率模块及其制造方法,且特别是涉及一种体积小、散热性佳的功率模块及其制造方法。
背景技术
近年来,集成电路(Integrated Circuit,IC)的制作工艺技术发展迅速,使得电子元件的功能大幅提升。伴随着电子元件的处理速度和效能的提升,电子元件运作时的发热量也随之上升。若不能有效将废热排除,电子元件便有可能失效或无法达到最佳的效能。传统的小型功率模块例如整合式智能型功率模块(Intelligent Power Module,IPM)的架构是以打线与导线架结合模封形式制作,并且是通过直接覆铜(Direct Bond Copper,DBC)基板上的裸铜结构进行散热。然而,传统的功率模块仍存在有体积过大以及元件散热性不佳等缺点。因此,如何改善现有功率模块的设计使其薄化并提升其散热能力为目前所欲研究的主题。
发明内容
本发明的目的在于提供一种功率模块及其制造方法,可用以使功率模块更为细薄化,并同时具有良好的散热能力。
为达上述目的,本发明所提出的功率模块包括承载基板、内连线层、第一芯片、第二芯片、陶瓷接合板、顶部内连线层以及导线架。内连线层位于承载基板上。第一芯片以及第二芯片位于内连线层上,其中第一芯片、第二芯片与内连线层电连接。陶瓷接合板(ceramic bonding substrate)位于内连线层上且设置于第一芯片与第二芯片之间以使第一芯片与第二芯片隔离开来。顶部内连线层位于陶瓷接合板上且覆盖第一芯片与第二芯片。顶部内连线层与第一芯片以及第二芯片电连接。导线架位于顶部内连线层上且与顶部内连线层电连接。模封材料层位于导线架上。
本发明所提出的功率模块的制造方法包括在承载基板上形成内连线层。在内连线层上设置第一芯片以及第二芯片,其中第一芯片与第二芯片与内连线层电连接。在内连线层上形成陶瓷接合板(ceramic bonding substrate),其中陶瓷接合板设置于第一芯片与第二芯片之间以使第一芯片与第二芯片隔离开来。在陶瓷接合板上形成顶部内连线层,并覆盖第一芯片与第二芯片,其中顶部内连线层与第一芯片以及第二芯片电连接。在顶部内连线层上形成导线架,其中,导电架与顶部内连线层电连接。最后,再于导线架上形成模封材料作为模封材料层,并对模封材料进行模封裁切以形成功率模块。
基于上述,本发明的功率模块及其制造方法是利用陶瓷接合板来隔离芯片绝缘电压,并且通过陶瓷材料较佳的热传特性来扩散芯片热量,利用内连线层来传输电性信号,因此能使得功率模块更为细薄化,进而使热量与电性传输距离缩短,并提升功率模块的散热能力。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附的附图作详细说明如下。
附图说明
图1A至图1F为本发明一实施例的功率模块的制造流程剖面示意图;
图2A至图2C为本发明另一实施例的功率模块的制造流程剖面示意图;
图3A至图3B为本发明另一实施例的功率模块的制造流程剖面示意图;
图4A至图4B为本发明另一实施例的功率模块的架构与制造流程剖面示意图。
符号说明
10A、10B:功率模块
100:承载基板
110:金属基基板
111:金属核心层
112:绝缘介电层
200:内连线层
210、410、510:绝缘层
220、420、520:导线结构
230、530:金属接合图案
300A、300B:陶瓷接合板
300X:树脂材料
301、302:金属接合层
400:顶部内连线层
500:第一内连线层
610:导电架
620:散热金属层
700:模封材料层
CP1:第一芯片
CP2:第二芯片
CP3、CP4:芯片
GP:间隙
TS1、TS2:温度感测器
CND1、CND2:导电结构
具体实施方式
图1A至图1F是本发明一实施例的功率模块的制造流程剖面示意图。首先,请参考图1A,本实施例的功率模块的制造方法包括提供承载基板100,承载基板100的材料包括陶瓷、石英、玻璃、类钻或是其他具有绝缘特性的材料,但不限于此。所述陶瓷材料包括氧化铝(Al2O3)、氮化镓(GaN)、碳化硅(SiC)、氮化铝(AlN)或氧化铍(BeO)。接着承载基板100上形成内连线层200。内连线层200包括绝缘层210以及位于绝缘层210内的导线结构220,其中,导线结构220例如为铜、钨或其他金属或合金等等具有良好导电导热特性的材料。另外,在本实施例中,内连线层200的表面还包括设置有金属接合图案230。更具体来说,内连线层200的形成方法例如是进行至少一次的金属内连线制作工艺,其包括绝缘材料的沉积制作工艺、曝光显影、蚀刻或雷钻形成图案化绝缘材料并于图案化绝缘材料中填入金属材料,重复多次的金属内连线制作工艺即可形成所需的内连线结构(如图1所示的内连线层200)。而本实施例的金属接合图案230可于前述金属内连线制作工艺过程中一并定义出。
接着,请参考图1B,在内连线层200上设置第一芯片CP1以及第二芯片CP2,其中,第一芯片CP1与第二芯片CP2与内连线层200电连接。特别是,内连线层200的导线结构220自第一芯片CP1与第二芯片CP2所在之处延伸至未与第一芯片CP1以及第二芯片CP2重叠之处,亦即导线结构220延伸至第一芯片CP1与第二芯片CP2的芯片覆盖区(footprint)外侧,以使内连线层200做为重分配层。因此,本实施例的芯片以及内连线层所形成的结构又可称为扇出(Fan Out)结构,可提供制作外部电极接点连结架构,提升组装良率并且减少芯片电极接点过于接近而导致的引线短路问题。
第一芯片CP1与第二芯片CP2例如为包含二极管(Diode)或绝缘栅双极性晶体管(IGBT)、金属氧化物半场效晶体管(MOSFET)等功率元件的芯片,因此芯片上下均具有电极,但不限于此。另外,在本实施例中,依需求可选择性的在内连线层200上设置温度感测器TS1或其他功率模块所需的驱动芯片。
接者,请参考图1C,提供陶瓷接合板300A(ceramic bonding substrate),所述陶瓷接合板300A具有特定的开口图案,所述特定开口图案为预定设置芯片、感测器或是其他结构。陶瓷接合板300A的材料包括氧化铝(Al2O3)、氮化镓(GaN)、碳化硅(SiC)、氮化铝(AlN)或氧化铍(BeO)等较高导热性电绝缘材料,但不限于此。另外,陶瓷接合板300A的底部局部地设置有金属接合层301。金属接合层301的材质例如是可以与金属接合图案230彼此接合的材料。举例来说,若金属接合图案230是采用铜,那么金属接合层301也可以选择铜。
请参考图1D,将陶瓷接合板300A设置于内连线层200上,并通过陶瓷接合板300A的金属接合层301与内连线层200的金属接合图案230接合在一起。陶瓷接合板300A与内连线层200接合在一起之后,陶瓷接合板300A于是设置于第一芯片CP1与第二芯片CP2之间,以使得第一芯片CP1与第二芯片CP2隔离开来。在本实施例中,第一芯片CP1与陶瓷接合板300A之间以及第二芯片CP2与陶瓷接合板300A之间分别具有间隙GP。
再来,参考图1E,在陶瓷接合板300A上形成顶部内连线层400,顶部内连线层400覆盖第一芯片CP1与第二芯片CP2,其中顶部内连线层400与第一芯片CP1以及第二芯片CP2电连接。顶部内连线层400包括绝缘层410以及位于绝缘层410内的导线结构420。顶部内连线层400的形成方法例如是进行至少一次的金属内连线制作工艺,其包括于陶瓷接合板300A上填充金属材料、绝缘材料的沉积制作工艺、曝光显影、蚀刻或雷钻形成图案化绝缘材料并于图案化绝缘材料中填入金属材料,重复多次的金属内连线制作工艺即可形成所需的内连线结构(如图1所示的顶部内连线层400)。
在本实施例中,由于第一芯片CP1与陶瓷接合板300A之间以及第二芯片CP2与陶瓷接合板300A之间分别具有间隙GP,因此于形成顶部内连线层400的过程中,所述绝缘层410将填入间隙GP内。详细来说,为降低因热膨胀系数不匹配所造成的热应力,此绝缘层410的材料可选择具弹性的材料,并在形成顶部内连线层400增层过程中注入各芯片(CP1、CP2)边缘与陶瓷接合板300A开口侧壁之间的间隙GP。另外,在本实施例中,在形成顶部内连线层400的过程中,还包括于陶瓷接合板300A内形成导电结构CND1,其中,导电结构CND1分别电连接内连线层200以及顶部内连线层400。
最后,参考图1F,在顶部内连线层400上形成导线架610,且导电架610与顶部内连线层400电连接。完成上述制作工艺后在导线架610上形成模封材料作为膜封材料层700,并对模封材料进行最后的模封裁切以形成本实施例的功率模块。另外,本实施例也可进一步在承载基板100的底表面披覆散热金属层620(例如是铜),以进一步增加功率模块的散热效果。
在本实施例中,由于第一芯片CP1以及第二芯片CP2是固定于陶瓷接合板300A的开口内,并于间隙GP中填满绝缘层410,因此,制作工艺期间可防止芯片位置的偏移且由于无打线结构能使得功率模块更为细薄化,使热量与电性传输距离缩短并提升功率模块的散热性能。
据此,通过图1A至图1F的步骤可达到本发明一实施例的功率模块10A的结构。简而言之,本实施例的功率模块10A如图1F所示,其包括承载基板100、内连线层200、第一芯片CP1、第二芯片CP2、陶瓷接合板300A、顶部内连线层400、导线架610、散热金属层620以及模封材料层700。特别是,内连线层200位于承载基板100上。第一芯片CP1以及第二芯片CP2位于内连线层200上,其中第一芯片CP1、第二芯片CP2与内连线层200电连接。陶瓷接合板300A位于内连线层200上且设置于第一芯片CP1与第二芯片CP2之间以使第一芯片CP1与第二芯片CP2隔离开来。顶部内连线层400位于陶瓷接合板300A上且覆盖第一芯片CP1与第二芯片CP2,其中,顶部内连线层400与第一芯片CP1以及第二芯片CP2电连接。导线架610位于顶部内连线层400上且与顶部内连线层400电连接。模封材料层700位于导线架610上。另外,上述结构可依需求通过相同的制作工艺方式再堆叠上去而形成3D结构。
在上述的实施例中,是在内连线层200上设置第一芯片CP1以及第二芯片CP2之后,再于内连线层200上形成陶瓷接合板300A,但本发明不限于此。举例来说,图2A至图2C是本发明另一实施例的功率模块的制造流程剖面示意图,此实施例与图1A至图1F相似,因此相同的元件以相同的符号表示,且不再重复赘述,不同之处如下说明。请参考图2A,于内连线层200上形成具有多数开口的陶瓷接合板300A。陶瓷接合板300A底部局部地设置有金属接合层301。将陶瓷接合板300A设置于内连线层200上,并通过金属接合层301与内连线层200接合在一起。接着,参考图2B至图2C,将第一芯片CP1以及第二芯片CP2设置于内连线层200上,其中,第一芯片CP1以及第二芯片CP2是埋入陶瓷接合板300A与内连线层200所形成的开口内。换言之,在图2A至图2C的实施例中,是先于内连线层200上形成陶瓷接合板300A之后,再于内连线层200上设置第一芯片CP1以及第二芯片CP2。后续,形成功率模块的方法则可同样参考图1E至图1F的步骤以形成本发明实施例的功率模块10A。
图3A至图3B是本发明另一实施例的功率模块的制造流程剖面示意图。此实施例与图1A至图1F相似,因此相同的元件以相同的符号表示,且不再重复赘述,不同之处如下说明。如图3A所示,首先将具有粘着性的半干状态B阶段(B stage)树脂材料300X形成于内连线层200上。所述B阶段(B stage)树脂材料300X形成在预定不会设置芯片所在的区域。接着,在图3B的步骤中,再将陶瓷接合板300A形成于B阶段(B stage)树脂材料300X上,进行热压合以及固化步骤,以使陶瓷接合板300A通过B阶段(B stage)树脂材料300X与内连线层200接合。之后,再于陶瓷接合板300A与内连线层200所形成的开口内设置第一芯片CP1以及第二芯片CP2。甚至,可进一步设置温度感测器TS1或其他功率模块所需的驱动芯片。后续,形成功率模块的方法则可同样参考图1E至图1F的步骤以形成本发明实施例的功率模块。本实施例的陶瓷接合板300A接合是通过压合、固化步骤直接形成于内连线层200上,因此不需要通过金属接合图案以及金属接合层来进行接合。
图4A至图4B是本发明另一实施例的功率模块的架构与制造流程剖面示意图。请参照图4A,此实施例的承载基板100为金属基基板110(MCPCB,Metal core PCB)。详细来说,金属基基板110包括金属核心层111以及绝缘介电层112,并且是以金属核心层111为基底,此金属核心层材料为铜、铝等高传热特性金属材料,而在金属核心层111上层以压合或涂布等方式增层介电(绝缘)材料,绝缘导热胶,ABF等材料,以形成绝缘介电层112,然后再以前述实施例1A相同的方式于承载基板100的上方形成内连线层200。详细来说,内连线层200可做为底部内连线层且包括绝缘层210以及位于绝缘层210内的导线结构220,其中,导线结构220例如为铜等高导热特性的材料。另外,内连线层200(底部内连线层)的表面具有金属接合图案230。
此外,内连线层200(底部内连线层)上设置有第一芯片CP1(第一底部芯片)以及第二芯片CP2(第二底部芯片),其中第一芯片CP1与第二芯片CP2与内连线层200(底部内连线层)电连接。特别是,内连线层200的导线结构220自第一芯片CP1与第二芯片CP2所在之处延伸至未与第一芯片CP1以及第二芯片CP2重叠之处,亦即导线结构220延伸至第一芯片CP1与第二芯片CP2的芯片覆盖区(footprint)外侧,以使内连线200做为重分配层。第一芯片CP1与第二芯片CP2例如为包含二极管(Diode)或绝缘栅双极性晶体管(IGBT)、金属氧化物半场效晶体管(MOSFET)等功率元件的芯片或其他功率模块所需的驱动芯片,但不限于此。在本实施例中,导线结构220自第一芯片CP1与第二芯片CP2所在之处延伸至未与第一芯片CP1以及第二芯片CP2重叠之处,此结构又可称为扇出(Fan Out)结构。另外,在本实施例中,可选择性的在内连线层200上设置相关感测器,例如温度感测器TS1,但不以此为限。
在图4A的实施例中,陶瓷接合板300A(ceramic bonding substrate)可做为底部陶瓷接合板,且是位于内连线层200上且设置于第一芯片CP1与第二芯片CP2之间以使第一芯片CP1与第二芯片CP2隔离开来。陶瓷接合板300A的材料包括氧化铝(Al2O3)、氮化镓(GaN)、碳化硅(SiC)、氮化铝(AlN)以及氧化铍(BeO)等电绝缘材料,但不限于此。在本实施例中,陶瓷接合板300A的底部局部地设置有金属接合层301。陶瓷接合板300A通过金属接合层301与内连线层200上的金属接合图案230接合在一起。
另外,第一内连线层500位于陶瓷接合板300A、第一芯片CP1(第一底部芯片)以及第二芯片CP2(第二底部芯片)上。换言之,第一内连线层500是形成于内连线层200(底部内连线层)以及陶瓷接合板300A(底部陶瓷接合板)的上方。特别是,第一芯片CP1与陶瓷接合板300A之间以及第二芯片CP2与陶瓷接合板300A之间分别具有间隙GP。第一内连线层500包括绝缘层510以及位于绝缘层510内的导线结构520,其中,绝缘层510填入间隙GP内。另外,本实施例功率模块的制造方法更包括于陶瓷接合板300A内形成导电结构CND1,其中导电结构CND1分别电连接内连线层200以及第一内连线层500。第一内连线层500的材料、结构及设置关系可与上述内连线层200所定义的相同,因此不予赘述。接着,可如同实施例1C至1F的步骤所示,将陶瓷接合板300B、芯片CP3(同第一芯片CP1)、芯片CP4(同第二芯片CP2)以及顶部内连线400形成于第一内连线层500的上方。值得注意的是,在本实施例中,内连线层200可做为底部内连线层,且在内连线层200与顶部内连线层400之间仅包括一层的第一内连线层500,然而,本发明不限于此。举例来说,在其他实施例中,可依据需求而设置多层内连线层于内连线层200(底部内连线层)与顶部内连线层400之间。
最后,参考图4B,在顶部内连线层400上形成导线架610,其中,导电架610与顶部内连线400电连接。完成上述制作工艺后在导线架610上形成模封材料作为模封材料层700,并对模封材料进行最后的模封裁切以形成本实施例的功率模块。由于本实施例采用厚度较厚的金属基基板110为承载基板,此架构得以进一步增加功率模块的散热效果。通过上述的方法,可形成如图4B所示本发明另一实施例的功率模块10B。相同的,功率模块10B的结构设计能使得功率模块散热更为强化,使热量传输距离缩短,并且能达到较佳的散热效果。
综上所述,本发明的功率模块及其制造方法利用陶瓷接合板与内连线层所制作出的开口结构来固定各芯片位置,且所述内连线层包括有绝缘层以及位于绝缘层内的导线结构来传输电性信号,因此能使得功率模块更为细薄化,使热量与电性传输距离缩短。
另外,由于内连线层的导线结构自第一芯片与第二芯片所在之处延伸至未与第一芯片以及第二芯片重叠之处,亦即导线结构延伸至第一芯片与第二芯片的芯片覆盖区(footprint)外侧,因此,能使内连线层做为重分配层。相同的,在另一实施例中,由于底部内连线层的导线结构自第一底部芯片与第二底部芯片所在之处延伸至未与第一底部芯片以及第二底部芯片重叠之处,亦即导线结构延伸至第一底部芯片与第二底部芯片的芯片覆盖区(footprint)外侧,因此,能使底部内连线层做为重分配层。此种结构的设计可以提升组装良率并且减少内连线层中芯片接点短路问题。
虽然结合以上实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (23)
1.一种功率模块,包括:
承载基板;
内连线层,位于该承载基板上;
第一芯片以及第二芯片,位于该内连线层上,其中该第一芯片与该第二芯片与该内连线层电连接;
陶瓷接合板,位于该内连线层上且设置于该第一芯片与该第二芯片之间,以使该第一芯片与该第二芯片隔离开来;
顶部内连线层,位于该陶瓷接合板上且覆盖该第一芯片与该第二芯片,该顶部内连线层与该第一芯片以及该第二芯片电连接;
导线架,位于该顶部内连线层上且与该顶部内连线层电连接;
模封材料层,位于该导线架上。
2.如权利要求1所述的功率模块,还包括导电结构,贯穿该陶瓷接合板,其中该导电结构分别电连接该内连线层以及该顶部内连线层。
3.如权利要求1所述的功率模块,其中:
该第一芯片与该陶瓷接合板之间以及该第二芯片与该陶瓷接合板之间分别具有一间隙,且该顶部内连线层包括一绝缘层以及位于该绝缘层内的一导线结构,该绝缘层填入该些间隙内。
4.如权利要求1所述的功率模块,其中该内连线层包括绝缘层以及位于该绝缘层内的导线结构,该导线结构自该第一芯片与该第二芯片所在之处延伸至未与该第一芯片以及该第二芯片重叠之处,以使该内连线层作为一重分配层。
5.如权利要求1所述的功率模块,还包括:
底部内连线层,位于该承载基板上;
第一底部芯片以及第二底部芯片,位于该底部内连线层上,其中该第一底部芯片与该第二底部芯片与该底部内连线层电连接;以及
底部陶瓷接合板,位于该底部内连线层上且设置于该第一底部芯片与该第二底部芯片之间以使该第一底部芯片与该第二底部芯片隔离开来,其中
还包括第一内连线层,位于该底部陶瓷接合板、该第一底部芯片以及该第二底部芯片上。
6.如权利要求5所述的功率模块,其中该承载基板为一金属基基板,且该金属基基板包括金属核心层以及绝缘介电层。
7.如权利要求5所述的功率模块,还包括导电结构,贯穿该底部陶瓷接合板,其中该导电结构分别电连接该底部内连线层以及该第一内连线层。
8.如权利要求5所述的功率模块,其中:
该第一底部芯片与该底部陶瓷接合板之间以及该第二底部芯片与该底部陶瓷接合板之间分别具有一间隙,且
该第一内连线层包括一绝缘层以及位于该绝缘层内的一导线结构,该绝缘层填入该些间隙内。
9.如权利要求1所述的功率模块,还包括一散热金属层,位于该承载基板的一底表面上。
10.一种功率模块的制造方法,包括:
在一承载基板上形成一内连线层;
在该内连线层上设置一第一芯片以及一第二芯片,其中该第一芯片与该第二芯片与该内连线层电连接;
在该内连线层上形成一陶瓷接合板,其中该陶瓷接合板设置于该第一芯片与该第二芯片之间以使该第一芯片与该第二芯片隔离开来;
在该陶瓷接合板上形成一顶部内连线层,并覆盖该第一芯片与该第二芯片,其中该顶部内连线层与该第一芯片以及该第二芯片电连接;
在该顶部内连线层上形成一导线架,该导电架与该顶部内连线层电连接;以及
在该导线架上形成一模封材料作为一模封材料层,并对该模封材料进行模封裁切以形成该功率模块。
11.如权利要求10所述的功率模块的制造方法,其中在该内连线层上设置该第一芯片以及该第二芯片之后,再于该内连线层上形成该陶瓷接合板。
12.如权利要求10所述的功率模块的制造方法,其中于该内连线层上形成该陶瓷接合板之后,再于该内连线层上设置该第一芯片以及该第二芯片。
13.如权利要求10所述的功率模块的制造方法,其中形成该陶瓷接合板的方法包括:
提供一陶瓷基板,该陶瓷基板底部局部地设置有一金属接合层;以及
将该陶瓷基板设置于该内连线层上,并通过该金属接合层与该内连线层接合在一起。
14.如权利要求13所述的功率模块的制造方法,其中该内连线层的表面具有一金属接合图案,该金属接合图案与该金属接合层彼此接合在一起。
15.如权利要求10所述的功率模块的制造方法,其中形成该陶瓷接合板的方法包括:
将一B阶段树脂材料涂布于该内连线层上的未设置有该第一芯片与该第二芯片的区域;以及
将该陶瓷接合板形成于该B阶段树脂材料上,并进行一压合固化步骤,以使该陶瓷接合板通过该B阶段树脂材料与该内连线层接合。
16.如权利要求10所述的功率模块的制造方法,还包括于该陶瓷接合板内形成一导电结构,该导电结构分别电连接该内连线层以及该顶部内连线层。
17.如权利要求10所述的功率模块的制造方法,其中:
该第一芯片与该陶瓷接合板之间以及该第二芯片与该陶瓷接合板之间分别具有一间隙,且
该顶部内连线层包括一绝缘层以及位于该绝缘层内的一导线结构,该绝缘层填入该些间隙内。
18.如权利要求10所述的功率模块的制造方法,其中该内连线层包括一绝缘层以及位于该绝缘层内的一导线结构,该导线结构自该第一芯片与该第二芯片所在之处延伸至未与该第一芯片以及该第二芯片重叠之处,以使该内连线层作为一重分配层。
19.如权利要求10所述的功率模块的制造方法,还包括:
在该承载基板上形成一底部内连线层;
在该底部内连线层上设置一第一底部芯片以及一第二底部芯片,其中该第一底部芯片与该第二底部芯片与该底部内连线层电连接;以及
在该底部内连线层上形成一底部陶瓷接合板,该底部陶瓷接合板设置于该第一底部芯片与该第二底部芯片之间以使该第一底部芯片与该第二底部芯片隔离开来,其中
还包括一第一内连线层位于该底部陶瓷接合板、该第一底部芯片以及该第二底部芯片上。
20.如权利要求19所述的功率模块的制造方法,其中该承载基板为一金属基基板,且该金属基基板的形成方法包括以一金属核心层为基底,并在该金属核心层上形成一绝缘介电层。
21.如权利要求19所述的功率模块的制造方法,还包括于该底部陶瓷接合板内形成一导电结构,其中该导电结构分别电连接该底部内连线层以及该第一内连线层。
22.如权利要求19所述的功率模块的制造方法,其中:
该第一底部芯片与该底部陶瓷接合板之间以及第二底部芯片与该底部陶瓷接合板之间分别具有一间隙,且
该第一内连线层包括一绝缘层以及位于该绝缘层内的一导线结构,该绝缘层填入该些间隙内。
23.如权利要求10所述的功率模块的制造方法,还包括于该承载基板的一底表面上形成一散热金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104141455 | 2015-12-10 | ||
| TW104141455A TWI575679B (zh) | 2015-12-10 | 2015-12-10 | 功率模組及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876350A true CN106876350A (zh) | 2017-06-20 |
| CN106876350B CN106876350B (zh) | 2019-12-24 |
Family
ID=58766382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510992282.2A Active CN106876350B (zh) | 2015-12-10 | 2015-12-25 | 功率模块及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106876350B (zh) |
| TW (1) | TWI575679B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088197A1 (zh) * | 2019-11-09 | 2021-05-14 | 北京工业大学 | 一种碳化硅mosfet模块的封装结构和制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI664701B (zh) * | 2018-07-04 | 2019-07-01 | 朋程科技股份有限公司 | 功率元件封裝結構 |
| US20240274485A1 (en) * | 2023-02-13 | 2024-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Heat dissipation in semiconductor devices |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400573B1 (en) * | 1993-02-09 | 2002-06-04 | Texas Instruments Incorporated | Multi-chip integrated circuit module |
| US20090244868A1 (en) * | 2008-03-31 | 2009-10-01 | Toshiaki Morita | Semiconductor device and bonding material |
| US20100065962A1 (en) * | 2007-08-06 | 2010-03-18 | Infineon Technologies Ag | Power semiconductor module |
| TW201234945A (en) * | 2010-12-27 | 2012-08-16 | Lg Innotek Co Ltd | Printed circuit board and method for manufacturing the same |
| TW201248949A (en) * | 2011-05-18 | 2012-12-01 | Taiwan Semiconductor Mfg | Light emitting diode carrier assemblies and method of fabricating the same |
| CN103000590A (zh) * | 2012-10-20 | 2013-03-27 | 南京银茂微电子制造有限公司 | 无底板功率模块 |
| CN104112727A (zh) * | 2013-04-18 | 2014-10-22 | 费查尔德半导体有限公司 | 与包括半导体管芯的改进封装件相关的方法和装置 |
| US20150115452A1 (en) * | 2013-10-29 | 2015-04-30 | Samsung Electronics Co., Ltd. | Semiconductor device packages and methods of manufacturing the same |
| EP2892074A1 (en) * | 2012-08-31 | 2015-07-08 | Mitsubishi Materials Corporation | Power module substrate and power module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI235464B (en) * | 2004-10-12 | 2005-07-01 | Phoenix Prec Technology Corp | Carried structure of integrated electronic element and method for fabricating the same |
| TWI505755B (zh) * | 2012-04-13 | 2015-10-21 | 旭德科技股份有限公司 | 封裝載板及其製作方法 |
| US10153179B2 (en) * | 2012-08-24 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company | Carrier warpage control for three dimensional integrated circuit (3DIC) stacking |
-
2015
- 2015-12-10 TW TW104141455A patent/TWI575679B/zh active
- 2015-12-25 CN CN201510992282.2A patent/CN106876350B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400573B1 (en) * | 1993-02-09 | 2002-06-04 | Texas Instruments Incorporated | Multi-chip integrated circuit module |
| US20100065962A1 (en) * | 2007-08-06 | 2010-03-18 | Infineon Technologies Ag | Power semiconductor module |
| US20090244868A1 (en) * | 2008-03-31 | 2009-10-01 | Toshiaki Morita | Semiconductor device and bonding material |
| TW201234945A (en) * | 2010-12-27 | 2012-08-16 | Lg Innotek Co Ltd | Printed circuit board and method for manufacturing the same |
| TW201248949A (en) * | 2011-05-18 | 2012-12-01 | Taiwan Semiconductor Mfg | Light emitting diode carrier assemblies and method of fabricating the same |
| EP2892074A1 (en) * | 2012-08-31 | 2015-07-08 | Mitsubishi Materials Corporation | Power module substrate and power module |
| CN103000590A (zh) * | 2012-10-20 | 2013-03-27 | 南京银茂微电子制造有限公司 | 无底板功率模块 |
| CN104112727A (zh) * | 2013-04-18 | 2014-10-22 | 费查尔德半导体有限公司 | 与包括半导体管芯的改进封装件相关的方法和装置 |
| US20150115452A1 (en) * | 2013-10-29 | 2015-04-30 | Samsung Electronics Co., Ltd. | Semiconductor device packages and methods of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088197A1 (zh) * | 2019-11-09 | 2021-05-14 | 北京工业大学 | 一种碳化硅mosfet模块的封装结构和制作方法 |
| US11251106B2 (en) | 2019-11-09 | 2022-02-15 | Beijing University Of Technology | Packaging structure of a SiC MOSFET power module and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI575679B (zh) | 2017-03-21 |
| TW201721817A (zh) | 2017-06-16 |
| CN106876350B (zh) | 2019-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8350369B2 (en) | High power semiconductor package | |
| CN104282641B (zh) | 半导体装置 | |
| US20220375833A1 (en) | Substrate structures and methods of manufacture | |
| US9397017B2 (en) | Substrate structures and methods of manufacture | |
| US10051742B2 (en) | Power module and manufacturing method thereof | |
| CN104425470A (zh) | 半导体模块及其通过扩展嵌入技术的制造方法 | |
| CN103137569B (zh) | 芯片载体、形成芯片载体的方法和形成芯片封装的方法 | |
| CN114068508B (zh) | 半导体封装结构 | |
| CN104659012A (zh) | 具有在再分配结构和装配结构之间的电子芯片的电子部件 | |
| US10079195B2 (en) | Semiconductor chip package comprising laterally extending connectors | |
| US10937767B2 (en) | Chip packaging method and device with packaged chips | |
| WO2019187400A1 (en) | Pre-packed power cell, power module and method for manufacturing pre-packed power cell | |
| CN106876350B (zh) | 功率模块及其制造方法 | |
| TW202141718A (zh) | 半導體模組及其製造方法 | |
| CN108346651B (zh) | 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块 | |
| CN114005812A (zh) | 一种扇出型封装结构及其构造方法 | |
| US20180040562A1 (en) | Elektronisches modul und verfahren zu seiner herstellung | |
| US20120075812A1 (en) | Multi-chip package | |
| CN104022107A (zh) | 电子器件 | |
| CN104051314B (zh) | 芯片装置和制造芯片装置的方法 | |
| JP2017135144A (ja) | 半導体モジュール | |
| CN110970372A (zh) | 包括具有嵌入式半导体管芯的间隔件的半导体器件组件 | |
| JP7523406B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2024504838A (ja) | 金属基板構造体、半導体パワーモジュール用の金属基板構造体の製造方法、および半導体パワーモジュール | |
| JP2022044158A (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |