[go: up one dir, main page]

CN106817836A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN106817836A
CN106817836A CN201510872539.0A CN201510872539A CN106817836A CN 106817836 A CN106817836 A CN 106817836A CN 201510872539 A CN201510872539 A CN 201510872539A CN 106817836 A CN106817836 A CN 106817836A
Authority
CN
China
Prior art keywords
upside
downside
photosensitive resin
side trench
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510872539.0A
Other languages
English (en)
Inventor
胡先钦
沈芾云
何明展
庄毅强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Fukui Precision Component Shenzhen Co Ltd
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Fukui Precision Component Shenzhen Co Ltd, Hongqisheng Precision Electronics Qinhuangdao Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201510872539.0A priority Critical patent/CN106817836A/zh
Priority to TW104141407A priority patent/TWI597003B/zh
Publication of CN106817836A publication Critical patent/CN106817836A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10371Shields or metal cases

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种电路板包括导电图形、上侧感光树脂、上侧导电材料、上侧屏蔽层、下侧感光树脂、下侧导电材料及下侧屏蔽层。导电图形位于电路板厚度方向的中部。导电图形形成在上侧感光树脂的一侧表面。导电图形包括两条接地线及位于两条接地线之间的一条信号线。上侧感光树脂对应两条接地线开设有两条上侧沟槽。上侧导电材料填满上侧沟槽。上侧屏蔽层覆盖上侧感光树脂。下侧感光树脂覆盖导电图形。下侧感光树脂对应两条接地线开设有两条下侧沟槽。下侧导电材料填满下侧沟槽。下侧屏蔽层覆盖下侧感光材料。上侧屏蔽层、上侧导电材料、接地线、下侧导电材料及下侧屏蔽层围成闭合的屏蔽套筒。信号线位于屏蔽套筒的中心轴上。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及一种电路板制作方法。
背景技术
随着电子通讯产品向着高频、高速及薄型化方向发展,业内对信号传输损耗的控制要求越来越高。目前,通常采用在信号线上下两侧设置电磁屏蔽层,通过成排的导电通孔将上下两侧的电磁屏蔽层电导通以此来实现屏蔽可能的电磁干扰。然而,由于导电通孔之间存在间隙,与所述信号线同层的导线与所述信号线之间存在相互的电磁干扰,使得所述信号线传输的信号失真。另外,信号传输电磁场向外辐射,致使信号传输速度变慢。
发明内容
有鉴于此,有必要提供一种能够解决上述技术问题的电路板及电路板制作方法。
一种电路板,包括导电图形、上侧感光树脂、上侧导电材料、上侧屏蔽层、下侧感光树脂、下侧导电材料及下侧屏蔽层。导电图形位于电路板厚度方向的中部。所述导电图形形成在所述上侧感光树脂的一侧表面。所述导电图形包括两条接地线及位于两条接地线之间的一条信号线。所述上侧感光树脂对应所述两条接地线开设有两条上侧沟槽。所述上侧导电材料填满所述上侧沟槽。所述上侧屏蔽层覆盖所述上侧感光树脂。所述下侧感光树脂覆盖所述导电图形。所述下侧感光树脂对应所述两条接地线开设有两条下侧沟槽。所述下侧导电材料填满所述下侧沟槽。所述下侧屏蔽层覆盖所述下侧感光材料。所述上侧屏蔽层、上侧导电材料、接地线、下侧导电材料及下侧屏蔽层围成闭合的屏蔽套筒。所述信号线位于所述屏蔽套筒的中心轴上。
一种电路板制作方法,包括步骤:将上侧感光树脂形成在一铜箔的一侧表面上;在所述上侧感光树脂内开设两条上侧沟槽;将所述铜箔制作形成包括一条信号线及两条接地线的导电图形,所述信号线位于所述两条接地线之间,所述两条接地线分别与所述两条上侧沟槽对应;在所述导电图形上压合下侧感光树脂;在所述下侧感光树脂内开设分别与所述两条上侧沟槽对应的两条下侧沟槽;及分别在所述上侧沟槽内填入上侧导电材料,在所述下侧沟槽内填入下侧导电材料,在所述上侧感光树脂上形成上侧屏蔽层,及在下侧感光树脂上形成下侧屏蔽层,所述导电图形位于所述电路板厚度方向的中部,所述上侧屏蔽层、上侧导电材料、接地线、下侧导电材料及下侧屏蔽层围成闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒的中心轴上。
相较于现有技术,本发明提供的电路板及电路板制作方法,由于所述下侧屏蔽层、所述下侧导电材料、所述接地线、所述上侧导电材料及所述上侧屏蔽层围成一个闭合的屏蔽套筒,且所述信号线位于所述屏蔽套筒内,可以导电图形的其他导线与所述信号线之间的电磁干扰,以及将信号传输电磁场集中在屏蔽套筒内,从而提高信号传输速度。
附图说明
图1为本发明具体实施方式提供的铜箔的剖面示意图。
图2是图1的铜箔的一表面上形成上侧感光树脂后的剖面示意图。
图3是在图2的上侧感光树脂内开设上侧沟槽后的剖面示意图。
图4是将图3的铜箔制作形成导电图形的剖面示意图。
图5是在图4的导电图形上压合下侧感光树脂后的剖面示意图。
图6是在图5的下侧感光树脂内开设下侧沟槽后的剖面示意图。
图7是分别在图6的上侧沟槽填入上侧导电材料,在下侧沟槽填入下侧导电材料,并分别在上侧感光树脂上形成上侧屏蔽层及在下侧感光树脂上形成下侧屏蔽层后的剖面示意图。
图8是分别在图7的上侧屏蔽层上形成上侧保护层及在下侧屏蔽层上形成下侧保护层后的剖面示意图。
主要元件符号说明
电路板 100
铜箔 10
上侧感光树脂 20
上侧沟槽 21
导电图形 30
信号线 31
接地线 32
导线 33
下侧感光树脂 40
介电层 41
下侧沟槽 42
上侧导电材料 51
下侧导电材料 52
上侧屏蔽层 61
下侧屏蔽层 62
晶种层 511、521、611、621
电镀层 512、522、612、622
屏蔽套筒 70
上侧保护层 81
下侧保护层 82
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合具体实施方式对本发明提供的电路板及电路板制作方法作进一步说明。
本发明具体实施方式提供的的电路板的制作方法包括以下步骤。
第一步,请参阅图1,提供铜箔10。
本实施方式中,所述铜箔10呈片状。所述铜箔10可通过对卷状铜箔原材料依据具体需求进行裁切而成。
第二步,请参阅图2,将上侧感光树脂20形成在所述铜箔10的一表面上。
第三步,请参阅图3,在所述上侧感光树脂20内开设上侧沟槽21。
本实施方式中,在所述上侧感光树脂20开设两条上侧沟槽21。本实施方式中,所述上侧沟槽21均自所述上侧感光树脂20背离所述铜箔10的表面向所述上侧感光树脂20内开设。所述两条上侧沟槽21延伸方向一致(均垂直于图面向里),且相互平行。每条所述上侧沟槽21均贯穿所述上侧感光树脂20。部分所述铜箔10从每条所述上侧沟槽21露出。本实施方式中,所述上侧沟槽21垂直于其延伸方向的截面呈倒梯形。所述上侧沟槽21的槽宽自所述上侧感光树脂20背离所述铜箔10的表面向所述铜箔10逐渐减小。所述上侧沟槽21可通过曝光显影形成。
第四步,请参阅图4,将所述铜箔10制作形成导电图形30。
本实施方式中,所述导电图形30包括一条信号线31、两条接地线32及多条导线33。所述信号线31位于所述两条接地线32之间。所述两条接地线32将所述多条导线33与所述信号线31间隔。所述导电图形30的间隙露出部分所述上侧感光树脂20。
本实施方式中,所述信号线31及所述接地线32的延伸方向与所述上侧沟槽21的延伸方向一致。每条所述接地线32均与一条所述上侧沟槽21对应。本实施方式中,所述信号线31与所述接地线32相互平行。所述信号线31分别与每条所述接地线32间隔相同距离。
本实施方式中,所述导电图形30可通过蚀刻形成。
第五步,请参阅图5,在所述导电图形30上压合下侧感光树脂40。
所述下侧感光树脂40包覆所述导电图形30。所述下侧感光树脂40填满所述导电图形30的间隙,并与所述上侧感光树脂20粘结形成介电层41。所述导电图形30位于所述介电层41厚度方向的中心线上。所述导电图形30在其厚度方向关于所述介电层41厚度方向的中心线对称。
第六步,请参阅图6,在所述下侧感光树脂40内开设下侧沟槽42。
本实施方式中,在所述下侧感光树脂40开设两条下侧沟槽42。所述下侧沟槽42的开设方向与所述上侧沟槽21的开设方向相反。本实施方式中,所述下侧沟槽42自所述下侧感光树脂40背离所述导电图形30的表面向所述下侧感光树脂40内开设。每条所述下侧沟槽42均贯穿所述下侧感光树脂40。所述两条下侧沟槽42的延伸方向与所述两条接地线32的延伸方向一致。每条所述下侧沟槽42对应一条接地线32。每条所述接地线32从对应的下侧沟槽42露出。每条所述下侧沟槽42还对应一条所述上侧沟槽21。每条所述下侧沟槽42与其对应的上侧沟槽21之间的偏位公差小于或等于75微米。本实施方式中,所述下侧沟槽42垂直于其延伸方向的截面呈梯形。所述下侧沟槽42的槽宽自所述下侧感光树脂40背离所述导电图形30的表面向所述导电图形30逐渐减小。所述下侧沟槽42的槽宽减小方向与所述上侧沟槽21的槽宽减小方向相反。所述下侧沟槽42可通过曝光显影形成。
第七步,请参阅图7,在所述上侧沟槽21填入上侧导电材料51及在所述下侧沟槽42内填入下侧导电材料52;并在所述上侧感光树脂20上形成上侧屏蔽层61,及在所述下侧感光树脂40上形成下侧屏蔽层62。
所述上侧导电材料51填满所述上侧沟槽21。所述上侧屏蔽层61覆盖所述上侧感光树脂20。所述上侧屏蔽层61与所述上侧导电材料51电导通。本实施方式中,所述上侧导电材料51与所述上侧屏蔽层61同时形成。本实施方式中,所述上侧导电材料51包括晶种层511及电镀层512。所述晶种层511形成在所述上侧沟槽21的表面。所述电镀层512形成在所述晶种层511的表面,并填满所述上侧沟槽21。所述上侧屏蔽层61包括晶种层611及电镀层612。所述晶种层611形成在所述上侧感光树脂20表面。所述电镀层612形成在所述晶种层611的表面。本实施方式中,所述晶种层511,611同时形成且为一体结构。所述电镀层512,612同时形成且为一体结构。
所述下侧导电材料52填满所述下侧沟槽42。所述下侧屏蔽层62覆盖所述下侧感光树脂40。所述下侧屏蔽层62与所述下侧导电材料52电导通。本实施方式中,所述下侧导电材料52与所述下侧屏蔽层62同时形成。本实施方式中,所述下侧导电材料52包括晶种层521及电镀层522。所述晶种层521形成在所述下侧沟槽42的表面。所述电镀层522形成在所述晶种层521的表面并填满所述下侧沟槽42。所述下侧屏蔽层62包括晶种层621及电镀层622。所述晶种层621形成在所述下侧感光树脂40的表面。所述电镀层622形成在所述晶种层621的表面。本实施方式中,所述晶种层521,621同时形成且为一体结构。所述电镀层522,622同时形成且为一体结构。
本实施方式中,所述上侧屏蔽层61及下侧屏蔽层62的厚度相同。
所述下侧屏蔽层62、所述下侧导电材料52、所述接地线32、所述上侧导电材料51及所述上侧屏蔽层61围成一个闭合的屏蔽套筒70。所述信号线31位于所述屏蔽套筒70内,以避免所述导线33与所述信号线31之间的电磁干扰,同时将信号传输电磁场集中在屏蔽套筒内,从而提高信号传输速度。本实施方式中,所述信号线31位于所述屏蔽套筒70的中心轴上,以进一步提升电磁屏蔽效果及提高信号传输速度。
本实施方式中,所述上侧导电材料51,上侧屏蔽层61,下侧导电材料52及下侧屏蔽层62可通过如下方式形成。
首先,在所述上侧沟槽21表面形成晶种层511。在所述上侧感光树脂20表面形成晶种层611。在所述下侧沟槽42表面形成晶种层521。在所述下侧感光树脂40表面形成晶种层621。所述晶种层511,611,521,及621可通过化学镀、蒸镀、溅镀等无电解电镀方式形成。
接着,在所述晶种层511表面电镀形成电镀层512。所述电镀层512填满所述上侧沟槽21。在所述晶种层611表面电镀形成电镀层612。在所述晶种层521表面电镀形成电镀层522。所述电镀层522填满所述下侧沟槽42。在所述晶种层621表面电镀形成电镀层622。
其他实施方式中,所述上侧导电材料51及上侧屏蔽层61,所述下侧屏蔽层62及下侧屏蔽层62可不同时形成。此时,首先,在所述上侧沟槽21及下侧沟槽42中分别填入导电材料51,52;接着,分别在上侧感光树脂20表面及上侧沟槽21中的导电材料表面,下侧感光树脂40表面及下侧沟槽42中的导电材料表面形成晶种层;最后,在所述晶种层表面形成电镀层,以形成上侧屏蔽层61及下侧屏蔽层62
第八步,请参阅图8,在所述上侧屏蔽层61表面形成上侧保护层81;及在所述下侧屏蔽层62表面形成下侧保护层82。
所述上侧保护层81覆盖所述上侧屏蔽层61。所述下侧屏蔽层62覆盖所述下侧屏蔽层62。本实施方式中,所述上侧保护层81的厚度与所述下侧保护层82的厚度相同。
可以理解的是,其他实施方式中,也可不形成所述上侧保护层81及下侧保护层82。
本发明具体实施方式还提供一种电路板100。所述电路板100可通过上述电路板制作方法制得。
请再次参阅图8,所述电路板100包括导电图形30、上侧感光树脂20、上侧导电材料51、上侧屏蔽层61、上侧保护层81、下侧感光树脂40、下侧导电材料52、下侧屏蔽层62及下侧保护层82。
所述导电图形30位于所述电路板100厚度方向的中部。本实施方式中,所述导电图形30包括一条信号线31、两条接地线32及多条导线33。所述信号线31位于所述两条接地线32之间。所述导线33相对所述信号线31位于所述两条接地线32之外。本实施方式中,所述信号线31及所述接地线32的延伸方向一致(均垂直于图面向里)。所述信号线31与所述接地线32相互平行。所述信号线31分别与每条所述接地线32间隔相同距离。
所述上侧感光树脂20形成在所述下侧感光树脂40上。所述上侧感光树脂20覆盖所述导电图形30。所述上侧感光树脂20内开设有上侧沟槽21。本实施方式中,所述上侧感光树脂20开设有两条上侧沟槽21。所述两条上侧沟槽21延伸方向与所述接地线32的延伸方向一致。每条所述上侧沟槽21均对应一条所述接地线32。每条所述上侧沟槽21均贯穿所述上侧感光树脂20,其对应的接地线32从所述上侧沟槽21露出。本实施方式中,所述上侧沟槽21垂直于其延伸方向的截面呈倒梯形。所述上侧沟槽21的槽宽自所述上侧感光树脂20背离所述导电图形30的表面向所述导电图形30逐渐减小。
所述上侧导电材料51填满所述上侧沟槽21。本实施方式中,所述上侧导电材料51包括晶种层511及电镀层512。所述晶种层511形成在所述上侧沟槽21的表面。所述电镀层512形成在所述晶种层511的表面,并填满所述上侧沟槽21。
所述上侧屏蔽层61覆盖所述上侧感光树脂20,并与所述上侧导电材料51电连接。所述上侧屏蔽层61包括晶种层611及电镀层612。所述晶种层611形成在所述上侧感光树脂20表面。所述电镀层612形成在所述晶种层611的表面。本实施方式中,所述晶种层611,511为一体结构。所述电镀层612,512为一体结构。
所述上侧保护层81覆盖所述上侧屏蔽层61。
所述下侧感光树脂40覆盖所述导电图形30,填满所述导电图形30的间隙,并与所述上侧感光树脂20粘结形成介电层41。所述导电图形30位于所述介电层41厚度方向的中心线上。所述导电图形30在其厚度方向关于所述介电层41厚度方向的中心线对称。所述下侧感光树脂40对应所述接地线32开设有下侧沟槽42。本实施方式中,所述下侧感光树脂40开设有两条下侧沟槽42。每条所述下侧沟槽42均贯穿所述下侧感光树脂40。所述两条下侧沟槽42的延伸方向与所述两条接地线32的延伸方向一致。每条所述下侧沟槽42对应一条接地线32。每条所述下侧沟槽42露出其对应的接地线32。每条所述下侧沟槽42还对应一条所述上侧沟槽21。每条所述下侧沟槽42与其对应的上侧沟槽21之间的偏位公差小于或等于75微米。本实施方式中,所述下侧沟槽42垂直于其延伸方向的截面呈梯形。所述下侧沟槽42的槽宽自所述下侧感光树脂40背离所述导电图形30的表面向所述导电图形30逐渐减小。所述下侧沟槽42的槽宽减小方向与所述上侧沟槽21的槽宽减小方向相反。
所述下侧导电材料52填满所述下侧沟槽42。本实施方式中,所述下侧导电材料52包括晶种层521及电镀层522。所述晶种层521形成在所述下侧沟槽42的表面。所述电镀层522形成在所述晶种层521的表面并填满所述下侧沟槽42。
所述下侧屏蔽层62覆盖所述下侧感光树脂40,并与所述下侧导电材料52电导通。本实施方式中,所述下侧屏蔽层62包括晶种层621及电镀层622。所述晶种层621形成在所述下侧感光树脂40的表面。所述电镀层622形成在所述晶种层621的表面。本实施方式中,所述晶种层521,621为一体结构。所述电镀层522,622为一体结构。所述下侧屏蔽层62的厚度与所述上侧屏蔽层61的厚度相同。
所述下侧保护层82覆盖所述下侧屏蔽层62。所述下侧保护层82的厚度与所述上侧保护层81的厚度相同。
所述下侧屏蔽层62、所述下侧导电材料52、所述接地线32、所述上侧导电材料51及所述上侧屏蔽层61围成一个闭合的屏蔽套筒70。所述信号线31位于所述屏蔽套筒70内,以避免所述导线33与所述信号线31之间的电磁干扰,同时将信号传输电磁场集中在屏蔽套筒内,从而提高信号传输速度。本实施方式中,所述信号线31位于所述屏蔽套筒70的中心轴上,以进一步提升电磁屏蔽效果及提高信号传输速度。
可以理解的是,其他实施方式中,所述电路板100也可不包括上侧保护层81及下侧保护层82。
相较于现有技术,本发明提供的电路板及电路板制作方法,由于所述下侧屏蔽层、所述下侧导电材料、所述接地线、所述上侧导电材料及所述上侧屏蔽层围成一个闭合的屏蔽套筒,且所述信号线位于所述屏蔽套筒内,可以导电图形的其他导线与所述信号线之间的电磁干扰,以及将信号传输电磁场集中在屏蔽套筒内,从而提高信号传输速度。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种电路板制作方法,包括步骤:
将上侧感光树脂形成在一铜箔的一侧表面上;
在所述上侧感光树脂内开设两条上侧沟槽;
将所述铜箔制作形成包括一条信号线及两条接地线的导电图形,所述信号线位于所述两条接地线之间,所述两条接地线分别与所述两条上侧沟槽对应;
在所述导电图形背离所述上侧感光树脂侧压合下侧感光树脂;
在所述下侧感光树脂内开设分别与所述两条上侧沟槽对应的两条下侧沟槽;及
分别在所述上侧沟槽内填入上侧导电材料,在所述下侧沟槽内填入下侧导电材料,在所述上侧感光树脂上形成上侧屏蔽层,及在下侧感光树脂上形成下侧屏蔽层,以形成所述电路板;
其中,所述导电图形位于所述电路板厚度方向的中部,所述上侧屏蔽层、上侧导电材料、接地线、下侧导电材料及下侧屏蔽层围成闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒的中心轴上。
2.如权利要求1所述的电路板制作方法,其特征在于,所述电路板制作方法还包括在所述上侧屏蔽层表面形成上侧保护层及在所述下侧屏蔽层表面形成下侧保护层的步骤。
3.如权利要求1所述的电路板制作方法,其特征在于,分别在所述上侧沟槽内填入上侧导电材料,在所述下侧沟槽内填入下侧导电材料,在所述上侧感光树脂上形成上侧屏蔽层,及在下侧感光树脂上形成下侧屏蔽层的步骤包括:
在所述上侧沟槽表面、上侧感光树脂表面、下侧沟槽表面及下侧感光树脂表面形成晶种层;
在所述上侧沟槽表面、上侧感光树脂表面、下侧沟槽表面及下侧感光树脂表面的晶种层上电镀形成电镀层,所述电镀层分别填满所述上侧沟槽及所述下侧沟槽,并延伸覆盖所述上侧感光树脂表面及所述下侧感光树脂表面的晶种层。
4.如权利要求1所述的电路板制作方法,其特征在于,所述上侧沟槽与所述下侧沟槽的开设方向相反。
5.一种电路板,包括导电图形、上侧感光树脂、上侧导电材料、上侧屏蔽层、下侧感光树脂、下侧导电材料及下侧屏蔽层,所述导电图形位于所述电路板厚度方向的中部,所述导电图形形成在所述上侧感光树脂的一侧表面,所述导电图形包括两条接地线及位于两条接地线之间的一条信号线,所述上侧感光树脂对应所述两条接地线开设有两条上侧沟槽,所述上侧导电材料填满所述上侧沟槽,所述上侧屏蔽层覆盖所述上侧感光树脂,所述下侧感光树脂覆盖所述导电图形,所述下侧感光树脂对应所述两条接地线开设有两条下侧沟槽,所述下侧导电材料填满所述下侧沟槽,所述下侧屏蔽层覆盖所述下侧感光材料,所述上侧屏蔽层、上侧导电材料、接地线、下侧导电材料及下侧屏蔽层围成闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒的中心轴上。
6.如权利要求5所述的电路板,其特征在于,所述电路板还包括上侧保护层及下侧保护层,所述上侧保护层覆盖所述上侧屏蔽层,所述下侧保护层覆盖所述下侧屏蔽层。
7.如权利要求5所述的电路板,其特征在于,每条所述下侧沟槽对应一条所述上侧沟槽,所述下侧沟槽与其对应的上侧沟槽之间的偏位公差小于75微米。
8.如权利要求5所述的电路板,其特征在于,所述上侧沟槽的槽宽自所述上侧感光树脂背离所述导电图形的表面向所述导电图形逐渐减小,所述下侧沟槽的槽宽自所述下侧感光树脂背离所述导电图形的表面向所述导电图形逐渐减小。
9.如权利要求5所述的电路板,其特征在于,所述导电图形还包括多条导线,所述两条接地线将所述多条导线与所述信号线间隔。
CN201510872539.0A 2015-12-02 2015-12-02 电路板及其制作方法 Pending CN106817836A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510872539.0A CN106817836A (zh) 2015-12-02 2015-12-02 电路板及其制作方法
TW104141407A TWI597003B (zh) 2015-12-02 2015-12-10 電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510872539.0A CN106817836A (zh) 2015-12-02 2015-12-02 电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN106817836A true CN106817836A (zh) 2017-06-09

Family

ID=59107599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510872539.0A Pending CN106817836A (zh) 2015-12-02 2015-12-02 电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN106817836A (zh)
TW (1) TWI597003B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113865A (zh) * 2019-05-28 2019-08-09 苏州福莱盈电子有限公司 一种防止高频信号泄露的线路板结构及其制作方法
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413836B (zh) * 2017-08-15 2021-04-20 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138347A (en) * 1993-12-10 2000-10-31 Ericsson Ge Mobile Communications Inc. Method and apparatus for the suppression of electromagnetic interference in an electronic system
CN1625925A (zh) * 2002-02-04 2005-06-08 英特尔公司 利用沟道/沟槽进行功率输送的功率-接地平面分割和过孔连接
CN203574934U (zh) * 2013-11-13 2014-04-30 方太勋 一种pcb板
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
TWI305479B (en) * 2006-02-13 2009-01-11 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138347A (en) * 1993-12-10 2000-10-31 Ericsson Ge Mobile Communications Inc. Method and apparatus for the suppression of electromagnetic interference in an electronic system
CN1625925A (zh) * 2002-02-04 2005-06-08 英特尔公司 利用沟道/沟槽进行功率输送的功率-接地平面分割和过孔连接
CN203574934U (zh) * 2013-11-13 2014-04-30 方太勋 一种pcb板
CN104837301A (zh) * 2014-02-12 2015-08-12 富葵精密组件(深圳)有限公司 具有屏蔽结构的柔性电路板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113865A (zh) * 2019-05-28 2019-08-09 苏州福莱盈电子有限公司 一种防止高频信号泄露的线路板结构及其制作方法
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Also Published As

Publication number Publication date
TW201724930A (zh) 2017-07-01
TWI597003B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
CN105304582B (zh) 封装结构及其制法
US9282632B2 (en) Multilayer circuit substrate
US20150235966A1 (en) Wiring board and semiconductor device using the same
CN104349575B (zh) 柔性电路板及其制作方法
CN108966478B (zh) 柔性电路板及其制作方法
CN106158773B (zh) 具有嵌入组件的半导体封装及其制造方法
JP2014170917A (ja) コモンモードフィルター及びその製造方法
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
CN104837301A (zh) 具有屏蔽结构的柔性电路板及其制作方法
US9786589B2 (en) Method for manufacturing package structure
US9986640B2 (en) Coil component and method of manufacturing the same
CN106817836A (zh) 电路板及其制作方法
CN107305848A (zh) 封装基板、封装结构及其制作方法
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
US20130133940A1 (en) System in package module and method of fabricating the same
CN105530768B (zh) 一种电路板的制作方法及电路板
CN106973483B (zh) 柔性电路板及其制作方法
JP5311669B2 (ja) 配線基板
CN105323956A (zh) 布线基板
JP7077005B2 (ja) 配線基板及びその製造方法
CN105592620A (zh) 电路板及其制法
CN107087341B (zh) 电路板及其制作方法
JP2012033529A (ja) 配線基板
CN113170578A (zh) 布线电路基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Applicant after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant after: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant after: Peng Ding Polytron Technologies Inc

Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd.

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Peng Ding Polytron Technologies Inc

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170609

RJ01 Rejection of invention patent application after publication