CN106816388B - 半导体封装结构及其制作方法 - Google Patents

Abstract

本发明提供一种半导体封装结构及其制作方法。其制作方法，包括以下步骤。提供封装基板。封装基板包括介电层、第一金属层以及第二金属层。图案化第二金属层，以形成线路层。形成阻焊层于线路层上，并局部覆盖线路层。配置载板于线路层与阻焊层上。移除介电层与第一金属层，以暴露出线路层。移除位于第一接点与第二接点之间的部分线路层，以暴露出阻焊层上的沟渠。使芯片电性连接于线路层。形成封装胶体于线路层与阻焊层上，并包覆芯片。移除载板。本发明的半导体封装结构的制作方法制作所得的半导体封装结构不具有核心层，因此半导体封装结构的整体厚度得以缩减，进而符合微型化的发展需求。

Description

半导体封装结构及其制作方法

技术领域

本发明涉及一种封装结构及其制作方法，尤其涉及一种半导体封装结构及其制作方法。

背景技术

在半导体产业中，集成电路(IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作以及集成电路的封装。在晶圆的集成电路制作完成之后，晶圆的主动面配置有多个芯片接垫(die pad)。最后，由晶圆切割所得的裸芯片可通过芯片接垫电性连接于承载器(carrier)。通常而言，承载器可为导线架(lead frame)或封装基板(packagesubstrate)，而芯片可通过打线接合(wire bonding)或覆晶接合(flip chip bonding)等方式连接至承载器上，以使芯片的芯片接垫与承载器的接点电性连接，进而构成芯片封装体。

芯片封装体的整体厚度例如是封装胶体的厚度、承载器的厚度以及外部端子的高度的总和。为满足芯片封装体微型化(miniaturization)的发展需求，常见的作法是减少承载器的厚度。然而，承载器的厚度的缩减有限，且会对其结构强度造成影响。因此，遂发展出无核心层(coreless)的承载器(例如基板)。

发明内容

本发明提供一种半导体封装结构，其承载器不具有核心层，故能减薄整体厚度。

本发明提供一种半导体封装结构的制作方法，其制作所得的半导体封装结构能具有较薄的厚度。

本发明提出一种半导体封装结构的制作方法，其包括以下步骤。提供封装基板。封装基板包括介电层、连接介电层的第一金属层以及连接第一金属层的第二金属层，其中第一金属层位于介电层与第二金属层之间。图案化第二金属层，以形成线路层，其中线路层具有第一接点与第二接点。形成阻焊层于线路层上，并使阻焊层局部覆盖线路层。配置载板于线路层与阻焊层上。移除介电层与第一金属层，以暴露出线路层。移除位于第一接点与第二接点之间的部分线路层，以暴露出阻焊层上的沟渠。使芯片通过第一接点与第二接点电性连接于线路层。形成封装胶体于线路层与阻焊层上，并使封装胶体包覆芯片。移除载板。

本发明提出一种半导体封装结构，其包括线路层、阻焊层、芯片、封装胶体以及多个外部端子。线路层具有第一接点与第二接点。阻焊层局部覆盖线路层，其中阻焊层暴露出第一接点与第二接点，且具有位于第一接点与第二接点之间的沟渠。芯片配置于线路层与阻焊层上，并通过第一接点与第二接点电性连接于线路层。芯片跨越沟渠的上方。封装胶体配置于线路层与阻焊层上，并包覆芯片。这些外部端子分别配置于被阻焊层所暴露出的线路层上。

基于上述，由于通过本发明的半导体封装结构的制作方法制作所得的半导体封装结构不具有核心层，因此半导体封装结构的整体厚度得以缩减，进而符合微型化的发展需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1L是本发明一实施例的半导体封装结构的制作流程的剖面示意图；

图1M是形成外部端子于图1L的半导体封装结构的剖面示意图；

图2A至图2F是本发明另一实施例的半导体封装结构的制作流程的剖面示意图；

图2G是形成外部端子于图2F的半导体封装结构的剖面示意图。

附图标记：

10：线路结构

100、100A：半导体封装结构

110：封装基板

111：介电层

112：第一金属层

113：第二金属层

114：线路层

114a：第一接点

114b：第二接点

120：阻焊层

121：表面

122：凹陷

123：沟渠

130、131：保焊层

140：载板

150：芯片

151：主动表面

152：焊球

160：封装胶体

170：外部端子

180：导电柱

190：焊线

具体实施方式

图1A至图1L是本发明一实施例的半导体封装结构的制作流程的剖面示意图。首先，请参考图1A，提供封装基板110。封装基板110包括介电层111、形成在介电层111上的第一金属层112(或称连接介电层111的第一金属层112)以及形成在第一金属层112的第二金属层113(或称连接第一金属层112的第二金属层113)，其中第一金属层112位于介电层111与第二金属层113之间。在本实施例中，第一金属层112与第二金属层113的数量分别是两个。前述两个第一金属层112分别位于介电层111的相对两侧，且各个第二金属层113对应形成于第一金属层112上。介电层111的材质可以氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅，或者是FR-4(环氧树脂玻璃纤维)基材、PI(聚亚酰胺树脂)基材或其他类似材质所构成的基材。第一金属层112与第二金属层113的材质可以是铜、铝、金、银、镍或前述金属的合金。如图1A所示，第一金属层112的厚度例如是小于第二金属层113的厚度。

接着，请参考图1B，例如以曝光显影的方式图案化第二金属层113以形成线路层114。在本实施例中，线路层114仍覆盖第一金属层112，且具有第一接点114a与第二接点114b。在其他实施例中，线路层可暴露出部分第一金属层，本发明对此不加以限制。接着，请参考图1C，例如以涂布、印刷或喷印等方式形成阻焊材料于线路层114上。接着，例如以曝光显影的方式图案化阻焊材料，以形成阻焊层120，使得阻焊层120局部覆盖线路层114，而暴露出第一接点114a与第二接点114b。

为防止暴露于阻焊层120的第一接点114a与第二接点114b产生氧化或硫化等现象，进一步形成保焊层130于第一接点114a与第二接点114b上，如图1D所示。一般来说，保焊层130可以是有机保焊膜(OSP)，或者是由不易氧化的金属材料所构成，例如通过电镀的方式形成镍/金层于第一接点114a与第二接点114b上。另一方面，线路层114、阻焊层120与保焊层130可构成线路结构10，其中各个线路结构10会与对应的第一金属层112相连接。接着，请参考图1E，分别于各个线路结构10上配置载板140。具体来说，各个载板140配置于对应的线路层114与阻焊层120上，并与对应的阻焊层120相互抵贴，而未与对应的线路层114有所接触。载板140例如是硬质基材或可挠性基材，且可通过离型膜(release film)贴合于阻焊层120。在进行后续的封装步骤时，载板140可作为暂时性的辅助支撑结构，用以支撑对应的线路结构10。

请继续参考图1D与图1E，线路结构10的数量例如是两个，其中这两个线路结构10分别位于介电层111的相对两侧，且各个线路结构10会与对应的载板140相配合。接着，请参考图1F，移除介电层111与第一金属层112(或称使各个线路结构10与对应的第一金属层112分离)。此时，线路层114中原先与第一金属层112相连接的部分会暴露于外。后续以其中一个线路结构10的封装制程作说明。接着，请参考图1G，例如以曝光显影的方式移除覆盖于阻焊层120上的部分线路层114，并使线路层114略低于阻焊层120中未被载板140所覆盖的表面121，以定义出多个凹陷122。

请参考图1H，例如以曝光显影的方式移除位于第一接点114a与第二接点114b之间的凹陷122内的线路层114，以暴露出阻焊层120的沟渠123。之后，请参考图1I，形成保焊层131于各个凹陷122内，以覆盖暴露于阻焊层120的线路层114，藉以防止线路层114产生氧化或硫化等现象。接着，请参考图1J，使芯片150通过第一接点114a与第二接点114b电性连接于线路层114。在本实施例中，芯片150的主动表面151与阻焊层120的表面121彼此面对，以使芯片150覆晶接合于第一接点114a与第二接点114b，且芯片150跨越沟渠123的上方。一般来说，在使芯片150覆晶接合于第一接点114a与第二接点114b之前，会先使芯片150上的凸块沾附助焊剂。接着，将沾附有助焊剂的凸块抵接第一接点114a与第二接点114b。之后，回焊(reflow)凸块，并通过助焊剂清除保焊层131，以使回焊凸块所形成的焊球152牢固地接合于第一接点114a与第二接点114b。由于第一接点114a与第二接点114b被沟渠123分隔开来，因此在回焊凸块时，沟渠123能汇集多余溢出的焊料，从而防止熔融的焊料溢流而搭接成锡桥(solder bridge)，以避免产生短路的现象。

接着，请参考图1K，形成封装胶体160于阻焊层120的表面121上，并使封装胶体160包覆芯片150与焊球152。另一方面，封装胶体160会覆盖线路层114的第一接点114a、第二接点114b以及保焊层131，并填入沟渠123。之后，请参考图1L，移除载板140，以暴露出保焊层130，其中芯片150与保焊层130分别位于线路层114的相对两侧。至此，半导体封装结构100的制作已大致完成。由于半导体封装结构100不具有核心层，因此半导体封装结构100的整体厚度得以缩减，进而符合微型化的发展需求。

图1M是形成外部端子于图1L的半导体封装结构的剖面示意图。请参考图1M，在制作得到如图1L所示的半导体封装结构100后，可进一步进行植球步骤，以形成多个外部端子170于被阻焊层120所暴露出的线路层114(即第一接点114a与第二接点114b未被封装胶体160所覆盖的一侧)上。一般来说，在进行植球步骤之前，会先涂布助焊剂于保焊层130上。接着，将锡球布植于助焊剂上。之后，回焊锡球，并通过助焊剂清除保焊层130，以使由回焊锡球所形成的外部端子170能牢固地接合于被阻焊层120所暴露出的线路层114(即第一接点114a与第二接点114b未被封装胶体160所覆盖的一侧)上。在本实施例中，外部端子170是采用球状栅格数组(BGA)的形式，本发明不限于此。在其他实施例中，外部端子可采用平面栅格数组(LGA)或针状栅格数组(PGA)等形式。

值得一提的是，本实施例是以有机保焊膜作为保焊层130来作说明，本发明不限于此。在其他实施例中，保焊层可以是镍/金层，于回焊锡球时，助焊剂可用以清除沾附于镍/金层上的杂质。

以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2A至图2F是本发明另一实施例的半导体封装结构的制作流程的剖面示意图。需说明的是，本实施例的半导体封装结构100A(显示于图2F)的部分制作步骤大致与图1A至图1F所示的制作步骤相同或相似，于此不再重复赘述。首先，请参考图2A，在完成使各个线路结构10与对应的第一金属层112分离(如图1F所示)之后，例如通过电镀的方式形成至少一导电柱180(示意地显示出两个)于线路层114上。这些导电柱180位于第一接点114a或第二接点114b的一侧。在本实施例中，第一接点114a与第二接点114b例如是位于这些导电柱180之间。在其他实施例中，导电柱的数量可以是大于两个，且围绕第一接点与第二接点。

接着，请参考图2B，例如以曝光显影的方式移除覆盖于阻焊层120上的部分线路层114，并使线路层114略低于阻焊层120中未被载板140所覆盖的表面121，以定义出多个凹陷122。接着，请参考图2C，形成保焊层131于各个凹陷122内，以覆盖暴露于阻焊层120的线路层114，藉以防止线路层114产生氧化或硫化等现象。同时，保焊层131也会形成于导电柱180上，藉以防止导电柱180产生氧化或硫化等现象。在本实施例中，位于第一接点114a与第二接点114b之间的沟渠123内的线路层114未被移除。换言之，将会有一部分的线路层114位于沟渠123内。

接着，请参考图2D，使芯片150通过第一接点114a与第二接点114b电性连接于线路层114。在本实施例中，芯片150的主动表面151背向于阻焊层120的表面121。换言之，芯片150配置于阻焊层120上，且跨越沟渠123的上方，以与第一接点114a与第二接点114b例如通过打线接合的方式而电性连接。详细而言，焊线190会接合于芯片150的主动表面151与第一接点114a，并接合于芯片150的主动表面151与及第二接点114b，以令芯片150与线路层114电性连接。一般来说，在使焊线190接合于第一接点114a与第二接点114b之前，会先采用稀酸或电浆来清除部分保焊层131，以暴露出第一接点114a与第二接点114b。

值得一提的是，本实施例是以有机保焊膜作为保焊层131来作说明，本发明不限于此。在其他实施例中，保焊层可以是镍/金层，而稀酸或电浆可用以清除沾附于镍/金层上的杂质。换言之，前述采用稀酸或电浆所进行的清除步骤需视保焊层的种类而定，以选择性地清除有机保焊膜或沾附于镍/金层上的杂质。

请参考图2E，形成封装胶体160于阻焊层120的表面121上，并使封装胶体160包覆芯片150与焊线190。另一方面，封装胶体160会覆盖线路层114的第一接点114a与第二接点114b，而被保焊层131所包覆的导电柱180会暴露于封装胶体160之外。之后，请参考图2F，移除载板140，以暴露出保焊层130，其中芯片150与保焊层130分别位于线路层114的相对两侧。至此，半导体封装结构100A的制作已大致完成。由于半导体封装结构100A不具有核心层，因此半导体封装结构100A的整体厚度得以缩减，进而符合微型化的发展需求。另一方面，暴露于封装胶体160之外的导电柱180可用以连接其他芯片、其他半导体封装结构或电子组件。如图2E所示，导电柱180的高度例如是小于封装胶体160的厚度。在其他实施例中，导电柱的高度可以是大于或等于封装胶体的厚度。

举例来说，半导体封装结构100A可与另一半导体封装结构进行堆栈，其中前述另一半导体封装结构与半导体封装结构100A相似，并通过导电柱与半导体封装结构100A的导电柱180电性连接。此时，前述另一半导体封装结的导电柱的高度例如是大于封装胶体的厚度，以便于半导体封装结构100A的导电柱180相配合。

图2G是形成外部端子于图2F的半导体封装结构的剖面示意图。请参考图2G，在制作得到图2F的半导体封装结构100A后，可进一步进行植球步骤，以形成多个外部端子170于被阻焊层120所暴露出的线路层114(即第一接点114a与第二接点114b未被封装胶体160所覆盖的一侧)上。一般来说，在进行植球步骤之前，会先涂布助焊剂于保焊层130上。接着，将锡球布植于保焊层130上。之后，回焊锡球，并通过助焊剂清除保焊层130，以使由回焊锡球所形成的外部端子170能牢固地接合于被阻焊层120所暴露出的线路层114(即第一接点114a与第二接点114b未被封装胶体160所覆盖的一侧)上。在本实施例中，外部端子170是采用球状栅格数组(BGA)的形式，本发明不限于此。在其他实施例中，外部端子可采用平面栅格数组(LGA)或针状栅格数组(PGA)等形式。

综上所述，由于通过本发明的半导体封装结构的制作方法所制得的半导体封装结构不具核心层，因此半导体封装结构的整体厚度得以缩减，进而符合微型化的发展需求。在其一实施例中，位于第一接点与第二接点之间的部分线路层会被移除，以暴露出阻焊层的沟渠。据此，能防止覆晶接合时，第一接点与第二接点上熔融的焊料溢流而搭接成锡桥，以避免产生短路的现象。在另一实施例中，位于第一接点与第二接点的周围的线路层可形成有导电柱，而前述导电柱可用以连接其他芯片、其他半导体封装结构或电子组件。另一方面，同样设置有导电柱的半导体封装结构可进行对向堆栈，并通过导电柱彼此电性连接。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (11)

1.一种半导体封装结构的制作方法，其特征在于，包括：

提供封装基板，所述封装基板包括介电层、连接所述介电层的第一金属层以及连接所述第一金属层的第二金属层，其中所述第一金属层位于所述介电层与所述第二金属层之间；

图案化所述第二金属层，以形成线路层，所述线路层全面覆盖所述第一金属层相对远离所述介电层的表面，其中所述线路层具有第一接点与第二接点；

形成阻焊层于所述线路层上，并使所述阻焊层局部覆盖所述线路层；

配置载板于所述线路层与所述阻焊层上；

移除所述介电层与所述第一金属层，以暴露出所述线路层；

移除位于所述第一接点与所述第二接点之间的部分所述线路层，以暴露出所述阻焊层上的沟渠；

使芯片通过所述第一接点与所述第二接点电性连接于所述线路层；

形成封装胶体于所述线路层与所述阻焊层上，并使所述封装胶体包覆所述芯片；以及

移除所述载板。

2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述芯片覆晶接合于所述第一接点与所述第二接点，以电性连接于所述线路层。

3.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：

在电性连接所述芯片与所述线路层之前，形成至少一导电柱于所述线路层上，其中所述导电柱位于所述第一接点或所述第二接点的一侧，并且暴露于所述封装胶体之外。

4.根据权利要求3所述的半导体封装结构的制作方法，其特征在于，还包括：

移除部分所述线路层，并形成保焊层于所述线路层与所述导电柱上。

5.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述芯片打线接合于所述第一接点与所述第二接点，以电性连接于所述线路层。

6.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：

在配置所述载板于所述线路层与所述阻焊层上之前，形成保焊层于所述线路层上。

7.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：

在电性连接所述芯片与所述线路层之前，移除部分所述线路层，并形成保焊层于所述线路层上。

8.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一金属层与所述第二金属层的数量分别是两个，所述两第一金属层分别位于所述介电层的相对两侧，各所述第二金属层连接对应的所述第一金属层。

9.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，还包括：

在移除所述载板后，形成多个外部端子于被所述阻焊层所暴露出的所述线路层上。

10.一种半导体封装结构，其特征在于，包括：

线路层，具有第一接点与第二接点；

阻焊层，局部覆盖所述线路层，其中所述阻焊层暴露出所述第一接点与所述第二接点，且具有位于所述第一接点与所述第二接点之间的沟渠；

芯片，配置于所述线路层与所述阻焊层上，并通过所述第一接点与所述第二接点电性连接于所述线路层，其中所述芯片跨越所述沟渠的上方；

封装胶体，配置于所述线路层与所述阻焊层上，并包覆所述芯片；以及

多个外部端子，分别配置于被所述阻焊层所暴露出的所述线路层上。

11.根据权利要求10所述的半导体封装结构，其特征在于，还包括：

至少一导电柱，配置于所述线路层上，其中所述导电柱位于所述第一接点或所述第二接点的一侧，并且暴露于所述封装胶体之外。