CN106711205B - 一种igbt及其制作方法 - Google Patents
一种igbt及其制作方法 Download PDFInfo
- Publication number
- CN106711205B CN106711205B CN201510784090.2A CN201510784090A CN106711205B CN 106711205 B CN106711205 B CN 106711205B CN 201510784090 A CN201510784090 A CN 201510784090A CN 106711205 B CN106711205 B CN 106711205B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- igbt
- isolation layer
- junction
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 122
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 3
- 210000003537 structural cell Anatomy 0.000 claims 6
- 238000005520 cutting process Methods 0.000 claims 2
- 230000002441 reversible effect Effects 0.000 abstract description 12
- 230000000903 blocking effect Effects 0.000 abstract description 9
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000007774 longterm Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种IGBT及其制作方法，该IGBT包括：半导体衬底、位于半导体衬底第一表面的正面结构和终端结构、位于半导体衬底第二表面的背面结构，和位于半导体衬底侧面的隔离层，隔离层覆盖半导体衬底的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在IGBT的侧面，从而避免了IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了IGBT的反向阻断能力。而且，本发明实施例所提供的IGBT制作方法，不需要长时间的热扩散，加工时间较短，对IGBT的生产效率影响不大。
Description
技术领域
本发明涉及IGBT技术领域，尤其涉及一种IGBT及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是一种压控型功率器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种高压开关被广泛应用到各个领域。
如图1和图2所示，IGBT包括有源区01和环绕在所述有源区01四周的终端区02，其中，所述终端区02的作用是提高所述IGBT的耐压能力，在所述IGBT关断时能够承受要求的电压。由于在实际制作中，通常是先制作包括多个周期性的IGBT结构的芯片，然后，再对包括多个周期性的IGBT结构的芯片进行划片，划分成多个包括单个IGBT结构的IGBT。而目前的IGBT只有正面具有终端结构，背面只有一个平面PN结，这个PN结的耗尽区03直接出现在划片时形成的断面04上，而断面04本身容易受到外界沾污，并具有比较严重的晶格缺陷，从而导致所述IGBT在其背面的PN结反偏时，其载流子容易从PN结边缘流出，产生漏电，使得IGBT的反向阻断能力较差，造成IGBT在换流时易发生损坏。
发明内容
为解决上述技术问题，本发明实施例提供了一种IGBT及其制作方法，以避免所述IGBT在其背面的PN结反偏时，其载流子从PN结边缘流出，产生漏电现象，提高所述IGBT的反向阻断能力。
为解决上述问题，本发明实施例提供了如下技术方案：
一种IGBT，包括：半导体衬底；位于所述半导体衬底第一表面的正面结构和终端结构；位于所述半导体衬底第二表面的背面结构，所述第二表面与所述第一表面为所述半导体衬底相对的两个表面；位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面。
优选的，所述半导体衬底为N型半导体层，所述隔离层为P型隔离层。
优选的，所述隔离层的掺杂离子为B离子。
优选的，所述隔离层的掺杂浓度范围为1016cm-3-1019cm-3，包括端点值。
优选的，所述隔离层沿垂直于第一表面至第二表面方向的厚度范围为0.1微米-5微米，包括端点值。
优选的，所述半导体衬底包括有源区和终端区，所述正面结构包括：位于所述半导体衬底第一表面有源区内的栅极结构，以及位于所述半导体衬底第一表面有源区内，且位于所述栅极结构两侧的发射极结构。
优选的，所述终端结构包括：位于所述半导体衬底第一表面终端区内，且靠近所述有源区一侧的主结；位于所述半导体衬底第一表面终端区内，且位于所述主结背离所述有源区一侧的场限环；位于半导体衬底第一表面终端区内，且位于所述场限环背离所述主结一侧的截止环。
优选的，所述背面结构包括：位于所述半导体衬底第二表面的集电极结构。
一种IGBT的制作方法，包括：提供半导体衬底；在所述半导体衬底第一表面形成正面结构和终端结构；在所述半导体衬底第二表面形成背面结构，所述第二表面和第一表面为所述半导体衬底相对的两个表面；在所述半导体衬底的侧面形成隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面。
优选的，所述隔离层的形成工艺为离子注入。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术IGBT，除包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构、位于所述半导体衬底第二表面的背面结构外，还包括位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在所述IGBT的侧面，从而避免了所述IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了所述IGBT的反向阻断能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中IGBT的俯视图；
图2为现有技术中IGBT的局部剖视图；
图3为另一种IGBT的局部剖视图；
图4为本发明一个实施例所提供的IGBT的局部剖视图。
具体实施方式
正如背景技术部分所述，现有技术中IGBT在其背面的PN结反偏时，其载流子容易从PN结侧面边缘流出，产生漏电，使得IGBT的反向阻断能力较差，造成IGBT在换流时易发生损坏。
发明人研究发现，现有技术中主要是通过在IGBT芯片加工一开始，便在划片要经过的区域形成很深的P型隔离区05，如图3所示，以避免IGBT在其背面的PN结反偏时，其载流子容易从PN结侧面边缘流出，产生漏电现象，提高IGBT的反向阻断能力较差，降低IGBT在换流时易发生损坏的概率。
但是，这种方法要避免IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，需要保证P型隔离区与背面集电极的P+区相连通，从而导致P型隔离区的形成需要长时间的热扩散，大大延长了IGBT的制作时间，降低了IGBT的生产效率。
有鉴于此，本发明实施例提供了一种IGBT，包括：
半导体衬底；
位于所述半导体衬底第一表面的正面结构和终端结构；
位于所述半导体衬底第二表面的背面结构，所述第二表面与所述第一表面为所述半导体衬底相对的两个表面；
位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面。
相应的，本发明实施例还提供了一种IGBT的制作方法，包括：
提供半导体衬底；
在所述半导体衬底第一表面形成正面结构和终端结构；
在所述半导体衬底第二表面形成背面结构，所述第二表面和第一表面为所述半导体衬底相对的两个表面；
在所述半导体衬底的侧面形成隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面。
本发明实施例所提供的IGBT及其制作方法，除包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构、位于所述半导体衬底第二表面的背面结构外，还包括位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在所述IGBT的侧面，从而避免了所述IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了所述IGBT的反向阻断能力。而且，本发明实施例所提供的IGBT制作方法，不需要长时间的热扩散，加工时间较短，对所述IGBT的生产效率影响不大。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图4所示，本发明实施例提供了一种IGBT，包括：半导体衬底1；位于所述半导体衬底1第一表面的正面结构和终端结构；位于所述半导体衬底1第二表面的背面结构，所述第二表面与所述第一表面为所述半导体衬底1相对的两个表面；位于所述半导体衬底1侧面的隔离层3，所述隔离层3覆盖所述半导体衬底1的侧面、终端结构的侧面和背面结构的侧面。优选的，所述隔离层3的掺杂类型与所述半导体衬底1的掺杂类型不同。
在上述实施例的基础上，在本发明的一个实施例中，所述半导体衬底1为N型半导体层，所述隔离层3为P型隔离层3，更优选的，所述半导体衬底1为轻掺杂N型半导体层，所述隔离层3为重掺杂P型隔离层，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个优选实施例中，所述隔离层3的掺杂离子为B离子，但本发明对此并不做限定，在本发明的其他实施例中，所述隔离层3的掺杂离子还可以为其他P型离子，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个具体实施例中，所述隔离层3的掺杂浓度范围为1016cm-3-1019cm-3，包括端点值，以避免所述隔离层3被穿通；所述隔离层3沿垂直于第一表面至第二表面方向的厚度优选为微米级，更优选位于0.1微米-5微米之间，包括端点值。在本发明的其他实施例中，所述隔离层3的掺杂浓度和厚度还可以为其他数值，本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个具体实施例中，所述半导体衬底1包括有源区10和终端区20，所述正面结构包括：位于所述半导体衬底1第一表面有源区10内的栅极结构(图中未示出)，以及位于所述半导体衬底1第一表面有源区10内，且位于所述栅极结构两侧的发射极结构(图中未示出)。由于所述栅极结构与所述发射极结构已为本领域人员所熟知，本发明对此不再详细赘述。
在上述任一实施例的基础上，在本发明的一个具体实施例中，所述终端结构包括：位于所述半导体衬底1第一表面终端区20内，且靠近所述有源区10一侧的主结4；位于所述半导体衬底1第一表面终端区20内，且位于所述主结4背离所述有源区10一侧的场限环5；位于半导体衬底1第一表面终端区20内，且位于所述场限环5背离所述主结4一侧的截止环6。优选的，所述场限环5的数量为三个，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个实施例中，所述背面结构包括：位于所述半导体衬底1第二表面的集电极结构2。具体的，在实施例的一个实施例中，所述集电极结构2包括：位于所述半导体衬底1表面的P型掺杂层21，以及位于所述P型掺杂层21表面的金属电极层22。
由上可知，本发明实施例所提供的IGBT，除包括：半导体衬底1、位于所述半导体衬底1第一表面的正面结构和终端结构、位于所述半导体衬底1第二表面的背面结构外，还包括位于所述半导体衬底1侧面的隔离层3，所述隔离层3覆盖所述半导体衬底1的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在所述IGBT的侧面，从而避免了所述IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了所述IGBT的反向阻断能力。而且，本发明实施例所提供的IGBT在制作时，不需要长时间的热扩散，加工时间较短，对所述IGBT的生产效率影响不大。
相应的，本发明实施例还提供了一种IGBT的制作方法，应用于本发明上述任一实施例所提供的IGBT，该方法包括：提供半导体衬底；
在所述半导体衬底第一表面形成正面结构和终端结构；
在所述半导体衬底第二表面形成背面结构，所述第二表面和第一表面为所述半导体衬底相对的两个表面；
在所述半导体衬底的侧面形成隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面。
在上述实施例的基础上，在本发明的一个优选实施例中，所述隔离层与所述半导体衬底的掺杂类型不同。
优选的，所述隔离层的形成工艺为离子注入，其注入离子为B离子，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个具体实施例中，在所述半导体衬底的第一表面形成正面结构和终端结构包括：
在所述半导体衬底第一表面的有源区内形成栅极结构；在所述半导体衬底第一表面的有源区内，且位于所述栅极两侧的区域形成发射极结构；在所述半导体衬底的第一表面的终端区内，且靠近所述有源区的一侧形成主结；在所述半导体衬底的第一表面的终端区内，且位于所述主结背离所述有源区的一侧形成场限环；在所述半导体衬底的第一表面的终端区内，且位于所述场限环背离所述主结的一侧形成截止环。
在上述实施例的基础上，在本发明的一个具体实施例中，在所述半导体衬底的第二表面形成背面结构包括：在所述半导体衬底的第二表面形成集电极结构，优选的，在所述半导体衬底的第二表面形成集电极结构包括：在所述半导体衬底的第二表面形成P型掺杂层；在所述P型掺杂层背离所述半导体衬底的一侧形成金属电极层。
需要说明的是，在实际制作中，通常是先制作包括多个周期性的IGBT结构的芯片，然后，再对包括多个周期性的IGBT结构的芯片进行划片，划分成多个包括单个IGBT结构的IGBT。因此，在本发明实施例所提供的制作方法是，先在芯片表面制作包括多个IGBT结构胞，然后将包括多个IGBT结构元胞的芯片划分成多个单个的IGBT结构元胞，划分完成后，再在各个IGBT结构元胞的侧面形成隔离层，制成IGBT。其中，所述IGBT结构元胞包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构以及位于所述半导体衬底第二表面的背面结构。
综上所述，本发明实施例所提供的IGBT及其制作方法，除包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构、位于所述半导体衬底第二表面的背面结构外，还包括位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面，使得本发明实施例所提供的IGBT中，其PN结不会出现在所述IGBT的侧面，从而避免了所述IGBT在其背面的PN结反偏时，其载流子从PN结侧面边缘流出，产生的漏电现象，提高了所述IGBT的反向阻断能力。而且，本发明实施例所提供的IGBT制作方法，不需要长时间的热扩散，加工时间较短，对所述IGBT的生产效率影响不大。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种IGBT，其特征在于，包括：
半导体衬底；
位于所述半导体衬底第一表面的正面结构和终端结构；
位于所述半导体衬底第二表面的背面结构，所述第二表面与所述第一表面为所述半导体衬底相对的两个表面；
位于所述半导体衬底侧面的隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面；
其中，所述IGBT由包括多个IGBT结构元胞的芯片切割而成，所述隔离层在所述多个IGBT结构元胞切割完成后形成；
所述IGBT结构元胞包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构以及位于所述半导体衬底第二表面的背面结构。
2.根据权利要求1所述的IGBT，其特征在于，所述半导体衬底为N型半导体层，所述隔离层为P型隔离层。
3.根据权利要求2所述的IGBT，其特征在于，所述隔离层的掺杂离子为B离子。
4.根据权利要求3所述的IGBT，其特征在于，所述隔离层的掺杂浓度范围为1016cm-3-1019cm-3，包括端点值。
5.根据权利要求4所述的IGBT，其特征在于，所述隔离层沿垂直于第一表面至第二表面方向的厚度范围为0.1微米-5微米，包括端点值。
6.根据权利要求1-5任一项所述的IGBT，其特征在于，所述半导体衬底包括有源区和终端区，所述正面结构包括：位于所述半导体衬底第一表面有源区内的栅极结构，以及位于所述半导体衬底第一表面有源区内，且位于所述栅极结构两侧的发射极结构。
7.根据权利要求6所述的IGBT，其特征在于，所述终端结构包括：位于所述半导体衬底第一表面终端区内，且靠近所述有源区一侧的主结；位于所述半导体衬底第一表面终端区内，且位于所述主结背离所述有源区一侧的场限环；位于半导体衬底第一表面终端区内，且位于所述场限环背离所述主结一侧的截止环。
8.根据权利要求7所述的IGBT，其特征在于，所述背面结构包括：位于所述半导体衬底第二表面的集电极结构。
9.一种IGBT的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底第一表面形成正面结构和终端结构；
在所述半导体衬底第二表面形成背面结构，所述第二表面和第一表面为所述半导体衬底相对的两个表面；
在所述半导体衬底的侧面形成隔离层，所述隔离层覆盖所述半导体衬底的侧面、终端结构的侧面和背面结构的侧面；
其中，所述IGBT由包括多个IGBT结构元胞的芯片切割而成，所述隔离层在所述多个IGBT结构元胞切割完成后形成；
所述IGBT结构元胞包括：半导体衬底、位于所述半导体衬底第一表面的正面结构和终端结构以及位于所述半导体衬底第二表面的背面结构。
10.根据权利要求9所述的制作方法，其特征在于，所述隔离层的形成工艺为离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510784090.2A CN106711205B (zh) | 2015-11-16 | 2015-11-16 | 一种igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510784090.2A CN106711205B (zh) | 2015-11-16 | 2015-11-16 | 一种igbt及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711205A CN106711205A (zh) | 2017-05-24 |
| CN106711205B true CN106711205B (zh) | 2021-12-21 |
Family
ID=58932018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510784090.2A Active CN106711205B (zh) | 2015-11-16 | 2015-11-16 | 一种igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711205B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975303A (zh) * | 2022-05-31 | 2022-08-30 | 国网智能电网研究院有限公司 | 高压功率芯片及其制造方法、半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102986011A (zh) * | 2010-08-12 | 2013-03-20 | 富士电机株式会社 | 半导体器件的制造方法 |
| CN103632960A (zh) * | 2013-11-27 | 2014-03-12 | 上海联星电子有限公司 | 一种rb-igbt的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
-
2015
- 2015-11-16 CN CN201510784090.2A patent/CN106711205B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102986011A (zh) * | 2010-08-12 | 2013-03-20 | 富士电机株式会社 | 半导体器件的制造方法 |
| CN103632960A (zh) * | 2013-11-27 | 2014-03-12 | 上海联星电子有限公司 | 一种rb-igbt的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711205A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6662429B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
| JP7114873B2 (ja) | 半導体装置 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| CN106463503B (zh) | 半导体装置 | |
| CN102867846B (zh) | 半导体器件 | |
| JP6026418B2 (ja) | バイポーラノンパンチスルー電力半導体デバイス | |
| CN107251205A (zh) | 半导体装置和半导体装置的制造方法 | |
| JP2016058636A (ja) | 半導体装置 | |
| WO2014112057A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20170309704A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN103915489B (zh) | 绝缘栅双极型晶体管 | |
| US9252212B2 (en) | Power semiconductor device | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN106711205B (zh) | 一种igbt及其制作方法 | |
| JP2012182391A (ja) | 半導体装置 | |
| JP5680460B2 (ja) | 電力用半導体装置 | |
| CN102005467A (zh) | 功率半导体器件的场环终端及其制作方法 | |
| CN205159334U (zh) | 一种完全空穴阻挡型槽栅igbt | |
| CN107845673A (zh) | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 | |
| CN108091567B (zh) | 半超结fs iegt结构及其制造方法 | |
| CN111066148B (zh) | 半导体装置 | |
| JP5292157B2 (ja) | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| CN106486361A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230927 Address after: D2-501, China Sensor Network International Innovation Park, No. 200 Linghu Avenue, Wuxi New District, Wuxi City, Jiangsu Province, 214000 Patentee after: JIANGSU ZHONGKE JUNSHINE TECHNOLOGY Co.,Ltd. Address before: Room 1513, Hongnan investment building, 939 Jinqiao Road, Pudong New Area, Shanghai, 200120 Patentee before: SHANGHAI LIANXING ELECTRONIC Co.,Ltd. Patentee before: JIANGSU ZHONGKE JUNSHINE TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |