[go: up one dir, main page]

CN106711038A - 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管 - Google Patents

制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管 Download PDF

Info

Publication number
CN106711038A
CN106711038A CN201610355310.4A CN201610355310A CN106711038A CN 106711038 A CN106711038 A CN 106711038A CN 201610355310 A CN201610355310 A CN 201610355310A CN 106711038 A CN106711038 A CN 106711038A
Authority
CN
China
Prior art keywords
layer
heterojunction structure
barrier layer
gate electrode
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610355310.4A
Other languages
English (en)
Inventor
F·尤克拉诺
A·塞维利诺
M·尼科特拉
A·帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN106711038A publication Critical patent/CN106711038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4735—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having delta-doped or planar-doped donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10D64/01358—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P14/24—
    • H10P14/3416—

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

一种用于制造HEMT晶体管(1；1’)的方法，包括以下步骤：提供晶片(30)，所述晶片包括半导体本体(5)和在所述半导体本体上的电介质层(32，7)，所述半导体本体包括异质结结构(3)，所述异质结结构由包括周期表III‑V族元素的半导体材料形成；刻蚀晶片(5)的选择性部分，因而暴露异质结结构(3)的一部分(6’；4’)；在异质结结构(3)的暴露部分(6’；4’)中形成界面层(11)，该界面层为由周期表III‑V族元素形成的半导体化合物；在所述界面层上形成栅极电极(8)，栅极电极(8)包括栅极电介质(8a)和栅极导电区域(8b)。

Description

制造HEMT晶体管的方法和 具有改进电子迁移率的HEMT晶体管
技术领域
本发明涉及用于制造电子器件的方法和由此得到的电子器件，电子器件特别地是HEMT晶体管(高电子迁移率晶体管)。
背景技术
本领域已知的是具有异质结构的HEMT晶体管，特别地由氮化镓(GaN)和铝镓氮(AlGaN)制成。例如，HEMT器件由于它们的高击穿阈值而适合用作功率开关。此外，HEMT晶体管的导电沟道中的高电流密度使得能够得到导电沟道的低通态电阻(RON)。
为了支持HEMT晶体管在高功率应用中的使用，已经引入具有常关沟道的HEMT晶体管。具有凹入栅极端子的HEMT器件已经证实特别有利于用作具有常关沟道的晶体管。这种类型的器件例如从Wantae Lim等人在Electrochem.Solid-State Lett.2011,volume14,issue 5,H205-H207的“Normally-Off Operation of Recessed-GateAlGaN/GaN HFETs for High Power Applications”中获知。
该HEMT晶体管具有以异质结构在深度上延伸直到达到GaN层的栅极沟槽。在所述沟槽中延伸的是栅极金属化结构，该栅极金属化结构通过栅极电介质层与形成异质结构的AlGaN/GaN层隔开。栅极沟槽的形成通过已知的化学刻蚀步骤而得到，并且产生各种性质的形态缺陷，例如甚至广泛的表面波纹或者由刻蚀工艺产生的一般损害(例如凹陷或突起)。
在具有凹入栅极端子的HEMT晶体管的制造中的关键步骤之一确切地在于，在属于异质结构的GaN半导体层与栅极电介质之间的界面处的缺陷的最小化。这种缺陷的存在实际上是减小的阈值电压、高噪声信号、高通态电阻和一般的器件性能水平的下降等广泛问题的原因。
为了减少前述界面缺陷，相关文献报道了大量技术，其中在电介质和栅极金属化结构的沉积步骤之前进行沟槽的清洁。
如Neeraj Nepal在Applied Physics Express,Volume 4,Number 5,2011的“Assessment of GaN Surface Pretreatment for Atomic LayerDeposited High-k Dielectrics”中所教示的，沟槽的清洁可以使用食人鱼(Piranha)溶液和氢氟酸(HF)来执行。
另一已知类型的方法设想使用TMAH(四甲基氢氧化铵)，如Ki-Won Kim等人在IEEE Electron Device Letters,Volume 32,Issue 10,October 2011的“Effects of TMAH Treatment on Device Performanceof Normally Off Al2O3/GaN MOSFET”中所建议的，其中目的在于降低沟槽中的暴露表面的粗糙度以及减少在沟槽本身的形成期间从侵略性等离子体刻蚀衍生的表面损害。
即使上面提及的方法使得能够得到性能水平的改进，但是场效应迁移率也是相对低的(<60cm2/Vs)。
提出的其它方法设想通过沟槽暴露的GaN表面在高温(600℃-900℃)下进行热处理，以便限制诸如氧和碳的污染物的吸收。在没有吸收的方面而言，在950℃的温度下得到良好结果。然而，在该温度下的热处理会造成对暴露的GaN表面的严重损害。
因此需要提供用于制造HEMT晶体管的方法和HEMT晶体管，作为在现有技术中提出的方法和晶体管的备选方案并且将克服上面阐述的缺点。
发明内容
根据本发明，因而提供用于制造HEMT晶体管的方法和HEMT晶体管，如所附权利要求所限定的那样。
附图说明
为了更好地理解本发明，现在仅通过非限制性示例的方式并且参照附图来描述其优选实施例，在附图中：
图1示出了根据本公开的一个实施例的常开型的HEMT晶体管；
图2示出了根据本公开的另一实施例的常关型的HEMT晶体管；
图3A至图3G示出了用于制造图1的HEMT晶体管的步骤；
图4A至图4F示出了用于制造图2的HEMT晶体管的步骤；
图5示出了在图2的HEMT晶体管中的电子迁移率的图；以及
图6示出了根据本公开的另一实施例的常关型的HEMT。
具体实施方式
图1在正交轴X、Y、Z的三轴系统中示出了基于氮化镓的常开型的HEMT器件1，该器件包括：衬底2，例如由硅或碳化硅(SiC)或蓝宝石(Al2O3)制成；本征氮化镓(GaN)的沟道层4，在衬底2之上延伸并且具有在约10nm和10μm之间的厚度，例如约1μm(但在任何情况下其都可能具有100μm或更大的厚度)；本征铝镓氮(AlGaN)或更一般地为基于氮化镓的三元或四元合金的化合物(诸如AlxGa1-xN、AlInGaN、InxGa1-xN和AlxIn1-xAl)的阻挡层6，在沟道层4之上延伸并且具有在约5nm和400nm之间的厚度，例如约15nm；电介质材料(诸如氮化硅(Si3N4)或氧化硅(Si3O2))的绝缘层7，在阻挡层6的顶侧6a上延伸；以及栅极区域8，在源极区域10和漏极区域12之间的半导体本体3中延伸。
沟道层4和阻挡层6形成异质结构3。衬底2、沟道层4和阻挡层6在下文中作为整体由术语“半导体本体5”来限定。异质结构3因而在沟道层4的下侧4a与阻挡层6的顶侧6a之间延伸，沟道层4的下侧4a形成与下覆衬底2的界面的部分。半导体本体5容纳有源区域3a，该有源区域3a构成HEMT器件的有源部分。
栅极区域8在横向上(即，沿着X)通过绝缘层7的相应部分与源极区域10和漏极区域12隔开。栅极区域8是凹入类型的，即，它在深度上延伸通过绝缘层7直到它达到阻挡层6。换言之，栅极区域8形成在穿过绝缘层7挖出的沟槽9中。可任选地，沟槽9延伸通过阻挡层6的一部分(例如，针对1nm-10nm的深度)。
沟槽9通过界面层11部分地填充，界面层11例如为诸如AlXGa1-XN的材料，或通常为由属于III-V族的元素形成的半导体化合物，特别是包含氮化物。界面层11在沟槽9的底部和内侧壁之上延伸。栅极电介质层8a在沟槽9中在界面层11上延伸，面向沟槽9的底部和侧壁。栅极金属化结构8b完成对沟槽9的填充并在栅极电介质层8a之上延伸。栅极电介质层8a和栅极金属化结构8b形成HEMT器件1的栅极区域。
界面层11可以备选地为本征类型或掺杂的(具有N或P掺杂)。N型掺杂的使用使得能够以阈值电压(VTH)为代价来改善通态电阻的值(RON减小)，而P型掺杂的使用使得能够以RON为代价来改善阈值电压的值(VTH增加)。本征类型掺杂的使用是实现RON和VTH之间平衡的中间方案。
根据其它实施例(未示出)，如果需要，则半导体本体5如类似地由此容纳的有源区域3那样可以包括适当掺杂或本征类型的GaN或GaN合金的单层或多层。
为例如金属的导电材料的源极区域10和漏极区域12在半导体本体5中在深度上延伸，完全穿过阻挡层6并部分地穿过沟道层4并且在沟道层4中终止。
栅极区域8在与有源区域3a对应的区域中延伸。此外应注意，界面层11沿着沟槽9的壁、即沿着栅极区域8而在栅极电介质层8a与绝缘层7之间延伸，以及在绝缘层7之上延伸。可任选地，可以至少部分地去除填充区域11的在绝缘层7之上和/或在栅极电介质层8a与绝缘层7之间延伸的部分。
一般地，沟槽9可以在阻挡层6的表面6a上终止，或者部分地穿透到阻挡层6中，甚至仅最少例如针对1nm和几十nm之间的深度穿透到阻挡层6中。
图2示出了根据本公开的另一实施例的常关型HEMT器件1’。图2的HEMT器件1’和图1的HEMT器件1共同的元件由相同的参考标号表示并且不再进行描述。
图2的HEMT器件1’具有在深度上延伸、完全穿过阻挡层6直到达到沟槽4的沟槽19。沟槽19容纳凹入的栅极区域18。
沟槽19的底部和侧壁由界面层21涂覆，界面层21仅部分地填充沟槽19。界面层21为诸如GaN、AlGaN或AlXGa1-XN的材料，或为由属于III-V族的元素形成的半导体化合物，特别是包含氮化物。栅极电介质层18a在界面层21之上延伸并因而面向沟槽19的底部和侧壁。栅极金属化结构18b完成对沟槽19的填充并在栅极电介质层18a之上延伸。栅极电介质层18a和栅极金属化结构18b形成HEMT器件1’的栅极区域。
界面层21可以备选地为本征类型或者是掺杂的(具有N或P掺杂)。特别地，具有P型(例如用镁原子)掺杂的界面层实现增加阈值电压的优势。
栅极区域18在有源区域3a之上延伸并且在Z方向上垂直地对准到有源区域3a，并且沿着Z达到最大深度，该最大深度小于由源极区域10和漏极区域12达到的最大深度。此外，填充区域21沿着沟槽19的侧壁、即沿着栅极区域18而在栅极电介质层18a与绝缘层7之间延伸，以及在绝缘层7之上延伸。可任选地，可以至少部分地去除填充区域21的在绝缘层7之上和/或在栅极电介质层18a与绝缘层7之间延伸的部分。
一般地，沟槽19可以在沟槽层4的表面4a处终止，或者可以部分地延伸到沟槽层4中，甚至仅最少地例如针对范围在1nm和几百nm之间的深度延伸到沟槽层4中。
以下参照图3A至3G描述用于制造图1的HEMT器件1的步骤。
图3A在横截面图中示出了根据本发明一个实施例的用于制造HEMT器件的步骤期间的晶片30的一部分。晶片30与已经参照图1所述和在其中示出的相同的元件由相同的参考标号标示并且不再详细描述。
具体地(图3A)，提供晶片30，晶片30包括：衬底2，例如由硅(Si)或碳化硅(SiC)或氧化铝(Al2O3)制成，具有在Z方向上彼此相反的前侧2a和后侧2b；氮化镓(GaN)的沟道层4，具有邻近衬底2的前侧2a且覆盖在前侧2a上方延伸的其自己的下侧4a；以及铝镓氮(AlGaN)的阻挡层6，在沟道层4上方延伸。阻挡层6和沟道层4形成异质结构3。
根据本公开，形成在阻挡层6的前侧上的是电介质或绝缘材料的钝化层或电介质层32，电介质或绝缘材料诸如氮化硅(SiN)、氧化硅(SiO2)或一些其它材料。钝化层32具有包括在5nm和300nm之间的厚度，例如100nm，并且由CVD(化学气相沉积)或ALD(原子层沉积)形成，并且在制造步骤的结束时将形成绝缘层7。
然后(图3B)，例如通过光刻和刻蚀步骤来选择性去除钝化层32，以便去除其在晶片30的如下区域中的选择性部分：在后续步骤中将在该区域中形成HEMT器件的栅极区域(即，在有源区域3a的部分上)。
刻蚀步骤可以在下覆的阻挡层6处停止或者部分地进行到阻挡层6中(后一方案在图3B中示出)。在任一情况下，都暴露下覆的阻挡层6的表面部分6’。阻挡层6的刻蚀例如通过干法刻蚀执行。去除的阻挡层6的部分产生沿Z具有例如包括在0至5nm之间的深度的空腔。
因而形成沟槽9，沟槽9贯穿钝化层32的厚度并且针对下覆的阻挡层6的一部分而延伸。
接下来(图3C)，在阻挡层6的表面部分6’处执行特别是铝镓氮(AlXGa1-XN)的界面层11的沉积或生长的步骤。通常，可以经由有机金属前体的使用来生长由属于周期表III-V族的元素形成的半导体化合物的层，该有机金属前体包含铝原子(诸如三甲基铝(TMAl)和类似的化合物)和镓原子(诸如三甲基镓(TMGa)、三乙基镓(TEGa)和类似的化合物，更通常地为属于包含镓(Ga)、铝(Al)和/或氮化镓和铝镓氮的掺杂剂的化合物(烷基金属)族的任何化合物)。使这些在CVD反应器内利用由分子氢(H2)和/或氮(N2)构成的气体载体，在高于500℃但低于1000℃的温度下与诸如氨气(NH3)的气态化合物起反应。
该步骤在CVD、特别是MOCVD(金属有机化学气相沉积)反应器中在如下环境中执行：具有三甲基镓(TMGa)和/或三甲基铝(TMAl)作为有机金属前体，具有氨气(NH3)作为含氮的气态化合物，并且具有分子氮(N2)或氢(H2)作为气体载体。反应器中的温度包括在大约500℃和1000℃之间，优选地在650℃和850℃之间，特别地在700℃和800℃之间。这些温度范围使得能够获得界面层11的良好质量，同时不会对已经形成的器件的层有任何损害。
按照以下所述方式来执行反应过程。在生长过程的初始步骤中，使温度处于期望的操作值(例如750℃)。在温度上升期间，在没有氢的情况下，在反应器中引入氮气(N2)，以便保护表面6’免于在前述操作温度下存在氢的环境中将发生的N和/或Ga和/或Al原子由于从固相转变为气相而从该表面释放或去吸附的现象。
与氮气一起，可选地将氨气(NH3)以诸如5<N2/NH3<15、优选为8<N2/NH3<12、例如N2/NH3＝10的与氮气的比率引入到反应室中。
当达到期望的工作温度时，例如TMAl的包含铝(Al)的前体以及例如TMGa的包含镓(Ga)的前体被引入到反应室中。在AlGaN层的沉积的情况中，优选两个种类的前体(Ga和Al)之间的比率有利于镓。在已经达到工作温度之后，可以进一步在反应室中引入诸如包含Ga和/或Al的其它烷基金属的有机金属前体。选择所述有机金属前体的引入的流量低于100μmol/min，优选地低于75μmol/min，特别地在35μmol/min和65μmol/min之间。
界面层11的生长遵循上面给出的协定来执行，直到获得具有小于10nm、优选地小于5nm、例如在1nm和3nm之间的厚度的层。
然后(图3D)，例如通过沉积形成的是栅极电介质层8a，栅极电介质层8a例如由选自氮化铝(AlN)、氮化硅(SiN)、氧化铝(Al2O3)和氧化硅(SiO2)中的材料制成。栅极电介质层8a具有在1nm和50nm之间选择的厚度，例如20nm。
然后(图3E)，执行在晶片30上沉积导电材料的步骤，以在栅极电介质层8a上形成导电层38，特别是以便填充沟槽9。例如，导电层38是金属材料，诸如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pa)、钨(W)、硅化钨(WSi2)、钛铝(Ti/Al)、镍金(Ni/Au)。
然后通过本身已知的光刻和刻蚀步骤选择性地去除导电层38，以便从晶片30消除导电层38，除了导电层38在沟槽9中延伸的部分，以形成栅极金属化结构8b。栅极金属化结构8b和栅极电介质8a作为整体形成图1的HEMT器件的凹入栅极区域8。接下来(图3F)，执行对栅极电介质8a、钝化层32、界面层11、阻挡层6和沟道层4的掩蔽刻蚀的一个或多个进一步步骤，以去除它们在晶片30的将形成HEMT器件1的源极区域10和漏极区域12的区域中延伸的选择性部分。钝化层32的部分的去除导致如图1所示的绝缘层7的形成。
具体地，在栅极区域8的沿X的相对侧上并且在距栅极区域8一定距离处形成开口34a和34b。
然后(图3G)，执行形成欧姆接触的步骤，以通过溅射或蒸发，在晶片30上并且特别地在开口34a、34b内部沉积导电材料，特别是诸如钛(Ti)或铝(Al)的金属或者其合金或化合物，来得到源极区域10和漏极区域12。然后执行对由此沉积的金属层的后续刻蚀步骤，以从晶片30去除所述金属层，除了在开口34a和34b内部延伸的金属部分，从而在所述开口34a和34b中分别形成源极区域10和漏极区域12。
然后，例如在包括在大约500℃和900℃之间的温度下、时间从20秒到5分钟的RTA(快速热退火)步骤使得能够形成源极区域10和漏极区域12与下覆区域的电极欧姆接触(其呈现二维电子气-2DEG)。
因而形成了图1所示的HEMT器件1。
图4A至图4D示出了根据本发明实施例的用于制造HEMT器件的步骤，作为图3A至图3G的备选，特别是用于制造图2的HEMT器件1’。
更具体地(图4A)，在已经根据参照图3A描述的那样处理晶片50之后(并因而在此不再描述)，执行钝化层32的刻蚀和阻挡层6的刻蚀，直到达到沟道层4。可以进一步如图4A所示例如经由ALE(原子层刻蚀)对沟道层4的部分进行刻蚀。所去除的沟道层4的部分沿Z具有包括在1nm和400nm之间的值，例如10nm。
因而形成沟槽19，沟槽19在晶片50中在深度上延伸、完全穿过钝化层32和阻挡层6并在沟道层4的顶表面上或者在沟道层4中终止。通过沟槽19因而露出沟道层4的区域4’。
然后(图4B)，在沟槽层4的表面部分4’处执行沉积或生长氮化镓(GaN)的界面层21的步骤。更一般地，界面层是由属于周期表III-V族的元素形成的半导体化合物，特别地包含氮化物。该步骤在CVD、特别是MOCVD反应器中在如下环境中执行：具有来自三甲基镓(TMGa)、三甲基铝(TMAl)和氨气(NH3)中的至少一种作为前体，并且具有氮气(N2)作为气体载体。生长室中的温度包括在大约500℃和1000℃之间，优选地在600℃和900℃之间，特别是在700℃和850℃之间。这些温度范围使得能够形成界面层21的良好质量，同时不会对已经形成的器件的层有任何损害。
反应器以下述方式操作。在生长过程的初始步骤中，使温度处于期望的工作值(例如775℃)。在温度上升期间，在反应器中引入氮气(N2)。该步骤优选地在没有氢的情况下执行，以便保护表面4’(以及通过沟槽19暴露的阻挡层6的部分)免于在前述工作温度下存在氢的环境中将发生的N和/或Ga和/或Al的原子由于从固相转变为气相而从该表面释放或去吸附的现象。
与氮气一起，可任选地将氨气(NH3)以诸如1<N2/NH3<10、优选为3<N2/NH3<7、例如N2/NH3＝5的与氮气的比率引入到反应室中。
当达到期望的工作温度时，将包含镓(Ga)的前体例如TMGa引入到反应室中。选择镓前体的引入的流量低于100μmol/min，优选地低于75μmol/min，特别地在35μmol/min和65μmol/min之间。将在NH3与含镓前体之间的比率(称为V/III比率)选择在2000<V/III<8000的范围中，特别地在4000<V/III<6000的范围中，例如V/III＝5000。
根据上面提供的协定执行界面层21的生长，直到获得具有小于10nm、优选地小于5nm、例如在1nm和3nm之间的厚度的层。
然后(图4C)，例如通过沉积形成的是栅极电介质层18a，栅极电介质层18a例如由选自氮化铝(AlN)、氮化硅(SiN)、氧化铝(Al2O3)和氧化硅(SiO2)中的材料制成。栅极电介质层18a具有在1nm和50nm之间选择的厚度，例如20nm。接下来(图4D)，执行在晶片50上沉积导电材料的步骤，以在栅极电介质层18a上形成导电层48，特别是完全填充沟槽19。例如，导电层48是金属材料，诸如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pa)、钨(W)、硅化钨(WSi2)、钛铝(Ti/Al)和镍金(Ni/Au)。
然后利用本身已知的光刻和刻蚀步骤选择性地去除导电层48，以便从晶片50消除导电层48，除了导电层48在沟槽19中延伸以形成栅极金属化结构18b的部分。栅极金属化结构18b和栅极电介质18a作为整体形成图2的HEMT器件的凹入栅极区域18。
然后(图4E)，执行对电介质层18a、接口层21、钝化层32、阻挡层6和沟道层4的掩蔽刻蚀的一个或多个进一步的步骤，以去除它们在晶片50的将形成HEMT器件1’的源极区域10和漏极区域12的区域中延伸的选择性部分。钝化层32的部分的去除导致如图2所示的绝缘层7的形成。
具体地，在栅极区域18的沿X的相对侧上并且在距栅极区域18一定距离处形成开口54a和54b。
然后(图4F)，执行形成欧姆接触的步骤，以通过溅射或蒸发，在晶片50上并且特别是在开口54a、54b内部沉积导电材料，特别是诸如钛(Ti)或铝(Al)之类的金属或者其合金或化合物，来得到源极区域10和漏极区域12。然后执行刻蚀由此沉积的金属层的后续步骤，以从晶片50去除所述金属层，除了在开口54a和54b内延伸的金属部分，以在所述开口54a和54b中分别形成源极区域10和漏极区域12。
因而形成图2所示的HEMT器件1’。
同样参照根据图3A至图3G的实施例的HEMT器件1，根据本发明的一个方面，其设想在形成栅极区域8的步骤之前形成界面层11。界面层11特别地是与用于阻挡层6的材料相同的材料。然而，该条件至此不是必需的，因为对于界面层11而言由基于氮化镓的三元或四元合金的化合物制成是足够的，例如AlxGa1-xN、AlInGaN、InxGa1-xN和AlxIn1-xAl。界面层11的形成使得可以消除或者至少减少与现有技术中存在的且由用于形成栅极沟槽的刻蚀步骤产生的界面缺陷相关联的问题。实际上，界面层11的生长消除了由先前刻蚀引起的缺陷性(例如，通过填充可能的空间或凹陷)，并因而消除了捕获电荷载流子的原因。
利用根据图4A至图4F的步骤得到的HEMT器件1’，可以实现类似的优势。
因此，与根据现有技术可用的技术相比，根据本公开改善了HEMT器件1、1’的操作和功能特性(特别是VTH和/或RON)。
根据本发明提供的HEMT器件表明高电子迁移率值，接近350cm2/Vs，如图5所示。
此外，根据本发明，对于阻挡区域6的厚度没有约束，关于阻挡层6中铝的浓度也没有约束，以便调整阈值电压VTH和/或通态电阻RON的值，如与现有技术的情况相反的那样。因此，可以选择阻挡层6具有期望的厚度以优化HEMT器件的一般操作，对应铝浓度也是类似的。
最后，根据本发明的制造方法利用高灵活度的设计使得可以经由外延生长提供异质结构，而绝不会限制选择生长AlGaN和GaN(或其合金)的最佳方法和对应的厚度。
最后应清楚的是，可以对这里所描述和图示的内容进行修改和变形，而并不由此脱离如所附权利要求所限定的本发明的范围。
例如，在衬底2与沟道层4之间的界面处，可以存在氮化镓及其化合物的另外一个或多个过渡层(未示出)，诸如AlGaN或AlN，具有用于减少衬底2与沟道层4之间的晶格失配的界面的功能。
此外，如所述的那样，有源区域3a包括GaN或GaN合金的一个或多个层，其构成器件的有源部分，具有根据待得到的器件(例如但不仅仅是HEMT晶体管、肖特基二极管、MESFET等)适当选择的厚度、阻挡物浓度和合金类型(例如GaN和/或AlxGayN)。
源极接触和漏极接触的金属化结构可以进一步在晶片的前面上设置成与层6的顶面6a欧姆接触，或者部分地凹入在单个层6内。
源极接触、漏极接触和栅极接触的金属化结构可以使用适于诸如形成AlSiCu/Ti、Al/Ti或W插塞或其它的接触的目的的任何材料来制作。
根据图6所示的本发明的另一变体，以类似于已经参照图4A至图4F所述的方式得到HEMT器件1”，该HEMT器件1”进一步包括铝镓氮(AlGaN)或铟镓氮(InGaN)的缓冲层60，该缓冲层60在衬底2和沟道层4之间延伸。在这种情况下，半导体本体5还包括缓冲层60。该缓冲层60实现二维电子气(2DEG)在栅极区域处的导电沟道中的更好的耗尽。如果存在缓冲层，则根据图2的实施例的凹入栅极区域18可以完全延伸穿过沟道层4并在沟道层4与下覆的缓冲层60之间的界面处终止(以在图中未示出的方式)或在下覆的缓冲层60内终止(如图6所示)。

Claims (16)

1.一种用于制造HEMT晶体管(1；1’；1”)的方法，包括以下步骤：
-提供晶片(30；50)，所述晶片包括半导体本体(5)和在所述半导体本体上的电介质层(32，7)，所述半导体本体包括异质结结构(3)，所述异质结结构由包括周期表III-V族元素的半导体材料形成；
-在所述异质结结构(3)处刻蚀所述半导体本体(5)的选择性部分，以形成具有侧壁和底壁的凹部(9；19)；
-在所述凹部的侧壁和底壁上形成界面层(11；21)，所述界面层为由周期表III-V族元素形成的半导体化合物；以及
-在所述界面层(11；21)上的所述凹部(9；19)中形成栅极电极(8；18)，所述栅极电极包括栅极电介质(8a；18a)和栅极导电区域(8b；18b)。
2.根据权利要求1所述的方法，其中刻蚀所述半导体本体(5)的选择性部分的步骤包括刻蚀所述电介质层(32，7)以及所述异质结结构(3)的部分，使得所述凹部(9；19)在所述异质结结构内终止。
3.根据权利要求2所述的方法，其中所述异质结结构由第一材料的阻挡层(6)形成，所述第一材料的阻挡层(6)在第二材料的沟道层(4)之上延伸，所述第一材料和所述第二材料具有不同的带隙，
以及其中刻蚀所述异质结结构(3)的步骤包括针对等于或大于1nm但小于所述阻挡层本身厚度的深度，排它地去除所述阻挡层(6)的表面部分。
4.根据权利要求2所述的方法，其中所述异质结结构由第一材料的阻挡层(6)形成，所述第一材料的阻挡层(6)在第二材料的沟道层(4)之上延伸，所述第一材料和所述第二材料具有不同的带隙，以及
其中刻蚀所述异质结结构(3)的步骤包括贯穿所述阻挡层(6)的厚度来刻蚀所述阻挡层(6)，并且针对等于或大于1nm且小于所述沟道层(4)本身厚度的深度来刻蚀所述沟道层(4)的表面部分。
5.根据前述权利要求中任一项所述的方法，其中所述异质结结构由氮化镓的化合物形成，
形成所述界面层(11；21)的步骤包括形成进一步包括氮化物的层。
6.根据前述权利要求中任一项所述的方法，其中所述半导体本体(5)包括导电材料的缓冲层(60)，所述导电材料包括周期表III-V族元素，所述缓冲层(60)在所述异质结结构(3)下方延伸，以及
其中刻蚀所述半导体本体(5)的选择性部分的步骤包括贯穿所述异质结结构的厚度去除所述异质结结构的选择性部分，以暴露所述缓冲层(60)的一部分。
7.根据前述权利要求中任一项所述的方法，其中形成所述界面层(11；21)包括以下步骤：
-在容纳所述晶片(30；50)的生长室中，在包括于500℃和1000℃之间的温度下，在具有氮气N2和氨气NH3的环境中以5<N2/NH3<15的比率进行生成；
-在所述生长室中以小于100μmol/min的流量引入基于镓和/或铝的烷基金属族的至少一种前体气体；以及
-生长所述界面层，直到得到等于或小于10nm的厚度。
8.根据前述权利要求中任一项所述的方法，还包括以下步骤：
-去除所述电介质层(32)的在所述栅极电极(8；18)的相应侧上并且与之相距一定距离处的选择性部分，以形成相应的沟槽(34a，34b；44a，44b)，所述沟槽完全延伸穿过所述电介质层(32)以暴露所述异质结结构(3)的部分；以及
-在所述沟槽中沉积金属材料，用于形成与所述异质结结构(3)的相应欧姆接触，
所述欧姆接触分别为所述HEMT晶体管的源极电极(10)和漏极电极(12)。
9.根据前述权利要求中任一项所述的方法，其中形成所述界面层(11；21)的步骤备选地包括：提供本征类型的界面层，利用P型的掺杂剂种类掺杂所述界面层，或者利用N型的掺杂剂种类掺杂所述界面层。
10.一种HEMT晶体管(1；1’；1”)，包括：
半导体本体(5)，包括异质结结构(3)，所述异质结结构(3)由包括周期表III-V族元素的半导体材料形成；
电介质层(32,7)，在所述半导体本体上；
栅极电极(8；18)，包括栅极电介质(8a；18a)和栅极导电区域(8b；18b)，所述栅极电极呈现在所述异质结结构处的所述半导体本体(5)中延伸的凹入部分，
其特征在于，进一步包括由周期表III-V族元素形成的半导体化合物的界面层(11；21)，所述界面层围绕所述栅极电极(8；18)的凹入部分，使得所述栅极电极通过所述界面层(11；21)与所述半导体本体(5)隔开。
11.根据权利要求10所述的HEMT晶体管，其中所述异质结结构(3)包括：第一材料的沟道层(4)以及第二材料的阻挡层(6)，所述阻挡层(6)在所述沟道层(4)之上延伸，所述第一材料和所述第二材料具有不同带隙，
所述栅极电极(8；18)针对等于或大于1nm但小于所述阻挡层(6)厚度的深度而在所述阻挡层(6)中延伸。
12.根据权利要求10所述的HEMT晶体管，其中所述异质结结构(3)包括：第一材料的沟道层(4)以及第二材料的阻挡层(6)，所述阻挡层(6)在所述沟道层(4)之上延伸，所述第一材料和所述第二材料具有不同带隙，
所述栅极电极(8；18)贯穿所述阻挡层(6)的厚度延伸并且针对等于或大于1nm但小于所述沟道层厚度的深度而在所述沟道层(4)中延伸。
13.根据权利要求10所述的HEMT晶体管，其中所述半导体本体(5)包括导电材料的缓冲层(60)，所述导电材料包括周期表III-V族元素，所述缓冲层(60)在所述异质结结构(3)下方延伸，所述栅极电极(8；18)贯穿所述异质结结构(3)的厚度而延伸直到达到所述缓冲层(60)。
14.根据权利要求10至13中任一项所述的HEMT晶体管，其中所述异质结结构包括氮化镓化合物，并且所述界面层(11；21)进一步包括氮化镓。
15.根据权利要求14所述的HEMT晶体管，其中所述氮化镓的化合物包括GaN和AlGaN。
16.根据权利要求10至15中任一项所述的HEMT晶体管，其中所述界面层(11；21)备选地为本征类型、具有P型掺杂或具有N型掺杂。
CN201610355310.4A 2015-11-12 2016-05-25 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管 Pending CN106711038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102015000072114 2015-11-12
ITUB2015A005503A ITUB20155503A1 (it) 2015-11-12 2015-11-12 Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica

Publications (1)

Publication Number Publication Date
CN106711038A true CN106711038A (zh) 2017-05-24

Family

ID=55315668

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620488509.XU Active CN206059396U (zh) 2015-11-12 2016-05-25 Hemt晶体管
CN201610355310.4A Pending CN106711038A (zh) 2015-11-12 2016-05-25 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620488509.XU Active CN206059396U (zh) 2015-11-12 2016-05-25 Hemt晶体管

Country Status (4)

Country Link
US (3) US9882040B2 (zh)
CN (2) CN206059396U (zh)
DE (1) DE102016109876B4 (zh)
IT (1) ITUB20155503A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755308A (zh) * 2017-11-08 2019-05-14 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
WO2019114837A1 (zh) * 2017-12-15 2019-06-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN110875383A (zh) * 2018-08-30 2020-03-10 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
CN113745331A (zh) * 2020-05-28 2021-12-03 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN114220869A (zh) * 2021-11-24 2022-03-22 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN114937697A (zh) * 2022-05-18 2022-08-23 智兴新能电子科技(南京)有限公司 一种氮化物晶体管增强型器件的结构及其制作方法
CN115207086A (zh) * 2022-07-05 2022-10-18 中国科学院微电子研究所 磷化铟高电子迁移率晶体管及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
WO2017111888A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Envelope-tracking control techniques for highly-efficient rf power amplifiers
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
US10388753B1 (en) * 2017-03-31 2019-08-20 National Technology & Engineering Solutions Of Sandia, Llc Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
US10153273B1 (en) * 2017-12-05 2018-12-11 Northrop Grumman Systems Corporation Metal-semiconductor heterodimension field effect transistors (MESHFET) and high electron mobility transistor (HEMT) based device and method of making the same
US10541313B2 (en) * 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
US10692857B2 (en) * 2018-05-08 2020-06-23 Vanguard International Semiconductor Corporation Semiconductor device combining passive components with HEMT
TWI740058B (zh) * 2018-08-17 2021-09-21 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10700189B1 (en) 2018-12-07 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
FR3096832B1 (fr) * 2019-05-28 2022-05-13 St Microelectronics Rousset Structure de transistor
TWI717133B (zh) * 2019-12-06 2021-01-21 財團法人工業技術研究院 鈣鈦礦層的形成方法以及包含鈣鈦礦層的結構的形成方法
WO2022110149A1 (en) * 2020-11-30 2022-06-02 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US12317562B2 (en) 2021-11-16 2025-05-27 Globalfoundries U.S. Inc. High electron mobility transistors having barrier liners and integration schemes
US12243936B2 (en) 2021-12-28 2025-03-04 Raytheon Company AIN channel heterostructure field effect transistor
TWI808715B (zh) * 2022-04-08 2023-07-11 睿緒應用材料股份有限公司 電晶體的製作方法
TWI897008B (zh) * 2023-08-08 2025-09-11 世界先進積體電路股份有限公司 半導體結構的形成方法
CN118553786A (zh) * 2024-05-17 2024-08-27 重庆奕能科技有限公司 半导体器件
CN118588736A (zh) * 2024-05-20 2024-09-03 重庆奕能科技有限公司 半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
US20110186855A1 (en) * 2010-01-30 2011-08-04 Jamal Ramdani Enhancement-Mode GaN MOSFET with Low Leakage Current and Improved Reliability
US20110215424A1 (en) * 2010-03-08 2011-09-08 Furukawa Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN103066121A (zh) * 2011-10-19 2013-04-24 三星电子株式会社 晶体管及其制造方法
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
CN102171830B (zh) * 2008-07-31 2015-07-08 克里公司 常关型半导体器件及其制造方法
CN105655395A (zh) * 2015-01-27 2016-06-08 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN105870010A (zh) * 2015-02-10 2016-08-17 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
CN206059396U (zh) * 2015-11-12 2017-03-29 意法半导体股份有限公司 Hemt晶体管

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP5071377B2 (ja) * 2006-03-16 2012-11-14 富士通株式会社 化合物半導体装置及びその製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2008112868A (ja) 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2008153330A (ja) 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
JP2010135640A (ja) 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US8344418B2 (en) * 2009-12-23 2013-01-01 Intel Corporation Materials for interfacing high-K dielectric layers with III-V semiconductors
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US8653559B2 (en) 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
WO2014097526A1 (ja) * 2012-12-20 2014-06-26 パナソニック株式会社 電界効果トランジスタおよびその製造方法
TWI549297B (zh) * 2014-11-06 2016-09-11 國立交通大學 高電子遷移率電晶體及其製造方法
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
CN102171830B (zh) * 2008-07-31 2015-07-08 克里公司 常关型半导体器件及其制造方法
US20110186855A1 (en) * 2010-01-30 2011-08-04 Jamal Ramdani Enhancement-Mode GaN MOSFET with Low Leakage Current and Improved Reliability
US20110215424A1 (en) * 2010-03-08 2011-09-08 Furukawa Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN103066121A (zh) * 2011-10-19 2013-04-24 三星电子株式会社 晶体管及其制造方法
JP2013118343A (ja) * 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
CN105655395A (zh) * 2015-01-27 2016-06-08 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN105870010A (zh) * 2015-02-10 2016-08-17 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
CN206059396U (zh) * 2015-11-12 2017-03-29 意法半导体股份有限公司 Hemt晶体管

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755308A (zh) * 2017-11-08 2019-05-14 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
CN109755308B (zh) * 2017-11-08 2022-04-29 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
WO2019114837A1 (zh) * 2017-12-15 2019-06-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US11682713B2 (en) 2017-12-28 2023-06-20 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures with two-step etching
CN110875383A (zh) * 2018-08-30 2020-03-10 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN110875383B (zh) * 2018-08-30 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN113745331A (zh) * 2020-05-28 2021-12-03 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN114220869A (zh) * 2021-11-24 2022-03-22 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN114220869B (zh) * 2021-11-24 2023-11-07 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN114937697A (zh) * 2022-05-18 2022-08-23 智兴新能电子科技(南京)有限公司 一种氮化物晶体管增强型器件的结构及其制作方法
CN115207086A (zh) * 2022-07-05 2022-10-18 中国科学院微电子研究所 磷化铟高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
US20180108767A1 (en) 2018-04-19
ITUB20155503A1 (it) 2017-05-12
CN206059396U (zh) 2017-03-29
US20180323296A1 (en) 2018-11-08
US10396192B2 (en) 2019-08-27
DE102016109876A1 (de) 2017-05-18
US10032898B2 (en) 2018-07-24
DE102016109876B4 (de) 2023-06-22
US9882040B2 (en) 2018-01-30
US20170141218A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
CN206059396U (zh) Hemt晶体管
US11038047B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US12457765B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
CN103367418B (zh) 高电子迁移率晶体管及其形成方法
CN103187436B (zh) 高电子迁移率晶体管及其形成方法
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US10516023B2 (en) High electron mobility transistor with deep charge carrier gas contact structure
CN103187441B (zh) 高电子迁移率晶体管及其形成方法
US9373689B2 (en) High electron mobility transistor and method of forming the same
EP2306500A2 (en) Compound semiconductor device and method of manufacturing the same
US20110079822A1 (en) Compound semiconductor device and manufacturing method
CN103579328A (zh) 高电子迁移率晶体管及其制造方法
JP2011146613A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
US20250015142A1 (en) Semiconductor device
JP2015079806A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524