[go: up one dir, main page]

CN106601810A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN106601810A
CN106601810A CN201510673054.9A CN201510673054A CN106601810A CN 106601810 A CN106601810 A CN 106601810A CN 201510673054 A CN201510673054 A CN 201510673054A CN 106601810 A CN106601810 A CN 106601810A
Authority
CN
China
Prior art keywords
germanium
concentration
silicon
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510673054.9A
Other languages
English (en)
Inventor
秦长亮
殷华湘
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510673054.9A priority Critical patent/CN106601810A/zh
Publication of CN106601810A publication Critical patent/CN106601810A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10P14/38—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种FinFET制造方法，采用了一次或者多次氧化工艺，对低浓度的锗硅层进行处理，消耗其中的硅原子，进而增加锗原子的浓度，有利于获得具有更高迁移率的器件沟道，使FinFET性能进一步的提高成为可能；同时，由于本发明的衬底采用了体硅衬底，相比于SOI衬底，可以大幅降低成本，而且氧化工艺与传统工艺兼容，并不会增加工艺难度。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法领域，具体而言，涉及一种FinFET半导体器件的制造方法。
背景技术
近30年来，半导体器件一直按照摩尔定律等比例缩小，半导体集成电路的特征尺寸不断缩小，集成度不断提高。随着技术节点进入深亚微米领域，例如100nm以内，甚至45nm以内，传统场效应晶体管(FET)，也即平面FET，开始遭遇各种基本物理定律的限制，使其等比例缩小的前景受到挑战。众多新型结构的FET被开发出来，以应对现实的需求，其中，集成了高迁移率沟道的FinFET就是一种很具等比例缩小潜力的新结构器件。
高迁移率沟道FinFET器件的制作方法通常为在硅衬底上生长高迁移率沟道材料。高迁移率沟道通常由高迁移率材料构成，如锗，锗硅，三五族材料，二六族材料等。在生长完成高迁移率材料之后，形成由高迁移率材料构成的鳍片(Fin)。现有技术中相对比较简单的集成方案为在硅衬底直接外延一层锗硅作为高迁移率材料，之后进行图案化处理，形成鳍片；再后形成STI结构，进行电学隔离。
但是常规的集成工艺面临一些问题。当高迁移率材料例如锗的浓度越高时，载流子迁移率越高，但是随着锗浓度的升高，锗硅或者锗的外延层的关键厚度(critical thickness，即超过这个厚度就会产生较多的缺陷)就会降低；而当外延层中缺陷较多时，沟道材料的载流子迁移率将会退化，从而阻碍提高器件的性能。另外，如果通过热氧化来提高锗的浓度，会导致在高温过程中锗向衬底扩散，从而造成锗流失而无法获得具有较高浓度锗的器件沟道。现有技术中通常采用SOI衬底来解决扩散问题，衬底中的埋氧层将会阻止锗向衬底内的扩散，但是SOI衬底的高昂成本阻止了这一方案的更广泛应用。
因此，需要提供一种新的FinFET制造方法，以更加简便、有效的方法形成高迁移率沟道。
发明内容
本发明提出了一种FinFET制造方法，采用对高迁移率材料层进行氧化处理的方式，更加简便、有效的方法形成高迁移率沟道FinFET器件。
本发明提供了一种半导体器件制造方法，用于制造FinFET器件，包括如下步骤：
提供衬底；
在所述衬底上形成防锗扩散阻挡层；
在所述防锗扩散阻挡层上形成低浓度锗硅层；
进行一次或者多次氧化工艺，消耗所述低浓度锗硅层中的硅，从而提高所述低浓度锗硅层中的锗含量，形成高浓度锗硅层。
根据本发明的一个方面，在进行一次或者多次氧化工艺之后，形成包括所述高浓度锗硅层的鳍片。
根据本发明的一个方面，所述防锗扩散阻挡层包括碳元素。
根据本发明的一个方面，所述低浓度锗硅层采用外延工艺形成，锗浓度为5％-50％。
根据本发明的一个方面，所述氧化工艺的参数为：温度500～1200℃，氧化时间为1分钟～10小时。
本发明的优点在于：采用了一次或者多次氧化工艺，对低浓度的锗硅层进行处理，消耗其中的硅原子，进而增加锗原子的浓度，有利于获得具有更高迁移率的器件沟道，使FinFET性能进一步的提高成为可能；同时，由于本发明的衬底采用了体硅衬底，相比于SOI衬底，可以大幅降低成本，而且氧化工艺与传统工艺兼容，并不会增加工艺难度。
附图说明
图1-4本发明提供的半导体制造方法的流程示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，具体而言，涉及一种FinFET器件制造方法。下面，参见说明书附图，将详细描述本发明提供的半导体器件制造方法。
首先，参见附图1，提供衬底1，在衬底1上形成防锗扩散阻挡层2。在本发明优选实施例中，衬底1为体硅衬底，相比于SOI衬底，其有利于降低成本。防锗扩散阻挡层2用于防止随后形成的高迁移率外延层中的杂质元素扩散至衬底以及防止衬底1内的掺杂元素扩散至外延层中，可以采用在衬底1上注入或者外延的方式形成。防锗扩散阻挡层2包括原子序数小于锗的元素，优选采用碳元素产生阻挡作用，其厚度优选为厚度为1-100nm，优选为5-20nm。
接着，参见图2，在防锗扩散阻挡层2上形成低浓度锗硅层3。其中，形成低浓度锗硅层3的方式为外延。其中，“低浓度”是相对于之后通过氧化工艺提高了锗浓度的高迁移率锗硅材料层而言的，优选地，低浓度锗硅层3中锗的浓度为5％-50％，优选为25％-50％。低浓度锗硅层3的厚度依据所要形成的FinFET器件鳍片高度而设定，优选为10nm-100nm,优选为30nm-60nm。
之后，参见图3，进行一次或者多次氧化工艺，消耗低浓度锗硅层3中的硅，从而提高低浓度锗硅层3中的锗含量，获得高浓度锗硅层4，其锗的浓度为40～80％。氧化工艺的设置为：氧化工艺气氛为含氧元素的气体，优选为氧气；氧化温度为500～1200℃，优选为500～1050℃；氧化时间优选为1分钟～10小时，优选为10分钟～2小时。此处氧化工艺可根据需要选择进行一次或者多次氧化，氧化时间以及氧化温度根据上述设置进行选择。氧化工艺中，低浓度锗硅层3中的硅被氧化而生成氧化硅，经过一次或者多次的氧化工艺处理，低浓度锗硅层3中的硅被消耗。在这个过程后，低浓度锗硅层3中的锗浓度升高，进而变成高浓度锗硅层4。
接着，参见图4，在获得高浓度锗硅层4之后，形成包括高浓度锗硅层4的鳍片，以及不同鳍片之间的隔离结构5。
以上，本发明的半导体器件制造方法已得到说明。在本发明的方法中，采用了一次或者多次氧化工艺，对低浓度的锗硅层进行处理，消耗其中的硅原子，进而增加锗原子的浓度，有利于获得具有更高迁移率的器件沟道，使FinFET性能进一步的提高成为可能；同时，由于本发明的衬底采用了体硅衬底，相比于SOI衬底，可以大幅降低成本，而且氧化工艺与传统工艺兼容，并不会增加工艺难度。
本发明的方法不仅可以针对锗硅材料层，还可以针对其它适于采用氧化工艺分离硅和高迁移率元素材料的材料层。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构和/或工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (5)

1.一种半导体器件制造方法，用于制造FinFET器件，其特征在于包括如下步骤：
提供衬底；
在所述衬底上形成防锗扩散阻挡层；
在所述防锗扩散阻挡层上形成低浓度锗硅层；
进行一次或者多次氧化工艺，消耗所述低浓度锗硅层中的硅，从而提高所述低浓度锗硅层中的锗含量，形成高浓度锗硅层。
2.根据权利要求1所述的方法，其特征在于，在进行一次或者多次氧化工艺之后，形成包括所述高浓度锗硅层的鳍片。
3.根据权利要求1所述的方法，其特征在于，所述防锗扩散阻挡层包括碳元素。
4.根据权利要求1所述的方法，其特征在于，所述低浓度锗硅层采用外延工艺形成，锗浓度为5％-50％。
5.根据权利要求1所述的方法，其特征在于，所述氧化工艺的参数为：温度500～1200℃，氧化时间为1分钟～10小时。
CN201510673054.9A 2015-10-16 2015-10-16 半导体器件制造方法 Pending CN106601810A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510673054.9A CN106601810A (zh) 2015-10-16 2015-10-16 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510673054.9A CN106601810A (zh) 2015-10-16 2015-10-16 半导体器件制造方法

Publications (1)

Publication Number Publication Date
CN106601810A true CN106601810A (zh) 2017-04-26

Family

ID=58553834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510673054.9A Pending CN106601810A (zh) 2015-10-16 2015-10-16 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN106601810A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构
US20140170839A1 (en) * 2012-12-17 2014-06-19 Globalfoundries Inc. Methods of forming fins for a finfet device wherein the fins have a high germanium content
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构
US20140170839A1 (en) * 2012-12-17 2014-06-19 Globalfoundries Inc. Methods of forming fins for a finfet device wherein the fins have a high germanium content
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device

Similar Documents

Publication Publication Date Title
CN106449755B (zh) 全门n纳米丝器件以及该器件的制造方法
CN104916541B (zh) 形成半导体器件和FinFET器件的方法及FinFET器件
US9985030B2 (en) FinFET semiconductor device having integrated SiGe fin
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
CN101866885A (zh) Finfet元件的制造方法
US20180350984A1 (en) Semiconductor devices with core-shell structures
CN104835744A (zh) 具有松弛硅/锗鳍片的集成电路
CN105374679B (zh) 半导体装置及其制造方法
TW202406095A (zh) 具有碳摻雜釋放層的單體互補場效電晶體
CN105762080A (zh) 具有替代通道材料的电性绝缘鳍片结构及其制法
Yeh et al. Characterizing the electrical properties of a novel junctionless poly-Si ultrathin-body field-effect transistor using a trench structure
TW201618193A (zh) 用於製作包括具有不同應變狀態之電晶體通道之半導體結構之方法及相關半導體結構
CN104269439A (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
US9634143B1 (en) Methods of forming FinFET devices with substantially undoped channel regions
US9425289B2 (en) Methods of forming alternative channel materials on FinFET semiconductor devices
US20150255353A1 (en) Forming source/drain regions with single reticle and resulting device
CN106558490A (zh) 半导体器件及其制作方法
CN104409410A (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN106601810A (zh) 半导体器件制造方法
CN107424994B (zh) 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法
CN103137706A (zh) 基于应变硅技术的深耗尽沟道晶体管
CN107658227A (zh) 源/漏的形成方法以及半导体器件的形成方法
CN100466255C (zh) 半导体结构及其制作方法
CN108172546B (zh) 一种cmos纳米线及其制造方法
US9349798B1 (en) CMOS structures with selective tensile strained NFET fins and relaxed PFET fins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426