[go: up one dir, main page]

CN106298939A - 一种具有复合介质层结构的积累型dmos - Google Patents

一种具有复合介质层结构的积累型dmos Download PDF

Info

Publication number
CN106298939A
CN106298939A CN201610705724.5A CN201610705724A CN106298939A CN 106298939 A CN106298939 A CN 106298939A CN 201610705724 A CN201610705724 A CN 201610705724A CN 106298939 A CN106298939 A CN 106298939A
Authority
CN
China
Prior art keywords
doped region
type
heavily doped
dmos
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610705724.5A
Other languages
English (en)
Inventor
李泽宏
曹晓峰
陈哲
李爽
陈文梅
林育赐
谢驰
任敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610705724.5A priority Critical patent/CN106298939A/zh
Publication of CN106298939A publication Critical patent/CN106298939A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于功率半导体技术领域，特别涉及一种具有复合介质层结构的积累型DMOS。本发明公开的具有复合介质层结构的积累型DMOS，其特征在于通过在具有复合介质层结构的DMOS中引入积累型区域，使得DMOS在电场分布改善的同时，阈值电压较低，且导通电阻较小。采用本发明可以具有较大的正向电流、较小的阈值电压、较小的导通电阻、较小的栅漏电流以及更高的抗漏极电压震荡对栅极影响的能力等优良特性。

Description

一种具有复合介质层结构的积累型DMOS
技术领域
本发明属于功率半导体技术领域，特别涉及一种具有复合介质层结构的积累型DMOS。
背景技术
随着电力电子技术向高频大功率应用领域快速发展，VDMOS成为电力电子领域中的不可替代的重要器件之一。
VDMOS器件通常采用二次扩散或离子注入技术形成，是多元胞器件，易于集成，功率密度大，且多子导电，频率特性好。目前VDMOS是功率MOS的主流器件之一。作为功率开关，VDMOS具有耐压高、开关速度快、低导通电阻、低驱动功率、良好热稳定性、低噪声及简单的制造工艺等优点而广泛应用与开关电源、交流传动、变频电源、计算机设备等各种领域，并取得理想效果。
在低压和超低压方向，漏源通态电阻(specific on-resistance)Rds(on)和单位面积栅极电荷Qg是两个重要参数。减小源漏通态电阻有利于降低通态损耗，减小栅极电荷则有利于降低开关损耗。但是，现在很难对两个参数同时进行大幅度的优化，这是因为以现有的工艺，优化其中的任何一个参数必将对另一个参数带来一定不利的影响。为了提高DMOS的性能，国内外提出了Trench底部厚SiO2结构(BOX)和分栅结构(Split-gate)等新型结构。一般情况下，BOX结构的“Miller”电荷比Split-gate的高，但它的栅极电荷比Split-gate的低。但是，由于Split-gate结构可利用其第一层多晶层(Shield)作为“体内场板”来降低漂移区的电场，所以Split-gate结构通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的TRENCH MOS产品。
虽然国内外公司在优化导通电阻和栅电荷方面取得了较大的进展，但是近年来，激烈的市场竞争对器件的性能要求越来越高，所以如何采用先进的MOSFET结构设计同时降低器件Rds(on)及Qg仍然是各个厂家努力的方向。本发明提出的结构可以进一步改善器件的通态损耗和开关损耗。
发明内容
本发明针对上述问题，提出一种具有复合介质层结构的积累型DMOS，通过在具有复合介质层结构的DMOS中引入积累型区域，使得DMOS在电场分布改善的同时，阈值电压较低，且导通电阻较小。
本发明的技术方案：一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极13；所述N-漂移区3上层具有N-型轻掺杂区9、P型掺杂区11、P+重掺杂区12和N+重掺杂区10；所述P+重掺杂区12和N+重掺杂区10的上表面与金属化源极13接触，所述N+重掺杂区10位于两侧的P+重掺杂区12之间并与其相互接触；所述P型掺杂区11位于P+重掺杂区12的正下方并与其相互接触；所述N-型轻掺杂区9位于N+重掺杂区10的正下方并与其相互接触；所述N-漂移区3还具有槽型栅电极和体内场板6，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区10和N-型轻掺杂区9后延伸入N-漂移区3中；所述槽型栅电极包括控制栅电极4、屏蔽栅电极5、第一介质材料7和第二介质材料8，其中第一介质材料7的上表面与金属化源极13接触，控制栅电极4位于第一介质材料7中；所述第二介质材料8位于第一介质材料7的正下方并与其相互接触，所述屏蔽栅电极5位于第二介质材料8中，屏蔽栅电极5的上表面与第一介质材料7接触；所述体内场板6沿垂直方向依次贯穿P+重掺杂区12和P型掺杂区11后延伸入N-漂移区3中；所述体内场板6的上表面与金属化源极13接触，体内场板6的上部侧面被第一介质材料7包围，体内场板6的下部侧面和底部被第二介质材料8包围；所述屏蔽栅电极5和金属化源极13短接；当器件正向导通时，控制栅电极4接正电位，金属化漏极1接正电位，金属化源极13接零电位；当器件反向阻断时，控制栅电极4和金属化源极13短接且接零电位，金属化漏极1接正电位。
进一步的，所述第一介质材料7为二氧化硅。
进一步的，所述第二介质材料8为具有高介电常数的介质材料，且与第一介质材料7不同。
进一步的，所述控制栅电极4、屏蔽栅电极5、体内场板6的材料为多晶硅。
本发明的有益效果为，具有较大的正向电流、较小的阈值电压、较小的导通电阻、较小的栅漏电流以及更高的抗漏极电压震荡对栅极影响的能力等优良特性。
附图说明
图1是本发明提供的一种具有复合介质层结构的积累型DMOS的剖面结构示意图；
图2是本发明提供的一种具有复合介质层结构的积累型DMOS在外加零电压时，耗尽线示意图；
图3是本发明提供的一种具有复合介质层结构的积累型DMOS外加电压到达阈值电压时的电流路径示意图；
图4是同种介质层结构积累型DMOS的击穿电流电压图；
图5是复合介质层结构积累型DMOS的击穿电流电压图；
图6是复合介质层结构积累型DMOS的击穿电流路径图；
图7是复合介质层结构积累型DMOS的击穿电流路径图；
图8是同种介质层结构积累型DMOS在x＝5.1μm处的纵向电场分布图；
图9是复合介质层结构积累型DMOS在x＝5.1μm处的纵向电场分布图；
图10至图18是本发明提供的一种具有复合介质层结构的积累型DMOS的制造工艺流程示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
如图1所示，本发明的一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极13；所述N-漂移区3上层具有N-型轻掺杂区9、P型掺杂区11、P+重掺杂区12和N+重掺杂区10；所述P+重掺杂区12和N+重掺杂区10的上表面与金属化源极13接触，所述N+重掺杂区10位于两侧的P+重掺杂区12之间并与其相互接触；所述P型掺杂区11位于P+重掺杂区12的正下方并与其相互接触；所述N-型轻掺杂区9位于N+重掺杂区10的正下方并与其相互接触；所述N-漂移区3还具有槽型栅电极和体内场板6，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区10和N-型轻掺杂区9后延伸入N-漂移区3中；所述槽型栅电极包括控制栅电极4、屏蔽栅电极5、第一介质材料7和第二介质材料8，其中第一介质材料7的上表面与金属化源极13接触，控制栅电极4位于第一介质材料7中；所述第二介质材料8位于第一介质材料7的正下方并与其相互接触，所述屏蔽栅电极5位于第二介质材料8中，屏蔽栅电极5的上表面与第一介质材料7接触；所述体内场板6沿垂直方向依次贯穿P+重掺杂区12和P型掺杂区11后延伸入N-漂移区3中；所述体内场板6的上表面与金属化源极13接触，体内场板6的上部侧面被第一介质材料7包围，体内场板6的下部侧面和底部被第二介质材料8包围；所述屏蔽栅电极5和金属化源极13短接；当器件正向导通时，控制栅电极4接正电位，金属化漏极1接正电位，金属化源极13接零电位；当器件反向阻断时，控制栅电极4和金属化源极13短接且接零电位，金属化漏极1接正电位。
本发明的工作原理为：
(1)器件的正向导通
本发明所提供的一种具有复合介质层结构的积累型DMOS，其正向导通时的电极连接方式为：控制栅电极4接正电位，金属化漏极1接正电位，金属化源极13接零电位。当控制栅电极4为零电压或所加正电压非常小时，由于P型掺杂区11的掺杂浓度大于N-型轻掺杂区9的掺杂浓度，P型掺杂区11和N-型轻掺杂区9所构成的PN结的内建电势会使得P型掺杂区11和二氧化硅栅氧化层7之间的N-型轻掺杂区9耗尽，电子通道被阻断，如图2所示，此时积累型DMOS仍处于关闭状态。
随着控制栅电极4所加正电压的增加，P型掺杂区11和N-型轻掺杂区9所构成的PN结的内建势垒区逐渐缩小。由于N-型轻掺杂区9的存在，器件更容易开启，从而降低了阈值电压。当控制栅电极4所加正电压等于或大于开启电压之后，由于二氧化硅氧化层7侧面处的N-型轻掺杂区9内产生多子电子的积累层，这为多子电流的流动提供了一条低阻通路，如图3所示，此时积累型DMOS导通，多子电子在金属化漏极1正电位的作用下从N+重掺杂区10流向金属化漏极1。另外，由于屏蔽栅电极5的作用，栅漏电容Cgd有一部分被耦合为栅源电容Cgs，所以该结构具有更高的输入电容(Ciss)和“Miller”电容(Cgd)比值，从而拥有更高的抗漏极电压震荡对栅极影响的能力。
(2)器件的反向阻断
本发明所提供的一种具有复合介质层结构的积累型DMOS，其反向阻断时的电极连接方式为：槽型栅电极4和金属化源极13短接且接零电位，金属化漏极1接正电位。
当增大反向电压时，由于体内场板6的存在，体内场板6和N-漂移区3构成横向电场，N-漂移区3首先耗尽，承受反向电压。继续增大反向电压时，耗尽层边界将向靠近金属化漏极1一侧的N-漂移区3扩展以承受反向电压。由于此时介质层采用的是两种介质材料，此时元胞体内的纵向电场得到优化，进而反向击穿耐压得到了有效的提高。
为了验证本发明的有益效果，对本发明的具有复合介质层结构的积累型DMOS和具有同种介质层结构的积累型DMOS两种结构进行了对比仿真。两种结构中，除了介质层材料不同外，其他器件参数都相同，具有同种介质层结构的积累型DMOS采用的是二氧化硅介质层，具有同种介质层结构的积累型DMOS采用的是上半部分是二氧化硅介质层，下半部分是二氧化铪介质层。从图4至图9中可以看出，在其他参数相同的情况下，采用SiO2-HfO2介质层的积累型DMOS的反向击穿电压提高较多。
本发明提供的一种具有复合介质层结构的积累型DMOS，其具体实现方法如下：
1、采用N型重掺杂单晶硅衬底2，晶向为<100>。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N-漂移区3，如图10。
2、利用光刻板进行P型柱区硼注入，形成P型掺杂区11，进行N型柱区磷注入，此处磷的注入剂量应较低，形成N型轻掺杂区9，如图11。
3、淀积硬掩膜(如氮化硅)作为后续挖槽的阻挡层，利用光刻板进行深槽刻蚀，刻蚀出槽栅区和体内场板区，具体刻蚀工艺可以使用反应离子刻蚀或等离子刻蚀，如图12。
4、去掉硬掩膜，对槽栅区和体内场板区的底部和侧壁淀积高K介质材料8，如图13。
5、淀积多晶硅。利用光刻板对槽栅区和体内场板区中的高K介质材料和多晶硅进行刻蚀，直至多余的高K介质材料和多晶硅被刻完，如图14。
6、利用光刻板对槽栅区进行氧化层热生长，形成屏蔽栅顶部的氧化层。对槽栅区和体内场板区进行氧化层热生长，其中槽栅区形成侧壁栅氧化层7，如图15。
7、淀积控制多晶硅，多晶硅的厚度要保证能够填满槽型区域。利用光刻板对槽栅区的多晶硅刻蚀，并在控制栅多晶硅4上方淀积二氧化硅，刻蚀表面二氧化硅，如图16。
8、P型重掺杂区硼注入，形成P+重掺杂区12，N型重掺杂区砷注入，形成N+重掺杂区10，如图17。
9、正面金属化，金属刻蚀，背面金属化，钝化等等，如图18。
制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
采用本发明的一种具有复合介质层结构的积累型DMOS，具有较大的正向电流、较小的阈值电压、较小的导通电阻、较小的栅漏电流以及更高的抗漏极电压震荡对栅极影响的能力等优良特性。

Claims (4)

1.一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(13)；所述N-漂移区(3)上层具有N-型轻掺杂区(9)、P型掺杂区(11)、P+重掺杂区(12)和N+重掺杂区(10)；所述P+重掺杂区(12)和N+重掺杂区(10)的上表面与金属化源极(13)接触，所述N+重掺杂区(10)位于两侧的P+重掺杂区(12)之间并与其相互接触；所述P型掺杂区(11)位于P+重掺杂区(12)的正下方并与其相互接触；所述N-型轻掺杂区(9)位于N+重掺杂区(10)的正下方并与其相互接触；所述N-漂移区(3)还具有槽型栅电极和体内场板(6)，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区(10)和N-型轻掺杂区(9)后延伸入N-漂移区(3)中；所述槽型栅电极包括控制栅电极(4)、屏蔽栅电极(5)、第一介质材料(7)和第二介质材料(8)，其中第一介质材料(7)的上表面与金属化源极(13)接触，控制栅电极(4)位于第一介质材料(7)中；所述第二介质材料(8)位于第一介质材料(7)的正下方并与其相互接触，所述屏蔽栅电极(5)位于第二介质材料(8)中，屏蔽栅电极(5)的上表面与第一介质材料(7)接触；所述体内场板(6)沿垂直方向依次贯穿P+重掺杂区(12)和P型掺杂区(11)后延伸入N-漂移区(3)中；所述体内场板(6)的上表面与金属化源极(13)接触，体内场板(6)的上部侧面被第一介质材料(7)包围，体内场板(6)的下部侧面和底部被第二介质材料(8)包围；所述屏蔽栅电极(5)和金属化源极(13)短接；当器件正向导通时，控制栅电极(4)接正电位，金属化漏极(1)接正电位，金属化源极(13)接零电位；当器件反向阻断时，控制栅电极(4)和金属化源极(13)短接且接零电位，金属化漏极(1)接正电位。
2.根据权利要求1所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述第一介质材料(7)为二氧化硅。
3.根据权利要求2所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述第二介质材料(8)为具有高介电常数的介质材料，且与第一介质材料(7)不同。
4.根据权利要求3所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述控制栅电极(4)、屏蔽栅电极(5)、体内场板(6)的材料为多晶硅。
CN201610705724.5A 2016-08-22 2016-08-22 一种具有复合介质层结构的积累型dmos Pending CN106298939A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610705724.5A CN106298939A (zh) 2016-08-22 2016-08-22 一种具有复合介质层结构的积累型dmos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610705724.5A CN106298939A (zh) 2016-08-22 2016-08-22 一种具有复合介质层结构的积累型dmos

Publications (1)

Publication Number Publication Date
CN106298939A true CN106298939A (zh) 2017-01-04

Family

ID=57615284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610705724.5A Pending CN106298939A (zh) 2016-08-22 2016-08-22 一种具有复合介质层结构的积累型dmos

Country Status (1)

Country Link
CN (1) CN106298939A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516680A (zh) * 2017-08-15 2017-12-26 电子科技大学 一种分裂栅功率mos器件
CN107731908A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN107731926A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压范围的mosfet器件及其制备方法
CN108807540A (zh) * 2017-04-26 2018-11-13 黄智方 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构
CN110600371A (zh) * 2019-08-23 2019-12-20 中芯集成电路制造(绍兴)有限公司 多晶硅填充方法、半导体器件制作方法及半导体器件
EP4345907A1 (en) * 2022-09-28 2024-04-03 Infineon Technologies Austria AG Semiconductor device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
CN102832247A (zh) * 2011-06-16 2012-12-19 万国半导体股份有限公司 在基于沟槽的碳化硅功率器件中的分裂栅结构
CN104299999A (zh) * 2014-10-11 2015-01-21 电子科技大学 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
CN105047721A (zh) * 2015-08-26 2015-11-11 国网智能电网研究院 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254088A1 (en) * 2010-04-20 2011-10-20 Maxpower Semiconductor Inc. Power MOSFET With Embedded Recessed Field Plate and Methods of Fabrication
CN102832247A (zh) * 2011-06-16 2012-12-19 万国半导体股份有限公司 在基于沟槽的碳化硅功率器件中的分裂栅结构
CN104299999A (zh) * 2014-10-11 2015-01-21 电子科技大学 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
CN105047721A (zh) * 2015-08-26 2015-11-11 国网智能电网研究院 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807540A (zh) * 2017-04-26 2018-11-13 黄智方 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构
CN108807540B (zh) * 2017-04-26 2022-05-17 黄智方 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构
CN107516680A (zh) * 2017-08-15 2017-12-26 电子科技大学 一种分裂栅功率mos器件
CN107731908A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN107731926A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 提高耐压范围的mosfet器件及其制备方法
CN107731908B (zh) * 2017-10-24 2020-09-25 贵州芯长征科技有限公司 提高耐压的屏蔽栅mosfet结构及其制备方法
CN107731926B (zh) * 2017-10-24 2020-09-25 贵州芯长征科技有限公司 提高耐压范围的mosfet器件及其制备方法
CN110600371A (zh) * 2019-08-23 2019-12-20 中芯集成电路制造(绍兴)有限公司 多晶硅填充方法、半导体器件制作方法及半导体器件
EP4345907A1 (en) * 2022-09-28 2024-04-03 Infineon Technologies Austria AG Semiconductor device and method

Similar Documents

Publication Publication Date Title
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN101540338B (zh) 一种沟槽平面栅mosfet器件及其制造方法
CN109920839B (zh) P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN106298939A (zh) 一种具有复合介质层结构的积累型dmos
CN113224148B (zh) 具有氮化硅阻挡层的sgt器件及制备方法
CN106158973A (zh) 一种积累型dmos
CN114664929B (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
CN106098777A (zh) 一种分裂栅积累型dmos器件
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN114784108B (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN111384153A (zh) 一种具有接地p型区的sgt器件及其制备方法
CN111211174B (zh) 一种sgt-mosfet半导体器件
CN102723363A (zh) 一种vdmos器件及其制作方法
CN105932051A (zh) 一种槽栅mosfet器件
CN106783620B (zh) 抗emi的超结vdmos器件结构及其制备方法
CN116721925B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN118448461A (zh) 一种新型超结sgt mosfet器件及其制备方法
CN105957894A (zh) 一种具有复合介质层结构的dmos
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN114784107B (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN116110796A (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN201681942U (zh) 一种纵向沟道soi ldmos单元
CN118610232A (zh) 一种集成肖特基二极管的超结sgt器件及制备方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104

WD01 Invention patent application deemed withdrawn after publication