CN106205515A - 显示装置 - Google Patents

Abstract

本公开给出了具有改善的开口率和透光率的显示装置。该装置包括像素组，该像素组包括第一像素、第二像素和第三像素，第一像素包括第一和第二子区域，第二像素包括第三和第四子区域，第三像素包括第五和第六子区域。第一、第二和第三像素顺序地布置在第一方向上并且第一、第三和第五子区域中的至少两个子区域具有在第一方向上的不同的宽度。第二、第四和第六子区域顺序地布置在第一方向上，并且第二、第四和第六子区域中的至少一个子区域在第一方向上朝向相邻的子区域扩展并具有比相同像素组中的第二、第四和第六子区域中的其他子区域的宽度大的宽度。

Description

显示装置

技术领域

本公开涉及一种显示装置。更具体地，本公开涉及能够改善开口率和透光率的显示装置。

背景技术

通常，液晶显示装置包括其上设置透明电极的上基板、面对上基板的下基板、设置在上基板和下基板之间的液晶层以及分别设置在上基板和下基板的外表面上的上偏振器和下偏振器。液晶显示装置改变液晶层中的液晶分子的配向以控制液晶层的透光率，从而显示期望的图像。

此外，液晶显示装置包括三基色(例如，红色、绿色和蓝色)的滤色器，该滤色器能够使彩色图像被显示。然而，液晶显示装置的色坐标取决于红色、绿色和蓝色滤色器的每个的透射率而变化。因此，液晶显示装置的红色、绿色和蓝色滤色器之间或像素电极之间的面积比例被调整以保证产生期望的色坐标。

发明内容

本公开提供能够改善开口率和透光率的显示装置。

本发明构思的实施例提供一种显示装置，包括第一像素、第二像素和第三像素，第一像素包括第一和第二子区域，第二像素包括第三和第四子区域，第三像素包括第五和第六子区域。

第一、第二和第三像素顺序地布置在第一方向上并且第一、第三和第五子区域中的至少两个子区域具有在第一方向上不同的宽度。

第二、第四和第六子区域顺序地布置在第一方向上，第二、第四和第六子区域中的至少一个子区域在第一方向上朝向相邻的子区域扩展并具有比相同像素中的第二、第四和第六子区域中的另一个子区域的宽度大的宽度。

本发明构思的实施例提供一种显示装置，包括第一点和第二点，该第一点包括第一、第二和第三像素，第一、第二和第三像素中的至少两个像素在第一方向上具有不同的宽度，第二点包括第四、第五和第六像素，第四、第五和第六像素中的至少两个像素在第一方向上具有不同的宽度。

第一、第二、第三、第四、第五和第六像素中的每个包括第一子区域和第二子区域，第一、第二、第三、第四、第五和第六像素的第二子区域中的至少一个第二子区域朝向相邻的像素延伸并具有比相同像素中的第一子区域的宽度大的宽度。

根据以上，在子区域当中，一个子区域可以延伸到相邻像素的凹陷部分以有效地利用可用的空间。也就是说，像素的具有相对小的水平宽度的子区域设置在像素的具有相对大的水平宽度的可用空间中，并且像素共用该可用的空间。

因此，可以防止具有相对小的像素宽度的像素的开口率减小，因而，可以改善显示装置的透射率。

附图说明

通过在结合附图考虑时参照以下的详细描述，本公开的以上和其他的优点将变得明显易懂，附图中：

图1是示出根据本公开的示范性实施例的显示装置的方框图；

图2是示出根据本公开的示范性实施例的显示面板的第一像素组的平面图；

图3是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图；

图4是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图；

图5是示出根据本公开的示范性实施例的第一像素组的布局图；

图6是示出图5所示的第一像素的等效电路图；

图7是示出图5所示的第一至第三数据线以及第一至第三电压线的平面图；

图8是示出图5所示的第一像素的第二子区域和第三像素的第六子区域的放大平面图；

图9是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的布局图；

图10是示出图9所示的第一像素的等效电路图；

图11是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图；

图12是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图；

图13是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图；

图14是示出图13所示的第一像素组的布局图；

图15是示出根据本公开的另一个示范性实施例的显示面板的第一点和第二点的平面图；以及

图16是示出根据本公开的另一个示范性实施例的显示面板的第一点和第二点的平面图。

具体实施方式

将理解，当称一个元件或一层在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者还可以存在插入的元件或层。相反，当称一个元件“直接在”另一元件或层上、“直接连接到”或“直接联接到”另一元件或层时，不存在插入元件或层。相同的附图标记始终指代相同的元件。如这里所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。

将理解，虽然这里可以使用术语第一、第二等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区别开。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而没有背离本公开的教导。

为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语来描述一个元件或特征与另一个(些)元件或特征之间如附图所示的关系。将理解，空间关系术语是用来涵盖除附图所示取向之外器件在使用或操作中的不同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会取向在其他元件或特征“之上”。因此，示范性术语“在...下面”能够涵盖之上和之下两种取向。器件可以另外地取向(旋转90度或在其他的取向)，这里所用的空间关系描述符做相应解释。

这里所用的术语仅是为了描述特定实施例的目的，而不旨在限制本发明构思。如这里所用的，除非上下文另外明确表述，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还将理解的是，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整数、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合的存在或增加。

除非另行限定，这里使用的所有术语(包括技术术语和科学术语)都具有本发明构思所属领域内的普通技术人员所通常理解的同样的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。

在下文，将参照附图详细解释本发明构思。如这里所用的，“宽度”旨在表示“水平宽度”或“垂直宽度”。如这里所用的，“第一方向”旨在表示行方向D1或列方向D2。

图1是示出根据本公开的示范性实施例的显示装置1000的方框图。

参照图1，显示装置1000包括显示面板100、时序控制器200、栅极驱动器300以及数据驱动器400。

显示面板100可以是(但是不限于)液晶显示面板，该液晶显示面板配置为包括下基板、面对下基板的上基板以及插设在下基板和上基板之间的液晶层。

显示面板100包括在行方向D1上延伸的多个栅线GL1至GLm以及在交叉行方向D1的列方向D2上延伸的多个数据线DL1至DLn。显示面板100包括布置在行方向D1和列方向D2上的多个像素组PG。每个像素组PG包括第一像素PX1、第二像素PX2和第三像素PX3，第一、第二和第三像素PX1、PX2和PX3顺序地布置在行方向D1上。第一、第二和第三像素PX1、PX2和PX3连接到相同的栅线例如第一栅线GL1，并分别连接到不同的数据线例如第一、第二和第三数据线DL1、DL2和DL3。

第一、第二和第三像素PX1、PX2和PX3分别包括红色、绿色和蓝色滤色器，但是它们不应被限于此。也就是说，第一、第二和第三像素PX1、PX2和PX3可以显示其他的颜色，例如白色、黄色、青色、洋红等。

时序控制器200从外部图形控制器(未示出)接收图像数据RGB和控制信号。控制信号包括作为帧区别信号的垂直同步信号Vsync、作为行区别信号的水平同步信号Hsync、限定其中数据被输入的周期的数据使能信号DE以及主时钟信号MCLK。数据使能信号DE仅在其中数据被输出的周期期间保持高电平。

时序控制器200通过考虑数据驱动器400的规格而转换图像数据RGB并施加转换的图像数据DATA到数据驱动器400。时序控制器200基于控制信号产生数据控制信号DS1和栅控制信号GS1。时序控制器200施加栅控制信号GS1到栅极驱动器300并施加数据控制信号DS1到数据驱动器400。栅控制信号GS1用来驱动栅极驱动器300，数据控制信号DS1用来驱动数据驱动器400。

栅极驱动器300响应于栅控制信号GS1产生栅信号并施加栅信号到栅线GL1至GLm。栅控制信号GS1包括指示扫描开始的扫描起始信号、控制栅极导通电压的输出周期的至少一个时钟信号以及控制栅极导通电压的保持时间的输出使能信号。

数据驱动器400响应于数据控制信号DS1产生对应于图像数据DATA的灰阶电压并施加该灰阶电压到数据线DL1至DLn作为数据电压。数据电压包括相对于公共电压具有正值的正数据电压和相对于公共电压具有负值的负数据电压。数据控制信号DS1包括指示图像数据DATA到数据驱动器400的传输开始的水平起始信号、指示数据电压施加到数据线DL1至DLn的加载信号以及相对于公共电压反转数据电压的极性的反转信号。

时序控制器200、栅极驱动器300和数据驱动器400的每个以集成电路芯片的形式直接安装在显示面板100上、在安装在柔性印刷电路板上之后以载带式封装的形式附接到显示面板100、或者安装在单独的印刷电路板上。不同于以上方式，栅极驱动器300和数据驱动器400中的至少一个可以与栅线GL1至GLm和数据线DL1至DLn一起直接集成在显示面板100上。此外，时序控制器200、栅极驱动器300和数据驱动器400可以被集成为单个芯片的形式。

图2是示出根据本公开的示范性实施例的显示面板的第一像素组的平面图。在本示范性实施例中，不同的像素组PG具有基本上相同的结构和功能。因此，为了图示的清晰，图2仅示出像素组PG当中的第一像素组PG1，其他像素组的细节将被省略。

参照图2，第一像素组PG1包括顺序地布置在行方向D1上的第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1设置在第一数据线DL1和第二数据线DL2之间并连接到第一数据线DL1，第二像素PX2设置在第二数据线DL2和第三数据线DL3之间并连接到第二数据线DL2，第三像素PX3设置在第三数据线DL3和第四数据线DL4之间并连接到第三数据线DL3。

第一像素PX1显示第一颜色例如红色R，第二像素PX2显示第二颜色例如绿色G，第三像素PX3显示第三颜色例如蓝色B。然而，通过第一、第二和第三像素PX1、PX2和PX3显示的颜色不应被限于此或者由此限制。在第一、第二和第三像素PX1、PX2和PX3当中，至少一个像素具有大于其他像素的尺寸。在图2的示例中，如所示的，显示蓝色的第三像素PX3大于第一和第二像素PX1和PX2，但是不应理解为这是对本发明构思的限制。也就是说，根据实施例，第一像素PX1可以大于第二和第三像素PX2和PX3，或者第二像素PX2可以大于第一和第三像素PX1和PX3。在一些实施例中，三个像素PX1、PX2、PX3可以都具有不同的尺寸。

在下文，将详细描述其中第三像素PX3大于第一和第二像素PX1和PX2的结构。

第一像素PX1包括第一子区域PR1和第二子区域DR1，第二像素PX2包括第三子区域PR2和第四子区域DR2，第三像素PX3包括第五子区域PR3和第六子区域DR3。在第一、第三和第五子区域PR1、PR2和PR3当中，至少两个子区域具有在行方向D1上的不同的宽度。在下文，在行方向D1上的宽度将被称为水平宽度。

作为示例，该水平宽度是设置在对应像素的一侧处的数据线在行方向D1上的宽度的中心与设置在对应像素的另一侧处的数据线在行方向D1上的宽度的中心之间的距离。换句话说，第一像素PX1的水平宽度对应于第一数据线DL1在行方向D1上的宽度的中心和第二数据线DL2在行方向D1上的宽度的中心之间的距离。

在本示范性实施例中，第一和第三子区域PR1和PR2的每个具有第一水平宽度W1，第五子区域PR3具有大于第一水平宽度W1的第二水平宽度W2。第二水平宽度W2可以为第一水平宽度W1的两倍。

第二、第四和第六子区域DR1、DR2和DR3顺序地布置在行方向D1上，并且第二、第四和第六子区域DR1、DR2和DR3中的至少一个的水平宽度不同于其他的子区域。第二、第四和第六子区域DR1、DR2和DR3分别具有第三、第四和第五水平宽度W3、W4和W5。第三和第四水平宽度W3和W4不同于第一水平宽度W1，第五水平宽度W5不同于第二水平宽度W2。作为示例，第三和第四水平宽度W3和W4大于第一水平宽度W1，第五水平宽度W5小于第二水平宽度W2。

此外，第二、第四和第六子区域DR1、DR2和DR3的水平宽度W3、W4和W5基本上彼此相同。第二、第四和第六子区域DR1、DR2和DR3具有基本上相同的垂直长度W6。

第一子区域PR1在列方向D2上被分成两个区域并包括第一和第二子像素区域SR1和SR2。虽然没有在图2中示出，但是第一子像素区域SR1包括第一子像素电极，第二子像素区域SR2包括第二子像素电极。第二子区域DR1设置在第一子像素区域SR1和第二子像素区域SR2之间。驱动器件例如薄膜晶体管可以设置在第二子区域DR1中以驱动第一和第二子像素电极。因此，由于没有图像在第二子区域DR1中显示，第二子区域DR1可以被黑矩阵(未示出)覆盖。

第一和第二子像素区域SR1和SR2具有第一宽度W1作为它们的水平宽度。第一子像素区域SR1的垂直长度不同于第二子像素区域SR2的垂直长度。例如，第二子像素区域SR2的垂直长度大于第一子像素区域SR1的垂直长度。这里，第一子像素区域SR1的垂直长度可以对应于第一子像素电极的垂直长度，第二子像素区域SR2的垂直长度可以对应于第二子像素电极的垂直长度。

第三子区域PR2在列方向D2上被分成两个区域并包括第三和第四子像素区域SR3和SR4。虽然没有在图2中示出，但是第三子像素区域SR3包括第三子像素电极，第四子像素区域SR4包括第四子像素电极。第四子区域DR2设置在第三子像素区域SR3和第四子像素区域SR4之间。驱动器件例如薄膜晶体管可以设置在第四子区域DR2中以驱动第三和第四子像素电极。因此，由于没有图像在第四子区域DR2中显示，所以第四子区域DR2可以被黑矩阵(未示出)覆盖。

第三和第四子像素区域SR3和SR4具有第一宽度W1作为它们的水平宽度。第三子像素区域SR3的垂直长度不同于第四子像素区域SR4的垂直长度。例如，第四子像素区域SR4的垂直长度大于第三子像素区域SR3的垂直长度。这里，第三子像素区域SR3的垂直长度可以对应于第三子像素电极的垂直长度，第四子像素区域SR4的垂直长度可以对应于第四子像素电极的垂直长度。

第五子区域PR3在列方向D2上被分成两个区域并包括第五和第六子像素区域SR5和SR6。虽然没有在图2中示出，但是第五子像素区域SR5包括第五子像素电极，第六子像素区域SR6包括第六子像素电极。第六子区域DR3设置在第五子像素区域SR5和第六子像素区域SR6之间。驱动器件例如薄膜晶体管可以设置在第六子区域DR3中以驱动第五和第六子像素电极。因此，由于没有图像在第六子区域DR3中显示，所以第六子区域DR3可以被黑矩阵(未示出)覆盖。

第五和第六子像素区域SR5和SR6具有第二宽度W2作为它们的水平宽度。第五子像素区域SR5的垂直长度不同于第六子像素区域SR6的垂直长度。例如，第六子像素区域SR6的垂直长度大于第五子像素区域SR5的垂直长度。这里，第五子像素区域SR5的垂直长度可以对应于第五子像素电极的垂直长度，第六子像素区域SR6的垂直长度可以对应于第六子像素电极的垂直长度。

第一、第三和第五子像素区域SR1、SR3和SR5顺序地布置在行方向D1上并具有相同的垂直长度。第二、第四和第六子像素区域SR2、SR4和SR6顺序地布置在行方向D1上并具有相同的垂直长度。

第二子区域DR1具有比第一和第二子像素区域SR1和SR2的水平宽度W1大的水平宽度W3。因此，第一像素PX1具有其中第二子区域DR1在水平方向上突出的形状，使得在图2的视图中，第二子区域DR1的左侧不与第一子区域PR1的左侧齐平。第四子区域DR2具有比第三和第四子像素区域SR3和SR4的水平宽度W1大的水平宽度W4。因此，第二像素PX2具有其中第四子区域DR2在水平方向上突出的形状，使得在图2的视图中，第四子区域DR2的右侧不与第三子区域PR2的右侧齐平。

这里，第一像素PX1的第二子区域DR1和第二像素PX2的第四子区域DR2在相反的方向上突出。

第六子区域DR3具有比第五和第六子像素区域SR5和SR6的水平宽度W2小的水平宽度W5。因此，第三像素PX3具有其中第六子区域DR3凹陷以在平面图中看起来好像边缘部分已经从第六子区域DR3切掉的形状。参照图2，第三像素PX3的左和右侧部分被切去以形成比第五子区域PR3窄的第六子区域DR3。第二像素PX2的第四子区域DR2和相邻设置的像素组的第一像素PX1的第二子区域DR1被分别容纳在第三像素PX3的左侧和右侧凹陷部分中。因此，第二和第四子区域DR1和DR2延伸到相邻的像素例如第三像素PX3以共用相邻像素的可用空间。也就是说，具有相对小的水平宽度的像素的驱动区域在具有相对大的水平宽度的像素的可用空间中延伸，因此像素被设置为共用其空间。

因此，可以防止第二和第四子区域DR1和DR2的垂直长度增大，因而，可以改善第一和第二像素PX1和PX2的开口率。

图3是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图。在本示范性实施例中，像素组PG具有相同的结构和功能，因此图3示出第一像素组PG2作为代表示例，其他像素组的细节将被省略。

参照图3，第一像素组PG2包括第一像素PX1、第二像素PX2和第三像素PX3。

第一像素PX1包括第一子像素区域SR1、第二子像素区域SR2以及设置在第一子像素区域SR1和第二子像素区域SR2之间的第二子区域DR1。第二子区域DR1具有比第一和第二子像素区域SR1和SR2的水平宽度W1大的水平宽度W3。因此，当在平面图中观看时，第一像素PX1的第二子区域DR1比第一像素PX1的第一和第二子像素区域SR1和SR2更向外突出。具体地，第一像素PX1在第一方向D1上突出，使得在图3的视图中，第二子区域DR1的右侧不与第一子区域PR1的右侧齐平。

第二像素PX2包括第三子像素区域SR3、第四子像素区域SR4以及设置在第三子像素区域SR3和第四子像素区域SR4之间的第四子区域DR2。第四子区域DR2具有比第三和第四子像素区域SR3和SR4的水平宽度W1大的水平宽度W4。因此，第二像素PX2的第四子区域DR2在水平方向上突出到右边，同时在平面图中在左侧在水平方向上凹陷。具体地，第二像素PX2具有其中第四子区域DR2沿第一方向D1偏移使得宽度W4的中点不与宽度W1的中点对准的形状。

这里，第一像素PX1的第二子区域DR1和第二像素PX2的第四子区域DR2在相同的方向上突出。为了容纳第二子区域DR1的突起，在平面图中第四子区域DR2的最靠近第一像素PX1的侧部凹陷。

第四子区域DR2的突出部分的宽度W8为第二子区域DR1的突出部分的宽度W7的大约两倍。因此，尽管第二像素PX2的左侧部分凹陷，但是第四子区域DR2的水平宽度W4与第二子区域DR1的水平宽度W3基本上相同。

第三像素PX3包括第五子像素区域SR5、第六子像素区域SR6以及设置在第五子像素区域SR5和第六子像素区域SR6之间的第六子区域DR3。由于第六子区域DR3具有比第五和第六子像素区域SR5和SR6的水平宽度W2小的水平宽度W5，所以第三像素PX3的第六子区域DR3在平面图中具有不在第五和第六子像素区域SR5和SR6中的凹陷部分。具体地，凹陷形成在第六子区域DR3的最靠近第四子区域DR2的一侧。因此，第三像素PX3中的凹陷容纳第二像素PX2的第四子区域DR2。

因此，第二子区域DR1朝向与其相邻的第二像素PX2延伸并被第二像素PX2的凹陷容纳，第四子区域DR2朝向第三像素PX3延伸并容纳在第三像素PX3的凹陷中。如上所述，驱动区域被设置为允许相邻的像素共用其空间。

因此，可以防止第二和第四子区域DR1和DR2的垂直长度增大。因而，可以改善具有相对小的像素宽度的第一和第二像素PX1和PX2的开口率，并可以改善显示装置的透射率。

图4是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的平面图。在本示范性实施例中，像素组PG具有相同的结构和功能，因此图4仅示出像素组PG当中的第一像素组PG3作为代表示例并且其他的像素组的细节将被省略。

参照图4，第一像素组PG3包括第一像素PX1、第二像素PX2和第三像素PX3。

第一像素PX1包括第一子区域PR1和第二子区域DR1，第一子区域PR1包括第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3。第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3顺序地布置在第二方向D2上并且第二子区域DR1在列方向D2上设置得邻近于第三子像素区域SR1_3。第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3具有相同的水平宽度W1，并且第二子区域DR1具有比第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3的水平宽度W1大的水平宽度W3。因此，在平面图中，第一像素PX1的第二子区域DR1从将与第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3的侧部齐平的线突出。参照图4，第二子区域DR1从第一像素PX1的左侧部分突出。

第二像素PX2包括第三子区域PR2和第四子区域DR2，第三子区域PR2包括第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3。第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3顺序地布置在列方向D2上并且第四子区域DR2在列方向D2上设置得邻近于第六子像素区域SR2_3。第四子区域DR2具有比第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3的水平宽度W1大的水平宽度W4。因此，在平面图中，第二像素PX2的第四子区域DR2从将与第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3齐平的线突出。参照图4，第四子区域DR2从第二像素PX2的右侧部分突出。

第三像素PX3包括第五子区域PR3和第六子区域DR3，第五子区域PR3包括第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3。第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3顺序地布置在列方向D2上并且第六子区域DR3在列方向D2上设置得邻近于第九子像素区域SR3_3。由于第六子区域DR3具有比第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3的水平宽度W2小的水平宽度W5，所以第三像素PX3的第六子区域DR3比第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3更向内凹陷到第三像素PX3的内部。具体地，第三像素PX3的左侧部分和右侧部分凹陷。第二像素PX2的第四子区域DR2和下一个像素组的第一像素PX1的第二子区域DR1分别被容纳在第三像素PX3的左侧和右侧凹陷部分中。因此，第二和第四子区域DR1和DR2设置在相邻像素例如第三像素PX3的可用空间中。如上所述，子区域被设置为允许彼此相邻的像素共用空间。

因此，第二和第四子区域DR1和DR2的垂直长度不增大。因而，可以改善具有相对小的像素宽度的第一和第二像素PX1和PX2的开口率以及显示装置的透射率。

图5是示出图2所示的第一像素组PG1的布局图，图6是示出图5所示的第一像素PX1的等效电路图。

参照图5，第一像素组PG1包括布置在行方向D1上的第一至第三像素PX1至PX3。第一至第三像素PX1至PX3的每个具有电阻划分结构以利用电阻划分电阻器例如第三晶体管施加不同的像素电压到两个子像素电极。

显示面板还包括连接到第一像素组PG1的第一栅线GL1以及第一、第二和第三数据线DL1、DL2和DL3。第一栅线GL1在行方向D1上延伸，第一、第二和第三数据线DL1、DL2和DL3在列方向D2上延伸。

第一像素PX1包括设置在第一子像素区域SR1(参照图2)中的第一子像素电极PE1和设置在第二子像素区域SR2(参照图2)中的第二子像素电极PE2。用于驱动第一像素PX1的第一和第二子像素电极PE1和PE2的器件设置在第一像素PX1的第二子区域DR1中。

第二像素PX2包括设置在第三子像素区域SR3(参照图2)中的第一子像素电极PE1和设置在第四子像素区域SR4(参照图2)中的第二子像素电极PE2。用于驱动第二像素PX2的第一和第二子像素电极PE1和PE2的器件设置在第二像素PX2的第四子区域DR2中。

第三像素PX3包括设置在第五子像素区域SR5(参照图2)中的第一子像素电极PE1和设置在第六子像素区域SR6(参照图2)中的第二子像素电极PE2。用于驱动第三像素PX3的第一和第二子像素电极PE1和PE2的器件设置在第三像素PX3的第六子区域DR3中。

第二、第四和第六子区域DR1、DR2和DR3布置在行方向D1上并交叠第一栅线GL1。第一、第二和第三像素PX1、PX2和PX3共同地连接到第一栅线GL1并分别连接到第一、第二和第三数据线DL1、DL2和DL3。

图6示出第一像素PX1的等效电路图。在本示范性实施例中，第二和第三像素PX2和PX3具有与第一像素PX1基本上相同的等效电路图，因此第二和第三像素PX2和PX3的等效电路图没有被示出。

参照图6，第一像素PX1包括第一子像素PX1_1和第二子像素PX1_2。

第一子像素PX1_1包括第一晶体管TR1_1、第一液晶电容器Clc1_1和第一存储电容器Cst1_1。第二子像素PX1_2包括第二晶体管TR1_2、第三晶体管TR1_3、第二液晶电容器Clc1_2和第二存储电容器Cst1_2。

第一晶体管TR1_1包括连接到第一栅线GL1的第一栅电极、连接到第一数据线DL1的第一源电极以及连接到第一液晶电容器Clc1_1和第一存储电容器Cst1_1的第一漏电极。

第一液晶电容器Clc1_1包括连接到第一晶体管TR1_1的第一漏电极的第一电极和施加有公共电压Vcom的第二电极。第一存储电容器Cst1_1包括连接到第一晶体管TR1_1的第一漏电极的第一电极和连接到第一存储线SL1以接收存储电压Vcst的第二电极。

第二晶体管TR1_2包括连接到第一栅线GL1的第二栅电极、连接到第一数据线DL1的第二源电极以及连接到第二液晶电容器Clc1_2和第二存储电容器Cst1_2的第二漏电极。

第二液晶电容器Clc1_2包括连接到第二晶体管TR1_2的第二漏电极的第一电极和施加有公共电压Vcom的第二电极。第二存储电容器Cst1_2包括连接到第二晶体管TR1_2的第二漏电极的第一电极和连接到第二存储线SL2以接收存储电压Vcst的第二电极。

第三晶体管TR1_3包括连接到第一栅线GL1的第三栅电极、连接到第一电压线RL1以接收存储电压Vcst的第三源电极以及电连接到第二晶体管TR1_2的第二漏电极的第三漏电极。

第一至第三晶体管TR1_1至TR1_3响应于通过第一栅线GL1施加到其的栅信号而导通。通过第一数据线DL1提供的数据电压通过导通的第一晶体管TR1_1被施加到第一液晶电容器Clc1_1的第一电极。第一液晶电容器Clc1_1被充有对应于数据电压和公共电压Vcom之间的电平差异的第一像素电压。数据电压通过导通的第二晶体管TR1_2被施加到第二液晶电容器Clc1_2的第一电极。数据电压具有正极性或负极性。

公共电压Vcom可以具有与存储电压Vcst基本上相同的电压。通过第一电压线RL1提供的存储电压Vcst通过导通的第三晶体管TR1_3被施加到第二液晶电容器Clc1_2的第一电极。在第二晶体管TR1_2的第二漏电极和第三晶体管TR1_3的第三漏电极相连接的接触节点CN处的电压(在下文，称为划分电压)对应于划分电压，由于第二和第三晶体管TR1_2和TR1_3在它们导通时用作电压分配器的电阻器。也就是说，划分的电压具有在通过导通的第二晶体管TR1_2提供的数据电压与通过导通的第三晶体管TR1_3提供的存储电压Vcst之间的值。因此，第二液晶电容器Clc1_2被充有对应于划分电压和公共电压Vcom之间的电平差异的第二像素电压。

第一液晶电容器Clc1_1中充入的第一像素电压具有不同于第二液晶电容器Clc1_2中充入的第二像素电压的电平，因此第一子像素PX1_1显示具有与第二子像素PX1_2显示的图像不同的灰阶水平的图像。

如上所述，由于第一和第二子像素PX1_1和PX1_2显示具有不同的灰阶水平的图像，所以可以改善第一像素PX1的可见性。第二和第三像素PX2和PX3具有与第一像素PX1基本上相同的等效电路图以改善其可见性。因此，将省略第二和第三像素PX2和PX3的等效电路图的细节。

在下文，将再次参照图5详细描述第一至第三像素PX1至PX3的布局。

第一栅线GL1在行方向D1上延伸穿过第二、第四和第六子区域DR1、DR2和DR3。从第一栅线GL1延伸的第一栅电极部分GP1设置在第二子区域DR1中，从第一栅线GL1延伸的第二栅电极部分GP2设置在第四子区域DR2中，从第一栅线GL1延伸的第三栅电极部分GP3设置在第六子区域DR3中。

第一栅电极部分GP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二栅电极。第一像素PX1的第三晶体管TR1_3的第三栅电极GE3从第一栅线GL1分支，设置在第二子区域DR1中，并与第一栅电极部分GP1间隔开。

第一数据线DL1设置得邻近于第二子区域DR1并在列方向D2上延伸。从第一数据线DL1分支的第一源电极部分SP1设置在第二子区域DR1中。第一源电极部分SP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二源电极。第一源电极部分SP1设置在第一栅电极部分GP1上。第一晶体管TR1_1的第一漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开，第二晶体管TR1_2的第二漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开。第一晶体管TR1_1的第一漏电极和第二晶体管TR1_2的第二漏电极在第一和第二晶体管TR1_1和TR1_2被关断时彼此电绝缘。

第一子像素电极PE1_1用作第一液晶电容器Clc1_1的第一电极并通过第一接触部分CT1电连接到第一晶体管TR1_1的第一漏电极。第二子像素电极PE1_2用作第二液晶电容器Clc1_2的第一电极并通过第二接触部分CT2电连接到第二晶体管TR2的第二漏电极。第一和第二接触部分CT1和CT2设置在第二子区域DR1中。

第三晶体管TR1_3的第三源电极SE3和第三漏电极DE3设置在第三晶体管TR1_3的第三栅电极GE3上。第三晶体管TR1_3的第三漏电极DE3从第二晶体管TR1_2的第二漏电极延伸。第三晶体管TR1_3的第三源电极SE3从第一电压线RL1分支并设置在第三栅电极GE3上以与第三晶体管TR1_3的第三漏电极DE3间隔开。

第一子像素电极PE1_1包括第一主干部分T1_1以及以放射式形式从第一主干部分T1_1延伸的多个第一分支部分B1_1以将第一子像素区域SR1划分为多个域。第一主干部分T1_1具有十字形，在这种情况下，第一子像素区域SR1通过第一主干部分T1_1被分成四个域。第一分支部分B1_1在由第一主干部分T1_1限定的每个域中基本上彼此平行地延伸并彼此间隔开。

作为示例，第一分支部分B1_1在相对于第一主干部分T1_1形成约45度的角度的方向上延伸。彼此相邻的第一分支部分B1_1彼此间隔开以微米为单位(unit of micrometer)的间隔以形成多个第一微狭缝US1_1。液晶层的液晶分子通过第一微狭缝US1_1在每个域中被预倾斜在不同的方向上。

第二子像素电极PE1_2包括第二主干部分T1_2以及以放射式的形式从第二主干部分T1_2延伸的多个第二分支部分B1_2以将第二子像素区域SR2划分成多个域。第二主干部分T1_2具有十字形，在这种情况下，第二子像素区域SR2通过第二主干部分T1_2被分成多个域。第二分支部分B1_2在由第二主干部分T1_2限定的每个域中基本上彼此平行地延伸并彼此间隔开。彼此相邻的第二分支部分B1_2彼此间隔开以微米为单位的间隔以形成多个第二微狭缝US1_2。液晶层的液晶分子通过第二微狭缝US1_2在每个域中被预倾斜在不同的方向上。

第一存储线SL1交叠第一子像素电极PE1_1以形成第一存储电容器Cst1_1，第二存储线SL2交叠第二子像素电极PE1_2以形成第二存储电容器Cst1_2。

第一电压线RL1在列方向D2上延伸。第一电压线RL1设置在交叠第一子像素区域SR1中的第一主干部分T1_1的位置以及设置在交叠第二子像素区域SR2中的第二主干部分T1_2的位置。

第二和第三像素PX2和PX3的第四和第六子区域DR2和DR3具有与第一像素PX1的第二子区域DR1基本上相同的结构，因此将省略其细节。

图7是示出图5所示的第一至第三数据线以及第一至第三电压线的平面图。为了说明的方便起见，从第一至第三数据线分支的源电极部分在图7中省略。

参照图7，第一至第四数据线DL1至DL4布置在行方向D1上并彼此间隔开。第一至第三电压线RL1至RL3在列方向D2上延伸并布置在行方向D1上以彼此间隔开。第一电压线RL1设置在第一数据线DL1和第二数据线DL2之间，第二电压线RL2设置在第二数据线DL2和第三数据线DL3之间，第三电压线RL3设置在第三数据线DL3和第四数据线DL4之间。

作为示例，第二数据线DL2在列方向D2上延伸并具有条带形状，第一数据线DL1被朝向相对于第二数据线DL2的左侧方向弯曲，第三数据线DL3被朝向相对于第二数据线DL2的右侧方向弯曲。具体地，第一数据线DL1在邻近于第二子区域DR1的位置被弯曲以增大第二子区域DR1的宽度。具体地，第二子区域DR1中的第一数据线DL1和第二数据线DL2之间的距离大于第一和第二子像素区域SR1和SR2中的第一数据线DL1和第二数据线DL2之间的距离。类似地，第三数据线DL3在邻近于第四子区域DR2的位置被弯曲以增大第四子区域DR2的宽度。具体地，第四子区域DR2中的第二数据线DL2和第三数据线DL3之间的距离大于第三和第四子像素区域SR3和SR4中的第二数据线DL2和第三数据线DL3之间的距离。

第一电压线RL1设置在第一和第二子像素区域SR1和SR2中的对应于第一数据线DL1和第二数据线DL2之间的距离的一半的位置处。第一电压线RL1被弯曲到第二子区域DR1中的一侧并设置得邻近于第一和第二数据线DL1和DL2中的一个。作为示例，第一电压线RL1被弯曲得邻近于第二数据线DL2，第一数据线DL1被弯曲到与第一电压线RL1被弯曲的方向相反的方向。因此，第一和第二子像素区域SR1和SR2中的第一数据线DL1和第一电压线RL1之间的第一距离d1小于第二子区域DR1中的第一数据线DL1和第一电压线RL1之间的第二距离d2。

第一像素PX1的第一至第三晶体管TR1至TR3在第二子区域DR1中设置在第一数据线DL1和第一电压线RL1之间。

第二电压线RL2在第三和第四子像素区域SR3和SR4中设置在第二数据线DL2和第三数据线DL3之间的大致一半处。第二电压线RL2在第四子区域DR2中被弯曲到一侧并设置得邻近于第二和第三数据线DL2和DL3中的一个。作为示例，第二电压线RL2弯曲使得其在远离第三子像素区域SR3移动时变得更靠近第三数据线DL3。第二数据线DL2在列方向D2上基本上直地延伸。因此，在第三和第四子像素区域SR3和SR4中的第二数据线DL2和第二电压线RL2之间的第三距离d3小于第四子区域DR2中的第二数据线DL2和第二电压线RL2之间的第四距离d4。

第二像素PX2的第一至第三晶体管TR1至TR3在第四子区域DR2中设置在第二数据线DL2和第二电压线RL2之间。

第三电压线RL3设置在第五和第六子像素区域SR5和SR6中的对应于第三数据线DL3和第四数据线DL4之间的距离的一半的位置处。第三电压线RL3在第六子区域DR3中被弯曲到一侧并设置得邻近于第三和第四数据线DL3和DL4中的一个。作为示例，第三电压线RL3被弯曲在与第三电压线RL3相同的方向上，第四数据线DL4被弯曲到与第三电压线RL3相反的方向。因此，第五和第六子像素区域SR5和SR6中的第三数据线DL3和第三电压线RL3之间的第五距离d5小于第六子区域DR3中的第三数据线DL3和第三电压线RL3之间的第六距离d6。

第三像素PX3的第一至第三晶体管TR1至TR3在第六子区域DR3中设置在第三数据线DL3和第三电压线RL3之间。

作为示例，第一和第三距离d1和d3基本上彼此相同，第五距离d5为第一距离d1和第三距离d3的大约两倍。第二、第四和第六距离d2、d4和d6基本上彼此相同。

图8是示出图5所示的第二像素的第四子区域和第三像素的第六子区域的放大平面图。

参照图8，从第一栅线GL1延伸的第二栅电极部分GP2和第三晶体管TR2_3设置在第四子区域DR2中。从第一栅线GL1延伸的第三栅电极部分GP3以及第三晶体管TR3_3的第三栅电极GE3_3设置在第六子区域DR3中。

第二栅电极部分GP2包括第二像素PX2的第一和第二晶体管TR2_1和TR2_2的第一和第二栅电极GE2_1和GE2_2。第三栅电极部分GP3包括第三像素PX3的第一和第二晶体管TR3_1和TR3_2的第一和第二栅电极GE3_1和GE3_2。

从第二数据线DL2分支的第二源电极部分SP2设置在第四子区域DR2中。第二源电极部分SP2设置在第二栅电极部分GP2上。第二源电极部分SP2包括第二像素PX2的第一晶体管TR2_1的第一源电极SE2_1以及第二像素PX2的第二晶体管TR2_2的第二源电极SE2_2。第一晶体管TR2_1的第一漏电极DE2_1设置在第二栅电极部分GP2上并与第一源电极SE2_1间隔开，第二晶体管TR2_2的第二漏电极DE2_2设置在第二栅电极部分GP2上并与第二源电极SE2_2间隔开。

从第三数据线DL3分支的第三源电极部分SP3设置在第六子区域DR3中。第三源电极部分SP3设置在第三栅电极部分GP3上。第三源电极部分SP3包括第三像素PX3的第一晶体管TR3_1的第一源电极SE3_1以及第三像素PX3的第二晶体管TR3_2的第二源电极SE3_2。第一晶体管TR3_1的第一漏电极DE3_1设置在第三栅电极部分GP3上并与第一源电极SE3_1间隔开，第二晶体管TR3_2的第二漏电极DE3_2设置在第三栅电极部分GP3上并与第二源电极SE3_2间隔开。

这里，第三像素PX3的第一晶体管TR3_1具有不同于第二像素PX2的第一晶体管TR2_1的尺寸。具体地，第三像素PX3的第一晶体管TR3_1具有比第二像素PX2的第一晶体管TR2_1的沟道长度CH2大的沟道长度CH1。类似地，第三像素PX3的第二晶体管TR3_2具有不同于第二像素PX2的第二晶体管TR2_2的尺寸。具体地，第三像素PX3的第二晶体管TR3_2具有比第二像素PX2的第二晶体管TR2_2的沟道长度CH4大的沟道长度CH3。

如图5所示，由于第五和第六子像素电极PE3_1和PE3_2具有大于第三和第四子像素电极PE2_1和PE2_2的尺寸，所以第二像素PX2的跳变电压(ΔVk)不同于第三像素PX3的跳变电压。

如以下公式表示的，跳变电压(ΔVk)与液晶电容器的尺寸成反比。因此，当像素的子像素电极具有不同的尺寸时，在像素之间发生跳变电压(ΔVk)的差异。

公式

$\mathrm{\Δ}Vk=\frac{Cgd}{Clc+Cst+Cgd}\×\mathrm{\Δ}Vg$

在该公式中，Clc表示液晶电容器的电容，Cst表示存储电容器的电容，Cgd表示栅电极和漏电极或子像素电极之间的寄生电容，ΔVg表示被施加到栅电极的栅极导通电压和栅极断开电压之间的差异值。

如由该公式表示的，由于跳变电压ΔVk受设置在像素中的每个晶体管的寄生电容的影响，所以由子像素电极之间的尺寸差异所引起的跳变电压的差异可以通过调节设置在像素中的每个晶体管的尺寸来补偿。

因此，当第二像素PX2的第一和第二晶体管TR2_1和TR2_2的每个的尺寸不同于第三像素PX3的第一和第二晶体管TR3_1和TR3_2的每个的尺寸时，可以减小第二像素PX2和第三像素PX3之间在跳变电压ΔVk上的差异。

虽然没有在附图中示出，但是第一像素PX1的第一和第二晶体管TR1_1和TR1_2的尺寸可以设定为等于第二像素PX2的第一和第二晶体管TR2_1和TR2_2的尺寸。因此，可以减小第一、第二和第三像素PX1、PX2和PX3之间在跳变电压ΔVk上的差异。

图9是示出根据本公开的另一个示范性实施例的显示面板的第一像素组的布局图，图10是示出图9所示的第一像素的等效电路图。

参照图9，第一像素组PG4包括第一至第三像素PX1至PX3。第一像素PX1至第三像素PX3的每个具有一结构以利用耦合电容器施加不同的像素电压到两个子像素电极。

显示面板还包括连接到第一像素组PG4的第一和第二栅线GL1和GL2以及第一、第二和第三数据线DL1、DL2和DL3。第一和第二栅线GL1和GL2在行方向D1上延伸，第一、第二和第三数据线DL1、DL2和DL3在列方向D2上延伸。

第一像素PX1包括设置在第一子像素区域SR1(参照图2)中的第一子像素电极PE1和设置在第二子像素区域SR2(参照图2)中的第二子像素电极PE2。用于驱动第一像素PX1的第一和第二子像素电极PE1和PE2的器件设置在第一像素PX1的第二子区域DR1中。

第二像素PX2包括设置在第三子像素区域SR3(参照图2)中的第一子像素电极PE1和设置在第四子像素区域SR4(参照图2)中的第二子像素电极PE2。用于驱动第二像素PX2的第一和第二子像素电极PE1和PE2的器件设置在第二像素PX2的第四子区域DR2中。

第三像素PX3包括设置在第五子像素区域SR5(参照图2)中的第一子像素电极PE1和设置在第六子像素区域SR6(参照图2)中的第二子像素电极PE2。用于驱动第三像素PX3的第一和第二子像素电极PE1和PE2的器件设置在第三像素PX3的第六子区域DR3中。

第二、第四和第六子区域DR1、DR2和DR3布置在行方向D1上并交叠第一和第二栅线GL1和GL2。第一、第二和第三像素PX1、PX2和PX3共同地连接到第一和第二栅线GL1和GL2并分别连接到第一、第二和第三数据线DL1、DL2和DL3。

图10示出第一像素PX1的等效电路图。在本示范性实施例中，第二和第三像素PX2和PX3具有与第一像素PX1基本上相同的等效电路图，为了避免重复，第二和第三像素PX2和PX3的等效电路图没有被示出。

参照图10，第一子像素PX1_1包括第一晶体管TR1_1、第一液晶电容器Clc1_1和第一存储电容器Cst1_1。第二子像素PX1_2包括第二晶体管TR1_2、第四晶体管TR1_4、第二液晶电容器Clc1_2、第二存储电容器Cst1_2以及耦合电容器Ccp。

第一晶体管TR1_1包括连接到第一栅线GL1的第一栅电极、连接到第一数据线DL1的第一源电极以及连接到第一液晶电容器Clc1_1和第一存储电容器Cst1_1的第一漏电极。

第一液晶电容器Clc1_1包括连接到第一晶体管TR1_1的第一漏电极的第一电极和施加有公共电压Vcom的第二电极。第一存储电容器Cst1_1包括连接到第一晶体管TR1_1的第一漏电极的第一电极和通过第一存储线SL1施加有存储电压Vcst的第二电极。

第二晶体管TR1_2包括连接到第一栅线GL1的第二栅电极、连接到第一数据线DL1的第二源电极以及连接到第二液晶电容器Clc1_2和第二存储电容器Cst1_2的第二漏电极。

第二液晶电容器Clc1_2包括连接到第二晶体管TR1_2的第二漏电极的第一电极和施加有公共电压Vcom的第二电极。第二存储电容器Cst1_2包括连接到第二晶体管TR1_2的第二漏电极的第一电极和通过第二存储线SL2施加有存储电压Vcst的第二电极。

第四晶体管TR1_4包括连接到第二栅线GL2的第四栅电极、连接到耦合电容器Ccp的第四源电极以及电连接到第二晶体管TR1_2的第二漏电极的第四漏电极。

耦合电容器Ccp包括连接到第四晶体管TR1_4的第四源电极的第一电极和通过第一存储线SL1施加有存储电压Vcst的第二电极。

第一和第二晶体管TR1_1和TR1_2响应于通过第一栅线GL1施加到其的第一栅信号而导通。通过第一数据线DL1提供的数据电压通过导通的第一和第二晶体管TR1_1和TR1_2被施加到第一和第二液晶电容器Clc1_1和Clc1_2的第一电极。因此，第一和第二液晶电容器Clc1_1和Clc1_2被充有对应于数据电压和公共电压Vcom之间的电平差异的第一像素电压。

然后，第四晶体管TR1_4响应于通过第二栅线GL2提供的第二栅信号而导通。由于导通的第四晶体管TR1_4，电荷共用发生在第二液晶电容器Clc1_2和耦合电容器Ccp之间。

因此，在第二栅信号通过第二栅线GL2提供之后电压划分在第二液晶电容器Clc1_2和耦合电容器Ccp之间发生。因而，第二液晶电容器Clc1_2中充入的第一像素电压降低，第一像素电压的降低取决于耦合电容器Ccp的充电速率而确定。

因此，在第二栅信号产生之后，第一液晶电容器Clc1_1被充有第一像素电压，并且第二液晶电容器Clc1_2被充有低于第一像素电压的第二像素电压。

由于第一液晶电容器Clc1_1中充入的第一像素电压具有不同于第二液晶电容器Clc1_2中充入的第二像素电压的电平，所以第一子像素PX1_1显示具有不同于第二子像素PX1_2显示的图像的灰阶水平的图像。如上所述，由于第一和第二子像素PX1_1和PX1_2显示具有不同的灰阶水平的图像，所以可以改善第一像素PX1的可见性。

在下文，将再次参照图9详细描述第一至第三像素PX1至PX3的布局。在本示范性实施例中，第一至第六子像素区域SR1至SR6具有与图5所示的第一至第六子像素区域SR1至SR6基本上相同的结构，因此其细节将被省略以避免重复。

第一和第二栅线GL1和GL2在行方向D1上延伸穿过第二、第四和第六子区域DR1、DR2和DR3。从第一栅线GL1延伸的第一栅电极部分GP1设置在第二子区域DR1中，从第一栅线GL1延伸的第二栅电极部分GP2设置在第四子区域DR2中，从第一栅线GL1延伸的第三栅电极部分GP3设置在第六子区域DR3中。

第一栅电极部分GP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二栅电极。第一像素PX1的第四晶体管TR1_4的第四栅电极GE4从第二栅线GL2分支，设置在第二子区域DR1中，并与第一栅电极部分GP1间隔开。

第一数据线DL1设置得邻近于第二子区域DR1并在列方向D2上延伸。从第一数据线DL1分支的第一源电极部分SP1设置在第二子区域DR1中。第一源电极部分SP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二源电极。第一源电极部分SP1设置在第一栅电极部分GP1上。第一晶体管TR1_1的第一漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开，第二晶体管TR1_2的第二漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开。第一晶体管TR1_1的第一漏电极和第二晶体管TR1_2的第二漏电极在第一和第二晶体管TR1_1和TR1_2关断时彼此电绝缘。

第四晶体管TR1_4的第四源电极和第四漏电极设置在第四晶体管TR1_4的第四栅电极GE4上。第四晶体管TR1_4的第四源电极从第二晶体管TR1_2的第二漏电极延伸。第四晶体管TR1_4的第四漏电极连接到耦合电容器Ccp。

作为示例，耦合电容器Ccp包括从第四漏电极延伸的第一电极CE1和从第一存储线SL1延伸以面对第一电极CE1的第二电极CE2，使得绝缘层(未示出)设置在第一电极CE1和第二电极CE2之间。

第二和第三像素PX2和PX3的第四和第六子区域DR2和DR3的结构类似于第一像素PX1的第二子区域DR1的结构，因此其细节将被省略。

图11是示出根据本公开的另一个示范性实施例的显示面板的第一像素组PG5的平面图。图11示出像素组当中的第一像素组PG5作为代表示例，由于像素组具有相同的结构和功能。此外，将参照图11详细描述第一像素组PG5，其它像素组的细节将省略以避免重复。

参照图11，根据本示范性实施例的第一像素组PG5包括顺序地布置在列方向D2上的第一像素PX1、第二像素PX2和第三像素PX3。

第一像素PX1设置在第一栅线GL1和第二栅线GL2之间并连接到第一数据线DL1，第二像素PX2设置在第二栅线GL2和第三栅线GL3之间并连接到第一数据线DL1，第三像素PX3设置在第三栅线GL3和第四栅线GL4之间并连接到第一数据线DL1。也就是说，布置在相同的列中的像素连接到与其相邻的两个数据线当中的仅一个数据线。

第一像素PX1显示第一颜色例如红色R，第二像素PX2显示第二颜色例如绿色G，第三像素PX3显示第三颜色例如蓝色B。然而，由第一、第二和第三像素PX1、PX2和PX3显示的颜色不应当限于红色R、绿色G和蓝色B。在第一、第二和第三像素PX1、PX2和PX3当中，至少一个像素具有大于其他的像素的尺寸。在本示范性实施例中，显示蓝色B的第三像素PX3具有大于第一和第二像素PX1和PX2的尺寸，但是它不应当限于此或者由此限制。也就是说，第一像素PX1可以具有大于第二和第三像素PX2和PX3的尺寸，或者第二像素PX2可以具有大于第一和第三像素PX1和PX3的尺寸。

在下文，第三像素PX3具有大于第一和第二像素PX1和PX2的尺寸的结构将作为示例被详细描述。

第一像素PX1包括第一子区域PR1和第二子区域DR1，第二像素PX2包括第三子区域PR2和第四子区域DR2，第三像素PX3包括第五子区域PR3和第六子区域DR3。在第一、第三和第五子区域PR1、PR2和PR3当中，至少两个子区域具有在列方向D2上的不同的宽度。在下文，在列方向D2上的距离将被称为垂直长度。

作为示例，垂直长度对应于设置在对应像素的一侧的栅线的中心与设置在对应像素的另一侧的栅线的中心之间的距离，该中心是在列方向D2上测量的。换句话说，第一像素PX1的垂直长度对应于沿列方向D2测量的第一栅线GL1的中心与第二数据线DL2的中心之间的距离。

作为示例，第一和第三子区域PR1和PR2的每个具有第一垂直长度W11，第五子区域PR3具有大于第一垂直长度W11的第二垂直长度W12。第二垂直长度W12为第一垂直长度W11的两倍。

第二、第四和第六子区域DR1、DR2和DR3顺序地布置在列方向D2上，第二、第四和第六子区域DR1、DR2和DR3中的至少一个子区域不同于对应像素的其他子区域。也就是说，第二子区域DR1具有不同于第一子区域PR1的垂直长度，第四子区域DR2具有不同于第三子区域PR2的垂直长度，第六子区域DR3具有不同于第五子区域PR3的垂直长度。

第二、第四和第六子区域DR1、DR2和DR3分别具有第三、第四和第五垂直长度W13、W14和W15。第三和第四垂直长度W13和W14不同于第一垂直长度W11，第五垂直长度W15不同于第二垂直长度W12。在本示范性实施例中，第三和第四垂直长度W13和W14大于第一垂直长度W11，第五垂直长度W15小于第二垂直长度W12。

此外，第二、第四和第六子区域DR1、DR2和DR3的垂直长度W13、W14和W15基本上彼此相同。第二、第四和第六子区域DR1、DR2和DR3具有基本上相同的水平宽度W16。这里，水平宽度W16指示在行方向D1上的宽度。

第一子区域PR1在行方向D1上被分成两个区域并包括第一和第二子像素区域SR1和SR2。虽然没有在图11中示出，但是第一子像素区域SR1包括第一子像素电极，第二子像素区域SR2包括第二子像素电极。第二子区域DR1设置在第一子像素区域SR1和第二子像素区域SR2之间。驱动器件例如薄膜晶体管可以设置在第二子区域DR1中以驱动第一和第二子像素电极。因此，由于没有图像在第二子区域DR1中显示，所以第二子区域DR1可以被黑矩阵(未示出)覆盖。

第一和第二子像素区域SR1和SR2具有第一垂直长度W11作为它们的垂直长度。第一子像素区域SR1的水平宽度不同于第二子像素区域SR2的水平宽度。例如，第二子像素区域SR2的水平宽度大于第一子像素区域SR1的水平宽度。这里，第一子像素区域SR1的水平宽度可以对应于第一子像素电极的水平宽度，第二子像素区域SR2的水平宽度可以对应于第二子像素电极的水平宽度。

第三子区域PR2在行方向D1上被分成两个区域并包括第三和第四子像素区域SR3和SR4。尽管没有在图11中示出，但是第三子像素区域SR3包括第三子像素电极，第四子像素区域SR4包括第四子像素电极。第四子区域DR2设置在第三子像素区域SR3和第四子像素区域SR4之间。驱动器件例如薄膜晶体管可以设置在第四子区域DR2中以驱动第三和第四子像素电极。因此，由于没有图像在第四子区域DR2中显示，所以第四子区域DR2可以被黑矩阵(未示出)覆盖。

第三和第四子像素区域SR3和SR4具有垂直长度W11作为它们的垂直长度。第三子像素区域SR3的水平宽度不同于第四子像素区域SR4的水平宽度。例如，第四子像素区域SR4的水平宽度大于第三子像素区域SR3的水平宽度。

第五子区域PR3在行方向D1上被分成两个区域并包括第五和第六子像素区域SR5和SR6。虽然没有在图11中示出，但是第五子像素区域SR5包括第五子像素电极，第六子像素区域SR6包括第六子像素电极。第六子区域DR3设置在第五子像素区域SR5和第六子像素区域SR6之间。驱动器件例如薄膜晶体管可以设置在第六子区域DR3中以驱动第五和第六子像素电极。因此，由于没有图像在第六子区域DR3中显示，所以第六子区域DR3可以被黑矩阵(未示出)覆盖。

第五和第六子像素区域SR5和SR6具有第二垂直长度W12作为它们的垂直长度。第五子像素区域SR5的水平宽度不同于第六子像素区域SR6的水平宽度。例如，第六子像素区域SR6的水平宽度大于第五子像素区域SR5的水平宽度。这里，第五子像素区域SR5的水平宽度可以对应于第五子像素电极的水平宽度，第六子像素区域SR6的水平宽度可以对应于第六子像素电极的水平宽度。

第一、第三和第五子像素区域SR1、SR3和SR5顺序地布置在列方向D2上并具有相同的水平宽度。第二、第四和第六子像素区域SR2、SR4和SR6顺序地布置在列方向D2上并具有相同的水平宽度。

第二子区域DR1具有大于第一和第二子像素区域SR1和SR2的垂直长度W11的垂直长度W13。因此，在平面图中，第一像素PX1具有其中第二子区域DR1延伸超过与第一和第二子像素区域SR1和SR2齐平的假想线的形状。第四子区域DR2具有大于第三和第四子像素区域SR3和SR4的垂直长度W11的垂直长度W14。因此，第二像素PX2具有其中第四子区域DR2延伸超过与第三和第四子像素区域SR3和SR4齐平的假想线的形状。

这里，第一像素PX1的第二子区域DR1和第二像素PX2的第四子区域DR2可以在相反的方向上延伸。

第六子区域DR3具有小于第五和第六子像素区域SR5和SR6的垂直长度W12的垂直长度W15。因此，第三像素PX3具有其中第六子区域DR3具有凹陷部分的形状，该凹陷部分看起来好像已经从边缘切掉一矩形部分。具体地，第三像素PX3的上侧部分和下侧部分凹陷。第二像素PX2的第四子区域DR2和相邻设置的像素组的第一像素PX1的第二子区域DR1被分别容纳在第三像素PX3的上凹陷侧部分和下凹陷侧部分中。因此，第二和第四子区域DR1和DR2延伸到相邻的像素例如第三像素PX3，以共用相邻像素的可用空间。也就是说，具有相对小的垂直长度的像素的子区域在具有相对大的垂直长度的像素的可用空间中延伸，因此像素被设置为共用其空间。

因此，可以防止第二和第四子区域DR1和DR2的垂直长度增大，因而，可以改善第一和第二像素PX1和PX2的开口率。

根据图11，第二栅线GL2在第一像素PX1和第二像素PX2之间在行方向D1上基本上直地延伸。位于第一像素PX1和相邻像素组之间的第一栅线GL1基本上在行方向D1上延伸但是具有在第二子区域DR1中的弯曲部分。具体地，弯曲部分形成朝向相邻像素组的“台阶”，离开第二栅线GL2。位于第二像素PX2和第三像素PX3之间的第三栅线GL3具有在第四子区域DR2中的弯曲部分。具体地，该弯曲部分朝向第三像素PX3弯曲以形成“台阶”。具体地，第一栅线GL1在邻近于第二子区域DR1的位置弯曲以增大第二子区域DR1的宽度。第二子区域DR1中的第一栅线GL1和第二栅线GL2之间的距离大于第一和第二子像素区域SR1和SR2中的第一栅线GL1和第二栅线GL2之间的距离。类似地，第三栅极线GL3在邻近于第四子区域DR2的位置弯曲到下部方向以增大第四子区域DR2的宽度。第四子区域DR2中的第二栅线GL2和第三栅线GL3之间的距离大于第三和第四子像素区域SR3和SR4中的第二栅线GL2和第三栅线GL3之间的距离。

图12是示出根据本公开的另一个示范性实施例的显示面板的第一像素组PG6的平面图。图12示出像素组当中的第一像素组PG6作为代表示例，由于像素组具有相同的结构和功能。此外，将参照图12详细描述第一像素组PG6，其它像素组的细节将被省略以避免重复。

参照图12，根据本示范性实施例的第一像素组PG6包括顺序地布置在列方向D2上的第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1设置在第一栅线GL1和第二栅线GL2之间并连接到第一数据线DL1，第二像素PX2设置在第二栅线GL2和第三栅线GL3之间并连接到第一数据线DL1，第三像素PX3设置在第三栅线GL3和第四栅线GL4之间并连接到第一数据线DL1。也就是说，布置在相同的列中的像素连接到与其相邻的两个数据线当中的仅一个数据线。

第一像素PX1包括第一子区域PR1和第二子区域DR1，第二像素PX2包括第三子区域PR2和第四子区域DR2；第三像素PX3包括第五子区域PR3和第六子区域DR3。

在示出的实施例中，第一和第三子区域PR1和PR2的每个具有第一垂直长度W11，第五子区域PR3具有大于第一垂直长度W11的第二垂直长度W12。第二垂直长度W12为第一垂直长度W11的两倍。

第二、第四和第六子区域DR1、DR2和DR3顺序地布置在列方向D2上，第二、第四和第六子区域DR1、DR2和DR3中的至少一个子区域的驱动区域的垂直长度不同于对应像素的其他子区域的驱动区域的垂直长度。第二、第四和第六子区域DR1、DR2和DR3分别具有第三、第四和第五垂直长度W13、W14和W15。第三和第四垂直长度W13和W14不同于第一垂直长度W11，第五垂直长度W15不同于第二垂直长度W12。在本示范性实施例中，第三和第四垂直长度W13和W14大于第一垂直长度W11，第五垂直长度W15小于第二垂直长度W12。此外，第二、第四和第六子区域DR1、DR2和DR3的垂直长度W13、W14和W15基本上彼此相同。第二、第四和第六子区域DR1、DR2和DR3具有基本上相同的水平宽度W16。

第一子区域PR1包括顺序地布置在行方向D1上的第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3。第二子区域DR1设置得邻近于第一子像素区域SR1_1或第三子像素区域SR1_3。第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3的每个具有第一垂直长度W11作为它们的垂直长度。

第三子区域PR2包括顺序地布置在行方向D1上的第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3。第四子区域DR2设置得邻近于第四子像素区域SR2_1或第六子像素区域SR2_3。第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3的每个具有第一垂直长度W11作为它们的垂直长度。

第五子区域PR3包括顺序地布置在行方向D1上的第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3。第六子区域DR3设置得邻近于第七子像素区域SR3_1或第九子像素区域SR3_3。第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3的每个具有第二垂直长度W12作为它们的垂直长度。

由于第二子区域DR1具有大于第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3的第一垂直长度W11的第三垂直长度W13，所以在平面图中第一像素PX1具有其中第二子区域DR1延伸超过与第一子区域PR1齐平的假想线的形状。第四子区域DR2具有大于第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3的第一垂直长度W11的第四垂直长度W14，所以第二像素PX2具有其中第四子区域DR2延伸超过与第三子区域PR2齐平的假想线的形状。

这里，第一像素PX1的第二子区域DR1和第二像素PX2的第四子区域DR2在相反的方向上延伸。

第六子区域DR3具有比第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3的第二垂直长度W12小的第五垂直长度W15。形成得靠近第二像素PX2的凹陷部分和形成得靠近邻近设置的像素组的第一像素PX1的凹陷部分可以对准使得它们朝向彼此延伸。因此，第三像素PX3在第六子区域DR3中具有通过彼此面对的两个凹陷部分形成的“颈”部分，该“颈”部分在列方向D2上比第三像素PX3窄，即，比第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3窄。参照图12，第三像素PX3的上侧部分和下侧部分凹陷。第二像素PX2的第四子区域DR2和下一个像素组的第一像素PX1的第二子区域DR1分别容纳在第三像素PX3的上凹陷侧部分和下凹陷侧部分中。因此，第二和第四子区域DR1和DR2可以设置在相邻的像素例如第三像素PX3的可用空间中。也就是说，具有相对小的垂直长度的像素的子区域在具有相对大的垂直长度的像素的可用空间中延伸，因此像素被设置为共用其空间。

因此，可以防止第二和第四子区域DR1和DR2的水平宽度增大。因而，可以改善第一和第二像素PX1和PX2的开口率。

图13是示出根据本公开的另一个示范性实施例的显示面板的第一像素组PG7的平面图。

参照图13，根据本示范性实施例的第一像素组PG7包括顺序地布置在列方向D2上的第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1设置在第二栅线GL1和第二栅线GL2之间并连接到第二数据线DL2，第二像素PX2设置在第二栅线GL2和第三栅线GL3之间并连接到第一数据线DL1，第三像素PX3设置在第三栅线GL3和第四栅线GL4之间并连接到第二数据线DL2。也就是说，布置在相同的列中的像素交替地连接到行单元中的两个数据线。

在第一像素PX1中，第二子区域DR1设置得邻近于第三子像素区域SR1_3并连接到第二数据线DL2。

由于第二子区域DR1具有大于第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3的垂直长度W11的垂直长度W13，所以第一像素PX1具有其中第二子区域DR1延伸超过与第三、第六和第九子像素区域SR1_3、SR2_3和SR3_3齐平的假想线的形状。具体地，第二子区域DR1在列方向D2上从第三子像素区域SR1_3突出。

在第二像素PX2中，第四子区域DR2设置得邻近于第四子像素区域SR2_1并连接到第一数据线DL1。由于第四子区域DR2具有大于第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3的垂直长度W11的垂直长度W14，所以第二像素PX2具有其中第四子区域DR2延伸超过与第一子像素区域SR1_1、第四子像素区域SR2_1和第七子像素区域SR3_1齐平的假想线的形状。具体地，第四子区域DR2在列方向D2上突出，但是在与第二子区域DR1相反的方向上从第四子像素区域SR2_1突出。

在第三像素PX3中，第六子区域DR3设置得邻近于第九子像素区域SR3_3并连接到第二数据线DL2。由于第六子区域DR3具有小于第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3的垂直长度W12的垂直长度W15，所以当在平面图中观看时，第三像素PX3具有其中第六子区域DR3比第九子像素区域SR3_3更向内凹陷的形状。

因此，第一、第二和第三像素PX1、PX2和PX3的第二、第四和第六子区域DR1、DR2和DR3可以在一个像素列中布置成Z字形形状，其中第一、第二和第三像素PX1、PX2和PX3布置在列方向D2上。

图14是示出图13所示的第一像素组PG7的布局图。

参照图14，第一像素组PG7包括布置在列方向D2上的第一至第三像素PX1至PX3。显示装置还包括连接到第一像素组PG7的第一、第二和第三栅线GL1、GL2和GL3以及第一和第二数据线DL1和DL2。第一至第三栅线GL1至GL3在行方向D1上延伸，第一和第二数据线DL1和DL2在列方向D2上延伸。显示装置还包括设置在第一和第二数据线DL1和DL2之间并连接到第一像素组PG7的电压线RL。

第一像素PX1包括分别设置在第一、第二和第三子像素区域SR1_1、SR1_2和SR1_3中的第一、第二和第三子像素电极PE1_1、PE1_2和PE1_3，第一和第三子像素电极PE1_1和PE1_3通过第一连接电极ME1电连接到彼此。第二子区域DR1设置在第三子像素电极PE1_3和第二数据线DL2之间。

第二像素PX2包括分别设置在第四、第五和第六子像素区域SR2_1、SR2_2和SR2_3中的第四、第五和第六子像素电极PE2_1、PE2_2和PE2_3，第四和第六子像素电极PE2_1和PE2_3通过第二连接电极ME2电连接到彼此。第四子区域DR2设置在第四子像素电极PE2_1和第一数据线DL1之间。

第三像素PX3包括分别设置在第七、第八和第九子像素区域SR3_1、SR3_2和SR3_3中的第七、第八和第九子像素电极PE3_1、PE3_2和PE3_3，第七和第九子像素电极PE3_1和PE3_3通过第三连接电极ME3电连接到彼此。第六子区域DR3设置在第九子像素电极PE3_3和第二数据线DL2之间。

第一栅线GL1设置在第一像素PX1和第二像素PX2之间，第二栅线GL2设置在第二像素PX2和第三像素PX3之间，第三栅线GL3设置在第三像素PX3和相邻像素组(未示出)的第一像素之间。

从第一栅线GL1延伸的第一栅电极部分GP1设置在第二子区域DR1中，从第二栅线GL2延伸的第二栅电极部分GP2设置在第四子区域DR2中，从第三栅线GL3延伸的第三栅电极部分GP3设置在第六子区域DR3中。

第一栅电极部分GP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二栅电极。第一栅线GL1的一部分用作第一像素PX1的第三晶体管TR1_3的第三栅电极GE3。

从第二数据线DL2分支的第一源电极部分SP1设置在第二子区域DR1中。第一源电极部分SP1用作第一像素PX1的第一和第二晶体管TR1_1和TR1_2的第一和第二源电极。第一源电极部分SP1设置在第一栅电极部分GP1上。第一晶体管TR1_1的第一漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开，第二晶体管TR1_2的第二漏电极设置在第一栅电极部分GP1上并与第一源电极部分SP1间隔开。

第一晶体管TR1_1的第一漏电极通过第一接触部分CT1电连接到桥接电极BE1。桥接电极BE1交叠第一接触部分CT1中的第一漏电极并沿第一栅线GL1延伸。桥接电极BE1在第二子像素区域SR1_2中扩展，因此形成交叠第二子像素电极PE1_2的扩展部分EP。桥接电极BE1和第二子像素电极PE1_2彼此电接触。

第二晶体管TR1_2的第二漏电极通过第二接触部分CT2电连接到第三子像素电极PE1_3。由于第三子像素电极PE1_3通过第一连接电极ME1电连接到第一子像素电极PE1_1，所以从第二晶体管TR1_2的第二漏电极输出的信号经由第三子像素电极PE1_3和第一连接电极ME1被施加到第一子像素电极PE1_1。第一和第二接触部分CT1和CT2设置在第二子区域DR1中。

第三晶体管TR1_3的第三源电极和第三漏电极设置在第三晶体管TR1_3的第三栅电极GE3上。第三晶体管TR1_3的第三漏电极从第二晶体管TR1_2的第二漏电极延伸。第三晶体管TR1_3的第三源电极从电压线RL分支并设置在第三栅电极GE3上以与第三晶体管TR1_3的第三漏电极间隔开。

第四和第六子区域DR2和DR3具有与第二子区域DR1基本上相同的结构，除了它们的位置之外，因此将省略第四和第六子区域DR2和DR3的布局的详细说明。

电压线RL在列方向D2上延伸穿过第一子像素区域SR1_1与第二子像素区域SR1_2之间的边界部分以及第二子像素区域SR1_2和第三子像素区域SR1_3之间的边界部分。电压线RL包括：第一分支电压线BRL1，在第一像素PX1和第二像素PX2的边界部分中延伸到第二子区域DR1；第二分支电压线BRL2，在第二像素PX2和第四像素PX3的边界部分中延伸到第四子区域DR2；以及第三分支电压线BRL3，在第三像素PX3和在列方向D2上邻近于第三像素PX3的像素的边界部分中延伸到第六子区域DR3。

第一分支电压线BRL1朝向第二子区域DR1分支并电连接到第一像素PX1的第三晶体管TR1_3的第三源电极SE3。第二分支电压线BRL2朝向第四子区域DR2分支并电连接到第二像素PX2的第三晶体管TR1_3的第三源电极SE3。第三分支电压线BRL3朝向第六子区域DR3分支并电连接到第一像素PX1的第三晶体管TR1_3的第三源电极SE3。

第一和第二数据线DL1和DL2的每个被弯曲为具有Z字形形状。

图15是示出根据本公开的另一个示范性实施例的显示面板的第一和第二点的平面图。

参照图15，根据本示范性实施例的显示面板包括第一和第二点DOT1和DOT2。第一点DOT1包括第一、第二和第三像素PX1、PX2和PX3，第二点DOT2包括第四、第五和第六像素PX4、PX5和PX6。第一和第二点DOT1和DOT2在行方向D1和列方向D2上彼此交替地布置。

在第一点DOT1中，第一、第二和第三像素PX1、PX2和PX3顺序地布置在行方向D1上，并且第一、第二和第三像素PX1、PX2和PX3中的至少一个具有大于其他像素的尺寸。作为示例，第一像素PX1显示第一颜色，例如红色R，第二像素PX2显示第二颜色，例如绿色G，第三像素PX3显示第三颜色，例如蓝色B。在本示范性实施例中，显示蓝色B的第三像素PX3具有大于第一和第二像素PX1和PX2的尺寸，如图15所示，但是其不应限于此。

在第二点DOT2中，第四、第五和第六像素PX4、PX5和PX6顺序地布置在行方向D1上，并且第四、第五和第六像素PX1、PX2和PX3中的至少一个具有大于其他像素的尺寸。作为示例，第四像素PX4显示第四颜色，例如红色R，第五像素PX5显示第五颜色，例如绿色G，第六像素PX6显示第六颜色，例如白色W。在本示范性实施例中，显示白色W的第六像素PX6具有大于第四和第五像素PX4和PX5的尺寸，如图15所示，但是其不应当限于此或者由此限制。

第一和第二点DOT1和DOT2具有基本上相同的像素结构，除了颜色之外。因此，第一和第二点DOT1和DOT2的像素结构与图2至6中示出的基本上相同，因此将省略第一和第二点DOT1和DOT2的详细说明。

图16是示出根据本公开的另一个示范性实施例的显示面板的第一和第二点的平面图。

参照图16，根据本示范性实施例的显示面板包括第一和第二点DOT1和DOT2。第一点DOT1包括第一、第二和第三像素PX1、PX2和PX3，第二点DOT2包括第四、第五和第六像素PX4、PX5和PX6。第一和第二点DOT1和DOT2在行方向D1和列方向D2上彼此交替地布置。

在第一点DOT1中，第一、第二和第三像素PX1、PX2和PX3顺序地布置在列方向D2上，并且第一、第二和第三像素PX1、PX2和PX3中的至少一个具有大于其他像素的尺寸。作为示例，第一像素PX1显示第一颜色，例如红色R，第二像素PX2显示第二颜色，例如绿色G，第三像素PX3显示第三颜色，例如蓝色B。在本示范性实施例中，显示蓝色B的第三像素PX3具有大于第一和第二像素PX1和PX2的尺寸，如图16所示。

在第二点DOT2中，第四、第五和第六像素PX4、PX5和PX6顺序地布置在列方向D2上，并且第四、第五和第六像素PX4、PX5和PX6中的至少一个具有大于其他像素的尺寸。作为示例，第四像素PX4显示第四颜色，例如红色R，第五像素PX5显示第五颜色，例如绿色G，第六像素PX6显示第六颜色，例如白色W。在本示范性实施例中，显示白色W的第六像素PX6具有大于第四和第五像素PX4和PX5的尺寸，如图16所示。

第一和第二点DOT1和DOT2具有基本上相同的像素结构，除了颜色之外。因此，第一和第二点DOT1和DOT2的像素结构与图13和14中示出的基本上相同，因此将省略第一和第二点DOT1和DOT2的详细说明。

虽然已经描述了本发明构思的示范性实施例，但是将理解，本发明构思不应被限于这些示范性实施例，而是本领域普通技术人员能够在本发明构思的精神和范围内进行各种变化和变型，本发明构思的范围在权利要求中限定。

Claims (10)

1.一种显示装置，该显示装置具有像素组，所述像素组包括：

第一像素，包括第一子区域和第二子区域；

第二像素，包括第三子区域和第四子区域；和

第三像素，包括第五子区域和第六子区域，其中所述第一像素、所述第二像素和所述第三像素顺序地布置在第一方向上，所述第一子区域、所述第三子区域和所述第五子区域中的至少两个子区域具有在所述第一方向上的不同的宽度，所述第二子区域、所述第四子区域和所述第六子区域顺序地布置在所述第一方向上，所述第二子区域、所述第四子区域和所述第六子区域中的至少一个子区域在所述第一方向上朝向相邻的子区域扩展并具有比相同像素组中的所述第二子区域、所述第四子区域和所述第六子区域中的其他子区域的宽度大的宽度。

2.如权利要求1所述的显示装置，其中所述第一子区域、所述第三子区域和所述第五子区域包括像素电极，所述第二子区域、所述第四子区域和所述第六子区域包括用于驱动所述像素电极的驱动器件。

3.如权利要求2所述的显示装置，还包括顺序地布置在所述第一方向上的第一数据线、第二数据线和第三数据线，其中所述第一像素设置在所述第一数据线和所述第二数据线之间并连接到所述第一数据线和所述第二数据线中的一个，所述第二像素设置在所述第二数据线和所述第三数据线之间并连接到所述第二数据线和所述第三数据线中的一个，所述第三像素设置在所述第三数据线和所述第四数据线之间并连接到所述第三数据线和所述第四数据线中的一个。

4.如权利要求3所述的显示装置，其中所述第一子区域至所述第六子区域的每个在所述第一方向上的宽度为设置在所述像素组的一侧的所述数据线的中心与设置在所述像素组的另一侧的所述数据线的中心之间的距离，其中所述中心沿所述第一方向确定。

5.如权利要求1所述的显示装置，其中，在所述第一像素、所述第二像素和所述第三像素当中，最大的像素具有凹陷部分，所述第二子区域、所述第四子区域和所述第六子区域中的至少一个子区域扩展到所述凹陷部分中。

6.如权利要求5所述的显示装置，其中所述第一子区域和所述第三子区域具有在所述第一方向上的第一宽度，所述第五子区域具有在所述第一方向上的第二宽度，所述第二宽度大于所述第一宽度。

7.如权利要求6所述的显示装置，其中所述第二子区域具有在所述第一方向上的第三宽度，所述第四子区域具有在所述第一方向上的第四宽度，所述第三宽度和所述第四宽度大于所述第一宽度，所述第六子区域具有在所述第一方向上的第五宽度，所述第五宽度小于所述第二宽度。

8.如权利要求1所述的显示装置，其中所述第一像素、所述第二像素和所述第三像素的每个包括：

第一子像素，充有第一像素电压；和

第二子像素，充有第二像素电压，所述第二像素电压具有不同于所述第一像素电压的电平；

9.如权利要求8所述的显示装置，其中所述第一子区域包括第一子像素区域和第二子像素区域，所述第三子区域包括第三子像素区域和第四子像素区域，所述第五子区域包括第五子像素区域和第六子像素区域，

其中所述第一子像素区域、所述第三子像素区域和所述第五子像素区域的每个包括所述第一子像素的第一子像素电极，所述第二子像素区域、所述第四子像素区域和所述第六子像素区域的每个包括所述第二子像素的第二子像素电极。

10.如权利要求9所述的显示装置，其中所述第二子区域、所述第四子区域和所述第六子区域的每个包括分别施加所述第一像素电压和所述第二像素电压到所述第一子像素电极和所述第二子像素电极的驱动器件。