CN106125811A - 一种超低温漂高电源抑制比带隙基准电压源 - Google Patents

Abstract

一种超低温漂高电源抑制比带隙基准电压源，涉及模拟集成电路设计领域。本发明主要针对现有基准源温漂和电源抑制比问题，提出了综合解决办法。其包括独立电流源电路、偏置电路、带隙核心电路和PSRR增强支路；独立电流源电路用于产生与电源电压基本无关的电流供电，偏置电路产生用于带隙核心电路中运放的偏置电压，带隙核心电路利用温度补偿得到基准电压，电源抑制比增强支路提供带隙核心电路的栅极偏置电压提高电源抑制比。本发明得到的有益效果是：大大降低了带隙基准的温度系数，提高了电源抑制比。适用于射频识别电源管理模块。

Description

一种超低温漂高电源抑制比带隙基准电压源

发明领域

本发明属于电子电路技术领域,涉及模拟集成电路设计领域，特别涉及一种超低温漂高电源抑制比带隙基准电压源。

背景技术

带隙基准电路在集成电路中是一个非常重要的基本单元模块。该模块为系统提供直流参考电压，广泛的应用在转换器、锁相环及电源管理类芯片中。其温度系数以及抗电源噪声能力很大程度上影响了系统中其他电路的性能，这就要求提高带隙基准的精度以及稳定性，是模拟集成电路系统设计中的重点和难点。

图1为基本的带隙基准电路结构，提供对温度、电源电压不敏感的基准电压以及PTAT基准电流。其基本思路是利用三极管的温度特性将具有负温度系数的基极发射极电压V_BE与具有正温度系数的基极发射极电压差ΔV_BE以不同权重相加，得到接近于零温度系数的基准电压。PTAT电流为ΔV_BE产生的与绝对温度成正比的偏置电流。其公式分别为：

其中，V_BE1是PNP三极管Q1的基极发射极电压，k是玻尔兹曼常数，T是绝对温度，q是单位电荷电量，N为Q2与Q1晶体管并联个数之比，R2、R0分别为图1中所示电阻。

图1传统电路得到的输出电压与温度关系为开口向上或向下的抛物线，只有一阶补偿，温漂较大，另外由于工艺、失调等原因使得电路参数变化影响正常工作。因此需要优化电路结构，设计低温度系数和高电源抑制比的带隙基准电压源。

发明内容

本发明的目的在于解决一阶补偿温度系数较大和对电源噪声抑制较差的问题，提出了一种超低温漂高电源抑制比带隙基准电压源电路。

为实现上述目的，本发明采用的技术方案为，一种超低温漂高电源抑制比带隙基准电压源，其原理在于，利用与温度有关的电阻比值，通过调节电阻比值消除三极管基极发射极电压V_BE温度系数的非线性，大大降低带隙基准电压的温度 系数。为提高电源抑制比，增加PSRR即电源抑制比增强支路，并运用反馈环路产生与电源电压基本无关的独立电流源间接提供次电源电压，隔离电源上噪声带来的影响，以提高电源抑制比。整体电路包括独立电流源电路、偏置电路、带隙核心电路和PSRR增强支路；其中，

独立电流源电路包括：PMOS管MP1、MP2、MP3，NMOS管MN1，运算放大器AMP，电阻R0；偏置电路包括PMOS管MB1、MB2、MB3、MB4，NMOS管MB5、MB6和电阻RB；带隙核心电路包括PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，NMOS管MN7、MN8、MN9，电阻R1a、R1b、R2a、R2b、R3，PNP三极管Q1、Q2，补偿电容Cc和补偿电阻Rc；PSRR增强支路包括PMOS管MP4、MP5、NMOS管MN2；

具体连接如下：

PMOS管MP1、MP2源极接电源电压VDD，PMOS管MP1、MP2栅极相连并接运算放大器AMP的输出端VO1，NMOS管MN1漏极接PMOS管MP1漏极和运算放大器AMP1的反向输入端Vin1-，NMOS管MN1栅极接PMOS管MP2漏极、PMOS管MP3源极和运算放大器AMP正向输入端Vin1+即等效次电压VDDL，PMOS管MP3漏极接地VSS，PMOS管MP3栅极与NMOS管MN2栅极相连接带隙核心电路中运算放大器的输出端VO2，电阻R0一端接NMOS管源极，电阻R0另一端接地VSS，流过电流为独立电流；

PMOS管MB1、MB2源极相连接VDDL，PMOS管MB2栅极相连接PMOS管MB4源极产生偏置电压Vb1，PMOS管MB1漏极接PMOS管MB3源极，PMOS管MB3、MB4栅极相连接PMOS管MB4漏极，电阻RB一端接PMOS管MB3漏极和NMOS管MB5栅极，电阻RB另一端接NMOS管MB6栅极和NMOS管MB5漏极，NMOS管MB5源极与NMOS管MB6源极相连接地，NMOS管MB6漏极接PMOS管MB4漏极；

PMOS管MP6、MP7的源极相连接VDDL，PMOS管MP6、MP7的栅极相连接PMOS管MP6的漏极，PMOS管MP8的源极接PMOS管MP8的漏极，PMOS管MP9的源极接PMOS管MP7的漏极，电阻R1a一端接PMOS管MP8的漏极，电阻R1a另一端接电阻R2a一端,电阻R2a另一端接电阻R3一端和PMOS管MP14栅极即运算放大器正向输入端Vin2+，电阻R1b一端接PMOS管MP9漏极即输出电压V_REF，电 阻R1b另一端接电阻R2b一端，电阻R2b另一端接PMOS管MP15栅极即运算放大器反向输入端Vin2-和三极管Q2发射极，电阻R3另一端接三极管Q1的发射极，三极管Q1、Q2的集电极和基极相连并都接地，PMOS管MP14、MP15源极相连接PMOS管MP13漏极，PMOS管MP13源极与PMOS管MP16源极相连接VDDL，PMOS管MP15、MP16栅极相连接偏置电路的偏置电压Vb1，NMOS管MN7、MN8栅极相连接NMOS管MN7漏极和PMOS管MP14漏极，NMOS管MN8、MN7、MN9源极相连接地，NMOS管MN9栅极接NMOS管MN8漏极和PMOS管MP15漏极与电容Cc一端相连，电容Cc另一端接电阻Rc一端，电阻Rc另一端接NMOS管MN9漏极和PMOS管MN16漏极，为运放输出端Vo2；

NMOS管MN2漏极接地，PMOS管MP5栅极与本身漏极和NMOS管MN2的漏极相连并接PMOS管MP8和MP9的相连栅极，PMOS管MP4的栅极与本身漏极相连并接PMOS管MP5的源极，PMOS管MP4源极接VDDL。

与现有技术相比，本发明将PSRR增强支路与次电压产生电路相结合并与通过不同温度系数的电阻比来产生零温度系数基准电路的综合，得到的有益效果是：大大降低了带隙基准的温度系数，提高了整个频段的电源抑制比。

附图说明

图1基本的带隙基准电路结构

图2本发明电路原理图

图3本发明的输出电压V_REF温度特性示意图

图4本发明的输出电压V_REF电源抑制比特性示意图

具体实施方式

下面结合附图和具体实施方式对于本发明作进一步的说明：

如图2所示，本发明的带隙基准包括：独立电流源电路、PSRR增强支路、偏置电路和带隙核心电路；所述独立电流源电路，运用反馈环路间接提供与电压基本无关的电流源，提供与电源电压基本无关的电流源，隔离电源上噪声隔离；所述PSRR增强支路，为带隙核心电路提供栅极偏置电压；所述偏置电路，为带隙核心电路中运算放大器提供所需要的与电源电压无关的偏置电流；所述带隙核心电路，采用不同温度系数的电阻，通过调节电阻的比率，达到高阶补偿的目 的，产生基准电压V_REF；

具体电路如图2所示，其中，所述独立电流源电路包括NMOS管MN1，PMOS管MP1、MP2、MP3，电阻R0和运放AMP；所述PSRR增强支路包含NMOS管MN2，PMOS管MP4、MP5；所述偏置电路包括NMOS管MB5、MB6，PMOS管MB1、MB2、MB3、MB4和电阻RB；所述带隙核心电路包含NMOS管MN7、MN8、MN9，PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，电阻R1a、R1b、R2a、R2b、R3、Rc，电容Cc和PNP三极管Q1、Q2。

具体链接关系如下：

所述次电压产生电路，PMOS管MP1源极与PMOS管MP2源极相连接电源电压VDD，PMOS管MP1漏极接NMOS管MN1漏极并与运放AMP反相输入端相连，NMOS管MN1栅极接PMOS管MP3源极与运放AMP正向输入端相连，电阻R0一端接NMOS管MN1源极，另一端与PMOS管MP3漏极相连接地，PMOS管MP2栅极与PMOS管MP1栅极相连接运放AMP输出端Vo1，PMOS管MP3栅极接带隙核心电路输出的控制电压Vo2，PMOS管MP3源极接PMOS管MP2漏极为次电压产生电路的输出次电压VDDL；

所述PSRR增强支路，PMOS管MP4源极接次电压VDDL，PMOS管MP5源极接PMOS管MP4的栅极和漏极，NMOS管MN2漏极接PMOS管MP5的栅极和漏极产生带隙核心电路的栅极偏置电压Vb2，NMOS管MN2栅极接带隙核心电路输出的控制电压Vo2，NMOS管MN2源极接地；

所述偏置电路，PMOS管MB1、MB2源极相连并接次电压VDDL，PMOS管MB1、MB2栅极相连接PMOS管漏极和PMOS管MB4源极产生带隙核心电路的运放偏置电压Vb1，PMOS管MB3源极接PMOS管MB1漏极，PMOS管MB3、MB4栅极相连接PMOS管MB4漏极与NMOS管MB6漏极，电阻RB一端接PMOS管MB3漏极，另一端接NMOS管MB5漏极和栅极并与NMOS管MB6栅极相连，NMOS管MB6源极与NMOS管MB5源极相连接地；

所述带隙核心电路，PMOS管MP6、MP7源极相连接次电压VDDL，PMOS管MP7栅极接PMOS管MP6栅极和漏极与PMOS管MP8源极相连，PMOS管MP8、MP9栅极相连接PSRR增强电路输出的栅极偏执电压Vb2，PMOS管MP9源极接PMOS管MP7漏极，电阻R1a一端接PMOS管MP8漏极，另一端接电 阻R2a的一端，电阻R1b一端接PMOS管MP9漏极得到输出电压V_REF，另一端接电阻R2b的一端，电阻R2a另一端接电阻R3的一端和PMOS管MP14栅极，电阻R2b另一端接PNP三极管Q2的发射极和PMOS管MP15栅极，电阻R3另一端接PNP三极管Q1的发射极，PNP三极管Q1、Q2的集电极相连、基极相连并接地，PMOS管MP14、MP15源极相连接PMOS管MP13漏极，PMOS管MP13、MP16栅极相连接偏置电路输出的偏置电压Vb1，PMOS管MP16、MP13源极相连接次电压VDDL，NMOS管MN7、MN8栅极相连接PMOS管MP14漏极和NMOS管MN7漏极，NMOS管MN8源极与NMOS管MN7源极相连接地，电容Cc一端接PMOS管MP15和NMOS管MN8的相连漏极并与NMOS管MN9栅极相连，另一端接电阻Rc一端，电阻Rc另一端接NMOS管MN9与PMOS管MP16的相连漏极得到控制电压Vo2，NMOS管MN9源极接地。

下面对上述电路的工作原理进行说明：

所述独立电流源电路，如图3所示，运放钳位MP1、MP2漏极电压，使两条支路电流与其宽长比之比成比例，电流源接收带隙核心电路产生的反馈信号，具有很高的电源独立性，屏蔽电源电压噪声对带隙核心电路的影响，产生与电源电压基本无关的电流源为主体电路供电，提高整体电路的电源抑制比；

所述偏置电路分析：主要由NMOS管MB5、MB6和电阻R_B得到电流I_bias，由其电路结构得：

V_GS5-V_GS6＝I_biasR_B (1)

其中，V_GS5、V_GS6分别为MB5、MB6管的栅源电压。

又NMOS管饱和区电流I_sat公式为：

$I_{sat}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{GS}-V_{TH})}^2---\left(2\right)$

其中，μ_n为NMOS管沟道迁移率，C_ox为单位面积的栅氧化层电容，W为MOS管的宽，L为MOS管的长，V_GS为MOS管栅源电压，V_TH为阈值电压。

由式(1)和式(2)，得偏置电流I_bias的表达式为：

$I_{bias}=\frac{2}{{\mathrm{\μ}}_n{C}_{ox}{R_B}^2}\left(\sqrt{{\left(\frac{L}{W}\right)}_5}-\sqrt{{\left(\frac{L}{W}\right)}_6}\right)---\left(3\right)$

其中，分别为NMOS管MB5、MB6的长宽比。

通过表达式(3)可知，调节NMOS管MB5、MB6的宽长比可得一个与电 源电压无关的偏置电流，PMOS管MB1、MB2、MB3、MB4是共源共栅电流镜结构，为1:1的电流镜像，为带隙核心电路中运放提供镜像偏置电流。

所述带隙核心部分电路分析：传统带隙基准电压源为一阶补偿，如图1，其输出电压V_REF表达式为：

$V_{REF}=V_{BE1}+\frac{kT}{q}\·\ln N\·\frac{R_2}{R_0}---\left(4\right)$

其中晶体管V_BE与温度关系表达式为

$V_{BE}=V_G\left(T_0\right)+\frac{T}{T_0}\[V_{BE}\left(T_0\right)-V_G\left(T_0\right)\]-(\mathrm{\η}-m)\frac{kT}{q}ln\left(\frac{T}{T_0}\right)---\left(5\right)$

其中，V_G(T₀)为硅的带隙电压，m为硅迁移率与温度相关的参数，η为与工艺有关与温度无关的常数，T₀为参考温度。

由式(5)得到V_BE与温度成非线性关系，一阶补偿得到的温漂系数较高，为降低温漂系数，本发明采用不同温度系数的电阻，通过调节电阻的比率，达到高阶补偿的目的，如图3所示，图中PMOS管MP6、MP7、MP8、MP9为电流镜结构，电阻R_1a、R_1b、R3为高阻多晶硅电阻，R_2a、R_2b为P型扩散电阻，PNP三极管Q1和Q2发射面积基于版图考虑设计为8:1，由电路原理图可以得到：

V_BE2＝V_BE1+IR₃ (6)

$\stackrel{\·}{\·\·}I=\frac{V_{BE2}-V_{BE1}}{R_3}=\frac{V_{T}ln\frac{8I_c}{I_s}{V}_{T}ln\frac{I_c}{I_s}}{R_3}=\frac{V_{T}ln8}{R_3}---\left(7\right)$

其中，I_c为集电极电流，I_s为饱和电流。

$\stackrel{\·}{\·\·}{V}_{REF}=I\·(R_{1b}+R_{2b})+V_{BE}=V_{T}ln8\frac{R_{1b}}{R_3}+V_{T}ln8\frac{R_{2b}}{R_3}+V_{BE}---\left(8\right)$

由式(8)分析，由于R_1b和R₃都为高阻多晶硅电阻，所以R_1b/R₃与温度无关，R_2b和R₃为不同电阻，扩散电阻R_2b与温度正相关，高阻多晶硅电阻R₃与温度负相关，所以R_2b/R₃会随温度变化而变化，得到R_2b/R₃的泰勒展开式：

$\frac{R_{2b}\left(T\right)}{R_3\left(T\right)}=\frac{R_{2b}\left(T_0\right)}{R_3\left(T_0\right)}\[1+K_{pdiff}(T-T_0)\]\·\[1+K_{poly}(T-T_0)+{K^2}_{poly}{(T-T_0)}^2\]---\left(9\right)$

其中，K_poly为高阻多晶硅的温度系数，K_pdiff为P扩散电阻的温度系数，通过式(8)和式(9)可知，改变R_1b/R₃和R_2b/R₃可以大大优化带隙基准的温度系数；

所述PSRR增强支路分析：NMOS管MN2栅极接运放输出端Vo2，电流I_DS2是与电源电压无关的量，当供电电压VDDL变化时，PMOS管MP5的栅极电压 会随着VDDL变化而变化，即PMOS管MP9的栅电压也随VDDL变化而变化，从而保持MP9的电流I_P9不变，即输出电压V_REF保持稳定，电源抑制比大大提高。

通过仿真验证了本发明的特性，如图4所示，在-40～120℃内，温度系数为0.23ppm/℃；电源抑制比在1KHz时为91dB，在1MHz时为32dB,在整个频率范围内小于30dB。

Claims (5)

1.一种超低温漂高电源抑制比带隙基准电压源，其特征在于：利用与温度有关的电阻比值，通过调节电阻比值消除三极管基极发射极电压V_BE温度系数的非线性，大大降低带隙基准电压的温度系数；为提高电源抑制比，增加PSRR即电源抑制比增强支路，并运用反馈环路产生与电源电压基本无关的独立电流源间接提供次电源电压，隔离电源上噪声带来的影响，以提高电源抑制比；整体电路包括独立电流源电路、偏置电路、带隙核心电路和PSRR增强支路；其中，

独立电流源电路包括：PMOS管MP1、MP2、MP3，NMOS管MN1，运算放大器AMP，电阻R0；偏置电路包括PMOS管MB1、MB2、MB3、MB4，NMOS管MB5、MB6和电阻RB；带隙核心电路包括PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，NMOS管MN7、MN8、MN9，电阻R1a、R1b、R2a、R2b、R3，PNP三极管Q1、Q2，补偿电容Cc和补偿电阻Rc；PSRR增强支路包括PMOS管MP4、MP5、NMOS管MN2；

具体连接如下：

PMOS管MP1、MP2源极接电源电压VDD，PMOS管MP1、MP2栅极相连并接运算放大器AMP的输出端VO1，NMOS管MN1漏极接PMOS管MP1漏极和运算放大器AMP1的反向输入端Vin1-，NMOS管MN1栅极接PMOS管MP2漏极、PMOS管MP3源极和运算放大器AMP正向输入端Vin1+即等效次电压VDDL，PMOS管MP3漏极接地VSS，PMOS管MP3栅极与NMOS管MN2栅极相连接带隙核心电路中运算放大器的输出端VO2，电阻R0一端接NMOS管源极，电阻R0另一端接地VSS，流过电流为独立电流；

PMOS管MB1、MB2源极相连接VDDL，PMOS管MB2栅极相连接PMOS管MB4源极产生偏置电压Vb1，PMOS管MB1漏极接PMOS管MB3源极，PMOS管MB3、MB4栅极相连接PMOS管MB4漏极，电阻RB一端接PMOS管MB3漏极和NMOS管MB5栅极，电阻RB另一端接NMOS管MB6栅极和NMOS管MB5漏极，NMOS管MB5源极与NMOS管MB6源极相连接地，NMOS管MB6漏极接PMOS管MB4漏极；

PMOS管MP6、MP7的源极相连接VDDL，PMOS管MP6、MP7的栅极相连接PMOS管MP6的漏极，PMOS管MP8的源极接PMOS管MP8的漏极，PMOS管MP9的源极接PMOS管MP7的漏极，电阻R1a一端接PMOS管MP8的漏极，电阻R1a另一端接电阻R2a一端,电阻R2a另一端接电阻R3一端和PMOS管MP14栅极即运算放大器正向输入端Vin2+，电阻R1b一端接PMOS管MP9漏极即输出电压V_REF，电阻R1b另一端接电阻R2b一端，电阻R2b另一端接PMOS管MP15栅极即运算放大器反向输入端Vin2-和三极管Q2发射极，电阻R3另一端接三极管Q1的发射极，三极管Q1、Q2的集电极和基极相连并都接地，PMOS管MP14、MP15源极相连接PMOS管MP13漏极，PMOS管MP13源极与PMOS管MP16源极相连接VDDL，PMOS管MP15、MP16栅极相连接偏置电路的偏置电压Vb1，NMOS管MN7、MN8栅极相连接NMOS管MN7漏极和PMOS管MP14漏极，NMOS管MN8、MN7、MN9源极相连接地，NMOS管MN9栅极接NMOS管MN8漏极和PMOS管MP15漏极与电容Cc一端相连，电容Cc另一端接电阻Rc一端，电阻Rc另一端接NMOS管MN9漏极和PMOS管MN16漏极，为运放输出端Vo2；

NMOS管MN2漏极接地，PMOS管MP5栅极与本身漏极和NMOS管MN2的漏极相连并接PMOS管MP8和MP9的相连栅极，PMOS管MP4的栅极与本身漏极相连并接PMOS管MP5的源极，PMOS管MP4源极接VDDL。

2.根据权利要求1所述的一种超低温漂高电源抑制比带隙基准电压源，其特征在于：所述独立电流源电路，运放钳位MP1、MP2漏极电压，使两条支路电流与其宽长比之比成比例，电流源接收带隙核心电路产生的反馈信号，具有很高的电源独立性，屏蔽电源电压噪声对带隙核心电路的影响，产生与电源电压基本无关的电流源为主体电路供电，提高整体电路的电源抑制比。

3.根据权利要求1所述的一种超低温漂高电源抑制比带隙基准电压源，其特征在于：所述偏置电路分析：主要由NMOS管MB5、MB6和电阻R_B得到电流I_bias，由其电路结构得：

V_GS5-V_GS6＝I_biasR_B (1)其中，V_GS5、V_GS6分别为MB5、MB6管的栅源电压；

又NMOS管饱和区电流I_sat公式为：

$I_{sat}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{GS}-V_{TH})}^2---\left(2\right)$

其中，μ_n为NMOS管沟道迁移率，C_ox为单位面积的栅氧化层电容，W为MOS管的宽，L为MOS管的长，V_GS为MOS管栅源电压，V_TH为阈值电压；

由式(1)和式(2)，得偏置电流I_bias的表达式为：

$I_{bias}=\frac{2}{{\mathrm{\μ}}_n{C}_{ox}{R_B}^2}(\sqrt{{\left(\frac{L}{W}\right)}_5}-\sqrt{{\left(\frac{L}{W}\right)}_6})---\left(3\right)$

其中，分别为NMOS管MB5、MB6的长宽比；

通过表达式(3)可知，调节NMOS管MB5、MB6的宽长比可得一个与电源电压无关的偏置电流，PMOS管MB1、MB2、MB3、MB4是共源共栅电流镜结构，为1:1的电流镜像，为带隙核心电路中运放提供镜像偏置电流。

4.根据权利要求1所述的一种超低温漂高电源抑制比带隙基准电压源，其特征在于：所述带隙核心部分电路分析：传统带隙基准电压源为一阶补偿，其输出电压V_REF表达式为：

$V_{REF}=V_{BE1}+\frac{kT}{q}\·lnN\·\frac{R_2}{R_0}---\left(4\right)$

其中晶体管V_BE与温度关系表达式为

$V_{BE}=V_G\left(T_0\right)+\frac{T}{T_0}\[V_{BE}\left(T_0\right)-V_G\left(T_0\right)\]-(\mathrm{\η}-m)\frac{kT}{q}ln\left(\frac{T}{T_0}\right)---\left(5\right)$

其中，V_G(T₀)为硅的带隙电压，m为硅迁移率与温度相关的参数，η为与工艺有关与温度无关的常数，T₀为参考温度；

由式(5)得到V_BE与温度成非线性关系，一阶补偿得到的温漂系数较高，为降低温漂系数，采用不同温度系数的电阻，通过调节电阻的比率，达到高阶补偿的目的，PMOS管MP6、MP7、MP8、MP9为电流镜结构，电阻R_1a、R_1b、R3为高阻多晶硅电阻，R_2a、R_2b为P型扩散电阻，PNP三极管Q1和Q2发射面积基于版图考虑设计为8:1，由电路原理可以得到：

V_BE2＝V_BE1+IR₃ (6)

$\stackrel{\·}{\·\·}I=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_3}=\frac{V_T\ln \frac{{8I}_c}{I_s}-V_T\ln \frac{I_c}{I_s}}{R_3}=\frac{V_T\ln 8}{R_3}---\left(7\right)$

其中，I_c为集电极电流，I_s为饱和电流；

$\stackrel{\·}{\·\·}{V}_{\mathrm{REF}}=I\·(R_{1b}+R_{2b})+V_{\mathrm{BE}}=V_T\ln 8\frac{R_{1b}}{R_3}+V_T\ln 8\frac{R_{2B}}{R_3}+V_{\mathrm{BE}}---\left(8\right)$

由式(8)分析，由于R_1b和R₃都为高阻多晶硅电阻，所以R_1b/R₃与温度无关，R_2b和R₃为不同电阻，扩散电阻R_2b与温度正相关，高阻多晶硅电阻R₃与温度负相关，所以R_2b/R₃会随温度变化而变化，得到R_2b/R₃的泰勒展开式：

$\frac{R_{2b}\left(T\right)}{R_3\left(T\right)}=\frac{R_{2b}\left(T_0\right)}{R_3\left(T_0\right)}\[1+K_{pdiff}(T-T_0)\]\·\[1+K_{poly}(T-T_0)+{K^2}_{poly}{(T-T_0)}^2\]---\left(9\right)$

其中，K_poly为高阻多晶硅的温度系数，K_pdiff为P扩散电阻的温度系数，通过式(8)和式(9)可知，改变R_1b/R₃和R_2b/R₃可以大大优化带隙基准的温度系数。

5.根据权利要求1所述的一种超低温漂高电源抑制比带隙基准电压源，其特征在于：所述PSRR增强支路分析：NMOS管MN2栅极接运放输出端Vo2，电流I_DS2是与电源电压无关的量，当供电电压VDDL变化时，PMOS管MP5的栅极电压会随着VDDL变化而变化，即PMOS管MP9的栅电压也随VDDL变化而变化，从而保持MP9的电流I_P9不变，即输出电压V_REF保持稳定，电源抑制比大大提高。