[go: up one dir, main page]

CN106104810A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106104810A
CN106104810A CN201580013007.XA CN201580013007A CN106104810A CN 106104810 A CN106104810 A CN 106104810A CN 201580013007 A CN201580013007 A CN 201580013007A CN 106104810 A CN106104810 A CN 106104810A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580013007.XA
Other languages
English (en)
Inventor
锦博彦
笹仓朗
冈部达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106104810A publication Critical patent/CN106104810A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

半导体器件具备薄膜晶体管(100)，薄膜晶体管(100)包括衬底(1)、设置在衬底(1)上的栅极电极(3)、形成在栅极电极(3)上的栅极绝缘层(5)、形成在栅极绝缘层(5)上的岛状的氧化物半导体层(7)、以覆盖氧化物半导体层(7)的上表面(7u)和整个侧面(7e)的方式设置并且具有仅使氧化物半导体层(7)的上表面(7u)的一部分露出的单个开口部(9p)的保护层(9)、在单个开口部(9p)内与氧化物半导体层(7)分别接触的源极电极(11)和漏极电极(13)。

Description

半导体器件及其制造方法
技术领域
本发明涉及具备薄膜晶体管的半导体器件及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素设置有薄膜晶体管(ThinFilm Transistor，以下称“TFT”)等开关元件。作为这样的开关元件，一直以来广泛使用以非晶硅膜为活性层的TFT(以下称“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下称“多晶硅TFT”)。
近年来，提出了代替非晶硅或多晶硅使用氧化物半导体作为TFT的活性层材料的方案。这样的TFT称作“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此氧化物半导体TFT相比非晶硅TFT能够高速工作。另外，氧化物半导体膜相比多晶硅膜由简便的工艺形成，因此对于需要大面积的装置也能够适用。
作为氧化物半导体TFT，人们提出了具有在氧化物半导体层上具有源极和漏极电极(顶接触)的底栅结构的TFT。在这样的结构中，通过对形成在氧化物半导体层上的导电膜进行蚀刻而形成源极和漏极电极。因该蚀刻导致氧化物半导体层的表面部分也被蚀刻的结构被称作沟道蚀刻型结构。另一方面，人们还提出了一种在用于形成源极和漏极电极的蚀刻工序中为了使沟道不受到蚀刻，在氧化物半导体层的沟道上形成作为蚀刻阻挡层发挥作用的绝缘膜(蚀刻阻挡膜)的结构。沟道上设置有蚀刻阻挡膜的结构被称作蚀刻阻挡型结构。本说明书中，将沟道蚀刻型的TFT简称为“CE型TFT”，将蚀刻阻挡型的TFT简称为“ES型TFT”。
ES型TFT例如被专利文献1和2公开。专利文献1公开了一种通过使用同一掩模进行图案化来形成氧化物半导体层和蚀刻阻挡膜的技术。在蚀刻阻挡膜上分别设置有用于使源极和漏极电极与氧化物半导体层连接的源极开口部和漏极开口部。专利文献2公开了一种以覆盖氧化物半导体层的方式形成层间绝缘膜(蚀刻阻挡膜)，在蚀刻阻挡膜上形成源极开口部和漏极开口部的技术。
图8表示专利文献2公开的ES型TFT的剖视图。ES型TFT包括衬底1、设置在衬底1上的栅极电极3、覆盖栅极电极3的栅极绝缘层5、形成在栅极绝缘层5上的氧化物半导体层7、覆盖氧化物半导体层7的层间绝缘膜(蚀刻阻挡膜)90、设置在氧化物半导体层7上的源极电极11和漏极电极13。源极电极11和漏极电极13分别在设置于蚀刻阻挡膜90上的源极开口部91和漏极开口部92内与氧化物半导体层7电连接。
现有技术文献
专利文献
专利文献1：日本特开2011-009393号公报
专利文献2：国际公开第2009/034953号
发明要解决的技术问题
近年来，为了实现TFT的小型化和低电容化，要求进一步缩短氧化物半导体TFT的沟道长度。
本申请发明人经过研究发现，现有的CE型TFT存在沟道长度越小(即，越缩短源极电极与漏极电极的距离)则TFT的关断特性变得越差的问题。原因可认为是，在形成源极电极和漏极电极时的蚀刻工序等中，位于其下方的氧化物半导体层会受到损伤。发明人进一步反复研究，结果得知关断特性变差起因于氧化物半导体层的主要是边缘部分受到的损伤。详细内容将在后文描述。
根据同样的理由，例如在专利文献1公开的ES型TFT中，也由于氧化物半导体层的边缘部分(包括侧面)从蚀刻阻挡膜露出，所以存在无法充分降低氧化物半导体层在工艺中受到的损伤的可能。另外，在专利文献1中，提出了一种为了抑制因氧化物半导体层侧面上的氧侵入等导致的氧化物半导体TFT的特性变动，而使沟道区域与氧化物半导体层的侧面的距离增大的技术。不过，这样的结构存在无法充分抑制氧化物半导体层受到的损伤的可能。并且还存在TFT的尺寸增大的问题。
对此，在例如专利文献2公开的ES型TFT中，如图8所示，因为氧化物半导体层7的侧面也受到蚀刻阻挡膜90的保护，所以能够抑制氧化物半导体层7的侧面在工艺中受到损伤。不过，需要在蚀刻阻挡膜90上形成源极开口部91和漏极开口部92。采用这样的结构会导致沟道长度大于CE型TFT。其原因是，CE型TFT的沟道长度由源极电极与漏极电极的距离决定，而图8所示的ES型TFT中，实际上的沟道长度CL由源极开口部91与漏极开口部92的距离规定，大于源极电极11与漏极电极13的距离L。因此，缩短沟道长度CL是困难的。
发明内容
本发明之一实施方式用于解决上述问题，其主要目的在于提供一种具备抑制了氧化物半导体层的工艺损伤并可缩短沟道长度的新型的氧化物半导体TFT的半导体器件。
解决问题的技术手段
本发明一实施方式的半导体器件具备薄膜晶体管，上述薄膜晶体管包括：衬底；设置在上述衬底上的栅极电极；形成在上述栅极电极上的栅极绝缘层；形成在上述栅极绝缘层上的岛状的氧化物半导体层；以覆盖上述氧化物半导体层的上表面和整个侧面的方式设置，并且具有仅使上述氧化物半导体层的上述上表面的一部分露出的单个开口部的保护层；和在上述单个开口部内与上述氧化物半导体层分别接触的源极电极和漏极电极。
一实施方式中，上述氧化物半导体层的沟道区域的至少一部分通过上述单个开口部露出。
一实施方式中，上述薄膜晶体管的沟道长度CL等于上述氧化物半导体层的上述上表面上的上述源极电极与上述漏极电极的间隔L。
一实施方式中，上述氧化物半导体层的沿沟道宽度方向的宽度大于上述开口部的沿沟道宽度方向的宽度，且小于上述源极电极和上述漏极电极的沿沟道宽度方向的宽度。
一实施方式中，在从上述衬底的表面的法线方向观察时，上述氧化物半导体层整体与上述栅极电极重叠。
一实施方式中，在从上述衬底的表面的法线方向观察时，上述单个开口部为矩形。
一实施方式中，在从上述衬底的表面的法线方向观察时，上述单个开口部为椭圆形。
一实施方式中，上述氧化物半导体层包含In、Ga和Zn中的至少1种金属元素。
一实施方式中，上述氧化物半导体层包含结晶部分。
本发明一实施方式的半导体器件的制造方法，包括：(A)在衬底上形成栅极电极的工序；(B)以覆盖上述栅极电极的上表面和侧面的方式形成栅极绝缘层的工序；(C)在上述栅极绝缘层上形成岛状的氧化物半导体层的工序；(D)在上述氧化物半导体层之上，以覆盖上述氧化物半导体层的上表面和侧面的方式形成保护层的工序；(E)在上述保护层形成仅使上述氧化物半导体层的上表面的一部分露出的单个开口部的工序；和(F)分别形成在上述单个开口部内与上述氧化物半导体层接触的源极电极和漏极电极的工序。
发明效果
根据本发明之一实施方式能够提供一种半导体器件，其具备抑制了氧化物半导体层的工艺损伤以提高可靠性并可缩短沟道长度的新型的氧化物半导体TFT。
附图说明
图1(a)～(c)是示意性表示本发明实施方式的半导体器件中的薄膜晶体管100的图，(a)是俯视图，(b)和(c)分别是沿着(a)所示的A-A’线和B-B’线的剖视图。
图2(a)和(b)分别是表示参考例的沟道蚀刻型TFT400和蚀刻阻挡型TFT500的俯视图。
图3(a)和(b)分别是示例说明实施方式的半导体器件中的另一薄膜晶体管101的俯视图和沿沟道长度方向的剖视图。
图4(a)和(b)分别是示例说明实施方式的半导体器件中的又一薄膜晶体管102的俯视图和沿沟道长度方向的剖视图。
图5(a)～(d)分别是用于说明薄膜晶体管101的制造方法的工序剖视图。
图6(a)和(b)分别是表示具备薄膜晶体管101的有源矩阵基板的一部分的俯视图和剖视图。
图7中(a)是表示实施例的TFT的俯视图，(b)是表示实施例和比较例的TFT的阈值电压的测定结果的图。
图8是表示专利文献2公开的蚀刻阻挡型TFT的剖视图。
具体实施方式
如上所述，发明人发现现有的CE型TFT越减小沟道长度CL则关断特性变得越差。并且还发现，该问题起因于形成源极电极和漏极电极时的蚀刻工序中氧化物半导体层的主要是边缘部分受到的损伤。具体而言，在蚀刻工序等制造工艺中，氧化物半导体层7的主要是侧面会因氧化还原反应而形成氧缺陷。可认为其结果导致氧化物半导体层的边缘部分被低电阻化，关断漏电流增大。其中，“边缘部分”包括氧化物半导体层的侧面和位于氧化物半导体层上表面外缘附近的部分。
另一方面，发明人还判明，即使氧化物半导体层的边缘部分以外(例如氧化物半导体层的沟道区域)在形成源极和漏极电极时受到工艺损伤，其引起的TFT的特性变动与氧化物半导体层的边缘部分受到损伤的情况相比也足够小。可认为其原因是，氧化物半导体层的边缘部分以外的部分在氧化物半导体膜图案化时被抗蚀剂保护，所以与边缘部分相比，没有受到氧化物半导体膜的图案化所带来的损伤。因此，即使在之后的工序(例如形成源极和漏极电极时的蚀刻工序)中受到损伤，其引起的特性的变化也被抑制得比边缘部分受到损伤的情况小。
基于上述研究结果，发明人得出这样的见解，即，即使在蚀刻工序中氧化物半导体层的上表面露出在外，只要侧面受到保护，就能够充分抑制因工艺损伤引起TFT的关断特性变差。该见解是打破了需要保护氧化物半导体层的沟道区域这一现有的技术常识，经反复研究而得出的。
本发明之实施方式基于上述见解，提供一种具备新型的氧化物半导体TFT的半导体器件，其中该氧化物半导体TFT具有可抑制氧化物半导体层受到的工艺损伤的保护层，并且能够更加缩短沟道长度。
以下参照附图对本发明的半导体器件的实施方式进行说明。
本发明一实施方式的半导体器件具备薄膜晶体管(氧化物半导体TFT)，该薄膜晶体管具有由氧化物半导体构成的活性层。本实施方式的半导体器件只要具备至少1个氧化物半导体TFT即可，广泛包含具备这样的TFT的电路板、有源矩阵基板、各种显示装置、电子设备等。
图1是示意性表示本实施方式的薄膜晶体管100的图。图1(a)是薄膜晶体管100的俯视图，图1(b)和(c)分别是沿着图1(a)所示的A-A’线和B-B’线的剖视图。
薄膜晶体管100包括衬底1、设置在衬底1上的栅极电极3、覆盖栅极电极3的栅极绝缘层5、形成在栅极绝缘层5上的岛状的氧化物半导体层7、以覆盖氧化物半导体层7的上表面7u和整个侧面7e的方式设置的保护层9、设置在氧化物半导体层7上与氧化物半导体层7电连接的源极电极11和漏极电极13。氧化物半导体层7的至少一部分隔着栅极绝缘层5与栅极电极3重叠。如图所示，氧化物半导体层7也可以整体与栅极电极(栅极配线)3重叠。
保护层9具有仅使氧化物半导体层7的上表面7u的一部分露出的单个开口部9p。源极电极11和漏极电极13在开口部9p内分别与氧化物半导体层7的上表面7u接触。在本说明书中，将氧化物半导体层7中与源极电极11接触的区域7s称作“第一接触区域”，将与漏极电极13接触的区域7d称作“第二接触区域”。并且，将氧化物半导体层7中与栅极电极3重叠且位于第一接触区域和第二接触区域之间的区域7c称作“沟道区域”。
本实施方式的半导体器件由于包括具有上述结构的薄膜晶体管100，因此具有下述优点。
氧化物半导体层7的侧面7e被保护层9保护，因此能够抑制工艺损伤而提高可靠性。并且，薄膜晶体管100的沟道长度CL等于氧化物半导体层7的上表面7u上的源极电极11与漏极电极13的间隔L。因而，能够使沟道长度CL减小至由光致抗蚀剂的形成精度决定的最小值(例如3μm)。从而也能够实现TFT的小型化、低电容化。以下参照附图进行详细说明。
图2(a)和(b)是表示参考例的TFT的俯视图。图2(a)表示不具有蚀刻阻挡膜或保护层的参考例的CE型TFT400。图2(b)表示具备蚀刻阻挡膜且蚀刻阻挡膜具有2个开口部的参考例的ES型TFT500。
在图2(a)所示的参考例的CE型TFT400中，沟道长度CL等于源极和漏极电极11、13间的距离L。因而，能够使沟道长度CL减小至在用于使源极电极11与漏极电极13分离的蚀刻工序中由光致抗蚀剂的形成精度决定的蚀刻宽度的最小值(例如3μm)。不过，由于在氧化物半导体层7上直接形成源极和漏极电极11、13，因此在用于形成源极和漏极电极11、13的蚀刻工序中，氧化物半导体层7的主要是侧面可能会受到损伤。因此可能无法得到期望的TFT特性。尤其是，在使沟道长度CL较小时，存在阈值电压漂移的情况。
另一方面，在图2(b)所示的参考例的ES型TFT500中，源极和漏极电极11、13分别经设置于蚀刻阻挡膜中的开口部91、92与氧化物半导体层7电连接。ES型TFT500中氧化物半导体层7被蚀刻阻挡膜保护，所以能够抑制因工艺损伤引起的TFT特性的变动。不过，因为需要在氧化物半导体层7上配置2个开口部91、92，所以TFT500的精细化较为困难。并且，ES型TFT500中开口部91与开口部92的距离CL成为沟道长度。沟道长度CL大于源极电极11与漏极电极13的距离L。具体而言，在从衬底1的法线方向观察时，沟道长度CL为距离L加上开口部91的边缘与源极电极11的边缘的距离l1、开口部92的边缘与漏极电极13的边缘的距离l2而得到的距离(L+l1+l2)，变得比由光致抗蚀剂的形成精度决定的蚀刻宽度的最小值(例如3μm)大。若沟道长度CL较大，增大导通电流将变得困难。并且，TFT尺寸和电容的降低变得困难，可能会使各像素的可见光的透射率降低。
为此，在本实施方式中，由于在形成源极和漏极电极11、13时氧化物半导体层7的侧面7e受到保护，所以与参考例的ES型TFT500同样地，因工艺损伤引起的TFT特性的变动得到抑制。并且，在保护层9上设置了源极和漏极电极11、13接触用的公用的1个开口部9p。因此，与在保护层9上分别设置源极电极11接触用和漏极电极13接触用的开口部的参考例的ES型TFT500(图2(b))相比，能够使薄膜晶体管100精细化。而且，氧化物半导体层7上的源极电极11与漏极电极13的距离L成为沟道长度CL，所以相比ES型TFT500能够减小沟道长度CL。沟道长度CL并不特别限定，例如为5μm以下，优选4μm以下。
在图1所示之例中，保护层9的开口部9p以使氧化物半导体层7的沟道区域7c的一部分露出的方式配置，但开口部9p的配置不限于此。开口部9p只要配置成仅使氧化物半导体层7的上表面7u的一部分露出但不使侧面7e露出即可。开口部9p可以配置成使沟道区域7c的一部分或整体露出。
开口部9p的沟道宽度方向和沟道长度方向的长度可以分别比氧化物半导体层7的沟道宽度方向和沟道长度方向的长度小。由此，氧化物半导体层7的上表面7u中的侧面7e附近(外缘附近)的部分也能够受到保护。因而，能够更加有效地抑制因氧化物半导体层7的边缘部分的损伤引起的关断特性变差。
源极电极11和漏极电极13的沿着沟道宽度方向的宽度可以大于氧化物半导体层7的沿着沟道宽度方向的宽度。另外，在从衬底1的表面的法线方向观察时，氧化物半导体层7可以整体与栅极电极3重叠。由此，能够利用栅极电极3遮挡从衬底1一侧去往氧化物半导体层7的光，能够抑制因光入射到氧化物半导体层7而引起的特性变动。
本实施方式的氧化物半导体层7包含In、Ga和Zn中的至少1种金属元素。例如可以包含In-Ga-Zn-O系的半导体(以下简称“In-Ga-Zn-O系半导体”)。此处，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga和Zn的比例(组分比)并不特别限定，例如包括In︰Ga︰Zn＝2︰2︰1，In︰Ga︰Zn＝1︰1︰1，In︰Ga︰Zn＝1︰1︰2等。
具有In-Ga-Zn-O系半导体层的TFT由于具有高迁移率(超过a-SiTFT的20倍)和低漏电流(小于a-SiTFT的1/100)，所以适用于驱动TFT和像素TFT。
In-Ga-Zn-O系半导体可以是非晶的，也可以包含结晶部分而具有结晶性。作为结晶In-Ga-Zn-O系半导体，优选c轴取向大致垂直于层面的结晶In-Ga-Zn-O系半导体。这样的In-Ga-Zn-O系半导体的晶体结构例如已被日本特开2012-134475号公报公开。出于参考的目的，本说明书援引日本特开2012-134475号公报的全部公开内容。具有In-Ga-Zn-O系半导体层的TFT由于具有高迁移率(超过a-SiTFT的20倍)和低漏电流(小于a-SiTFT的1/100)，所以适用于驱动TFT和像素TFT。
氧化物半导体层7也可以代替In-Ga-Zn-O系半导体含有其它氧化物半导体。例如可以含有Zn-O系半导体(ZnO)、In-Zn-O系半导体(IZO(注册商标))、Zn-Ti-O系半导体(ZTO)、Cd-Ge-O系半导体、Cd-Pb-O系半导体、In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半导体等。
保护层9只要是绝缘层即可。作为保护层9也可以使用例如氧化物膜。当使用氧化物膜时，在氧化物半导体层7发生氧缺位的情况下可由氧化物膜所含的氧来恢复氧缺位，所以能够更加有效地减小氧化物半导体层7的氧缺位。作为氧化物膜可以使用SiO膜或SiO2膜。
保护层9的厚度优选为50nm以上400nm以下。当为50nm以上时，在源极/漏极电极的图案化工序等中，能够更加可靠地保护氧化物半导体层7的侧面7e。另一方面，当超过400nm时，由于因源极电极11或漏极电极13产生更大的阶差，所以存在引起断线等的可能。
源极和漏极电极11、13可由同一导电膜形成。作为导电膜的材料，例如能够适当使用含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属、它们的合金或其金属氮化物的膜。导电膜可以是单层膜也可以是层叠膜。在使用层叠膜的情况下，作为与氧化物半导体层7接触的最下层的膜，可以使用例如Ti、W或Mo等高熔点金属膜。Ti和Mo相比其它金属(Al、Cu等)不容易对氧化物半导体产生作用(扩散等)，所以能够抑制因金属对氧化物半导体层7作用而引起TFT特性变差。作为上层可以使用例如Al膜或Cu膜。Al膜和Cu膜具有电阻比较低、加工性优异等优点。层叠膜可以为例如从氧化物半导体层7一侧起依次具有Ti膜和Al膜的双层结构，或依次具有Ti膜、Al膜和Ti膜的三层结构。此外，源极电极11可以与源极配线形成为一体。
图3(a)和(b)分别是本实施方式的另一薄膜晶体管101的俯视图和剖视图。该例中，源极和漏极电极11、13由同一层叠膜形成。并且，源极电极11与源极配线S形成为一体。源极电极11和源极配线S(有时也将它们统称为源极配线)例如具有以Ti膜为下层11L、以Al膜为上层11U的双层结构。漏极电极13具有以Ti膜为下层13L、以Al膜为上层13U的双层结构。其它的结构与图1所示的薄膜晶体管100相同。
图4(a)和(b)分别是本实施方式的又一薄膜晶体管102的俯视图和剖视图。该例在保护层9的开口部9p的形状为椭圆形这一点上与图3所示的薄膜晶体管101不同。另外，开口部9p只要设置成使氧化物半导体层7的上表面的一部分露出，并且能够确保露出的部分与源极和漏极电极11、13的足够的连接面积即可，其形状不限于矩形(图1、图3)或椭圆形(图4)。
接着参照附图对本实施方式的薄膜晶体管的制造方法之一例进行说明。图5(a)～(d)分别是用于说明薄膜晶体管101的制造方法的工序剖视图。此处以图3所示的薄膜晶体管101的制造方法为例进行说明，但图1和图4所示的薄膜晶体管100、102也能够由同样的方法制造。
首先，如图5(a)所示，在玻璃衬底等衬底1上依次设置栅极电极(栅极配线)3和栅极绝缘层5。之后在栅极绝缘层5上形成岛状的氧化物半导体层7。
栅极电极3能够通过利用溅射法等在衬底1上形成导电膜，之后利用光刻将导电膜(厚度：例如100nm以上500nm以下)图案化来形成。作为导电膜，例如能够适当使用含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金的膜。如图所示，栅极电极3可以与栅极配线形成为一体。
栅极绝缘层5以覆盖栅极电极3的方式形成。栅极绝缘层5例如能够使用CVD法形成。此处，作为栅极绝缘层5形成例如厚度为200nm以上500nm以下的SiO2或SiNx膜与SiO2的层叠膜。
氧化物半导体层7能够通过以下方式形成。首先使用溅射法在栅极绝缘层5之上形成例如厚度为40nm以上100nm以下的In-Ga-Zn-O系半导体膜。之后利用光刻来形成将In-Ga-Zn-O系半导体膜的规定的区域覆盖的抗蚀剂掩模。然后通过湿法蚀刻除去In-Ga-Zn-O系半导体膜中没有被抗蚀剂掩模覆盖的部分。之后剥离抗蚀剂掩模。这样就得到了岛状的氧化物半导体层7。此外，也可以代替In-Ga-Zn-O系半导体膜使用其它的氧化物半导体膜形成氧化物半导体层7。
然后，如图5(b)所示形成将氧化物半导体层7的整个侧面和上表面的一部分覆盖的保护层9。在本实施方式中，首先使用CVD法在栅极绝缘层5和氧化物半导体层7之上形成厚度为50nm以上400nm以下的氧化物膜(例如SiO2膜)。之后，利用公知的光刻来在氧化物膜上形成仅使氧化物半导体层7的上表面的一部分露出的开口部9p。由此得到保护层9。此处，开口部9p在1个岛状的氧化物半导体层7上仅设置1个。
接着，如图5(c)所示，例如利用溅射法在开口部9p内和保护层9上形成导电膜10。此处，作为导电膜10例如使用以Ti膜为下层10L、以Al膜为上层10U的层叠膜。下层10L的厚度例如为20nm以上150nm以下，上层10U的厚度例如为100nm以上500nm以下。其中，导电膜10只要是以例如Ti膜等高熔点金属膜为最下层的层叠膜即可，也可以具有3层以上的层叠结构。
接着，如图5(d)所示，进行导电膜10的蚀刻，形成源极电极11和漏极电极13。源极电极11和漏极电极13被配置成，在开口部9p内与氧化物半导体层7中的位于成为沟道区域的区域之两侧的区域分别接触。
在导电膜10的蚀刻中，例如在利用光刻而形成了抗蚀剂掩模后，首先通过湿法蚀刻对作为下层10L的Ti膜的上方的金属膜(此处为上层10U)进行图案化。蚀刻条件可设定成使得下层10L不被蚀刻。接着，通过干法蚀刻进行下层10L的Ti膜的图案化。在该干法蚀刻工序中，由于氧化物半导体层7的侧面被保护层9保护，所以侧面受到的损伤得到减小。另外，如图所示，通过不仅对氧化物半导体层7的侧面，且对上表面中位于侧面附近的部分也给予保护，能够更加可靠地减小损伤。
另外，作为下层10L的材料，通过使用与上层10U的材料相比蚀刻速率比对上层10U进行蚀刻时的蚀刻速率低的材料，能够容易地仅对上层10U进行图案化。另外，通过使下层10L比上层10U薄，能够进一步减小对下层10L进行干法蚀刻时氧化物半导体层7受到的损伤。
此外，在进行上述干法蚀刻时，氧化物半导体层7中的从开口部9p露出的表面的一部分也会被蚀刻(沟道蚀刻)。因而，氧化物半导体层7的上表面中的从开口部9p露出并且与源极电极11和漏极电极13均不接触的部分变得比其它部分低。
这样就得到了薄膜晶体管(氧化物半导体TFT)101。薄膜晶体管101的沟道长度CL等于氧化物半导体层7上的源极电极11与漏极电极13的间隔L。沟道长度CL例如为5μm以下，优选3μm以上4μm以下。
薄膜晶体管101例如能够使用液晶显示装置的有源矩阵基板的开关元件使用。在将薄膜晶体管101作为开关元件使用的情况下，如以下说明的那样，形成与薄膜晶体管101的漏极电极13电连接的像素电极。
图6(a)和(b)分别是表示具备薄膜晶体管101的有源矩阵基板之一例的俯视图和剖视图。
在有源矩阵基板上，以覆盖薄膜晶体管101的方式形成有层间绝缘层15。层间绝缘层15具有到达漏极电极13的开口部15p。层间绝缘层15上设置有像素电极19。像素电极19在层间绝缘层15的开口部15p内与漏极电极13接触。此处，层间绝缘层15是例如以SiO2膜为下层、以有机绝缘膜为上层的层叠膜。像素电极19例如由ITO膜(厚度：50～200nm)形成。
另外，在图6中为简单起见，像素电极19和薄膜晶体管101各表示了1个。有源矩阵基板通常具有2维排列的多个像素，像素电极19和薄膜晶体管101在多个像素的每一个中配置。
根据上述方法，在用于形成源极电极11和漏极电极13的图案化时和形成层间绝缘层15时，氧化物半导体层7的侧面7e被保护层9保护。因此，能够抑制对氧化物半导体层7的侧面7e的工艺损伤。从而，能够抑制因氧化物半导体层7发生氧缺位而产生载流子从而引起电阻降低。其结果，能够减小薄膜晶体管101的关断漏电流，并且能够减小TFT特性的滞后。另外，由于源极和漏极电极11、13的间隔L等于沟道长度CL，所以能够使沟道长度CL减小至考虑了对位精度的前提下的最小值。从而能够实现薄膜晶体管101的小型化、低电容化。并且，在将薄膜晶体管101应用于有源矩阵基板的情况下，能够提高像素开口率。
另外，本实施方式的薄膜晶体管的结构和制造方法不限于前文中参照图1和图3～图5描述的结构和方法。保护层9也可以不覆盖衬底的大致整体。例如，保护层9也可以为在衬底上的TFT形成区域具有开口部9p的岛状的图案。
(实施例和比较例)
制作实施例和比较例的氧化物半导体TFT(以下简称“TFT”)，对使沟道长度CL不同的情况下的特性的变化进行了测定，将其方法和结果说明如下。
作为实施例的TFT，制作如图7(a)所示，保护层9具有使氧化物半导体层7的上表面的一部分露出的开口部9p的TFT。使开口部9p的形状为椭圆形。
而作为比较例的TFT，制作不具有保护层9的现有的CE型的氧化物半导体TFT。另外，比较例的TFT的除了不设置保护层9以外的结构(各层的材料、厚度、尺寸等)与实施例的TFT相同。
通过使实施例和比较例的TFT中的源极和漏极电极11、13的间隔L变化来改变沟道长度CL，调查阈值电压Vth的变化。在测定时栅极电压Vgs采用-20V～+35V。测定结果表示在图7(b)中。
根据图7(b)所示的结果可知，对于比较例的TFT而言，沟道长度CL越小(例如小于5μm)阈值电压Vth越低。而对于实施例的TFT而言，即使沟道长度CL减小，阈值电压Vth也大致一定。根据该结果可知，通过设置保护层9能够减小因沟道长度CL减小而带来的阈值漂移。从而能够确认，根据本实施方式的结构，能够抑制因工艺损伤引起的阈值漂移，并且能够将沟道长度CL缩短至与CE型TFT相同程度。
本实施方式适用于使用了氧化物半导体TFT的有源矩阵基板。有源矩阵基板可用于液晶显示装置、有机EL显示装置、无机EL显示装置等各种显示装置，和具备显示装置的电子设备等。在有源矩阵基板中，图1、图3、图4等示例说明的薄膜晶体管100、101、102不仅可作为各像素中设置的开关元件使用，也能够作为驱动器等周边电路的电路用元件使用(单片化)。在这样的情况下，本实施方式的氧化物半导体TFT由于使用具有高迁移率(例如10cm2/Vs以上)的氧化物半导体层作为活性层，所以也适于用作电路用元件。
工业利用性
本发明实施方式能够广泛应用于具备薄膜晶体管的装置，例如有源矩阵基板等电路基板，液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置，图像传感器装置等摄像装置，图像输入装置和指纹读取装置等电子装置等。
附图标记说明
1 衬底
3 栅极电极
5 栅极绝缘层
7 氧化物半导体层
7s 第一接触区域
7d 第二接触区域
7c 沟道区域
7e 氧化物半导体层的侧面
7u 氧化物半导体层的上表面
9 保护层
9p 开口部
11 源极电极
13 漏极电极
100、101、102 薄膜晶体管。

Claims (10)

1.一种具备薄膜晶体管的半导体器件，其特征在于：
所述薄膜晶体管包括：
衬底；
设置在所述衬底上的栅极电极；
形成在所述栅极电极上的栅极绝缘层；
形成在所述栅极绝缘层上的岛状的氧化物半导体层；
以覆盖所述氧化物半导体层的上表面和整个侧面的方式设置，并且具有仅使所述氧化物半导体层的所述上表面的一部分露出的单个开口部的保护层；和
在所述单个开口部内与所述氧化物半导体层分别接触的源极电极和漏极电极。
2.如权利要求1所述的半导体器件，其特征在于：
所述氧化物半导体层的沟道区域的至少一部分通过所述单个开口部露出。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述薄膜晶体管的沟道长度CL等于所述氧化物半导体层的所述上表面上的所述源极电极与所述漏极电极的间隔L。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述氧化物半导体层的沿沟道宽度方向的宽度大于所述开口部的沿沟道宽度方向的宽度，且小于所述源极电极和所述漏极电极的沿沟道宽度方向的宽度。
5.如权利要求1～4中任一项所述的半导体器件，其特征在于：
在从所述衬底的表面的法线方向观察时，所述氧化物半导体层整体与所述栅极电极重叠。
6.如权利要求1～5中任一项所述的半导体器件，其特征在于：
在从所述衬底的表面的法线方向观察时，所述单个开口部为矩形。
7.如权利要求1～5中任一项所述的半导体器件，其特征在于：
在从所述衬底的表面的法线方向观察时，所述单个开口部为椭圆形。
8.如权利要求1～7中任一项所述的半导体器件，其特征在于：
所述氧化物半导体层包含In、Ga和Zn中的至少1种金属元素。
9.如权利要求8所述的半导体器件，其特征在于：
所述氧化物半导体层包含结晶部分。
10.一种半导体器件的制造方法，其特征在于，包括：
(A)在衬底上形成栅极电极的工序；
(B)以覆盖所述栅极电极的上表面和侧面的方式形成栅极绝缘层的工序；
(C)在所述栅极绝缘层上形成岛状的氧化物半导体层的工序；
(D)在所述氧化物半导体层之上，以覆盖所述氧化物半导体层的上表面和侧面的方式形成保护层的工序；
(E)在所述保护层形成仅使所述氧化物半导体层的上表面的一部分露出的单个开口部的工序；和
(F)分别形成在所述单个开口部内与所述氧化物半导体层接触的源极电极和漏极电极的工序。
CN201580013007.XA 2014-03-11 2015-03-10 半导体器件及其制造方法 Pending CN106104810A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014047608 2014-03-11
JP2014-047608 2014-03-11
PCT/JP2015/057009 WO2015137337A1 (ja) 2014-03-11 2015-03-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN106104810A true CN106104810A (zh) 2016-11-09

Family

ID=54071780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580013007.XA Pending CN106104810A (zh) 2014-03-11 2015-03-10 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9716183B2 (zh)
JP (1) JP6218923B2 (zh)
CN (1) CN106104810A (zh)
WO (1) WO2015137337A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369715A (zh) * 2017-07-13 2017-11-21 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管的制造方法
CN107564966A (zh) * 2017-08-07 2018-01-09 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN108735814A (zh) * 2017-04-24 2018-11-02 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN110233109A (zh) * 2019-06-24 2019-09-13 京东方科技集团股份有限公司 晶体管及其制备方法、阵列基板及其制备方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
CN101320181A (zh) * 2007-06-05 2008-12-10 株式会社日立显示器 显示装置及其制造方法
US20100176388A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US20120142131A1 (en) * 2007-10-19 2012-06-07 Canon Kabushiki Kaisha Method of manufacturing display apparatus
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法
JP2013016612A (ja) * 2011-07-04 2013-01-24 Sony Corp 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339489B2 (ja) * 1999-03-26 2002-10-28 富士ゼロックス株式会社 薄膜トランジスタ一体型カラーフィルターの製造方法
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2011009393A (ja) 2009-06-25 2011-01-13 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
CN103500712B (zh) 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
CN101320181A (zh) * 2007-06-05 2008-12-10 株式会社日立显示器 显示装置及其制造方法
US20120142131A1 (en) * 2007-10-19 2012-06-07 Canon Kabushiki Kaisha Method of manufacturing display apparatus
US20100176388A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法
JP2013016612A (ja) * 2011-07-04 2013-01-24 Sony Corp 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735814A (zh) * 2017-04-24 2018-11-02 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN108735814B (zh) * 2017-04-24 2024-05-24 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN107369715A (zh) * 2017-07-13 2017-11-21 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管的制造方法
CN107564966A (zh) * 2017-08-07 2018-01-09 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN110233109A (zh) * 2019-06-24 2019-09-13 京东方科技集团股份有限公司 晶体管及其制备方法、阵列基板及其制备方法和显示面板

Also Published As

Publication number Publication date
US20170018646A1 (en) 2017-01-19
US9716183B2 (en) 2017-07-25
WO2015137337A1 (ja) 2015-09-17
JPWO2015137337A1 (ja) 2017-04-06
JP6218923B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
CN104685635B (zh) 半导体装置
CN110521003B (zh) 有源矩阵基板及其制造方法
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
CN104205341B (zh) 半导体器件及其制造方法
US20120199891A1 (en) Semiconductor device and method for manufacturing same
CN108140675A (zh) 半导体装置及其制造方法
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN104620389B (zh) 半导体装置及其制造方法
CN105027296A (zh) 半导体装置及其制造方法
CN108028202B (zh) 半导体装置及其制造方法
TW201526245A (zh) 半導體裝置及其製造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US10283645B2 (en) Semiconductor device and method for manufacturing same
CN108292685B (zh) 半导体装置和半导体装置的制造方法
CN112349732B (zh) 有源矩阵基板及其制造方法
US11721704B2 (en) Active matrix substrate
CN110299368A (zh) 有源矩阵基板及其制造方法
JP2022100714A (ja) アクティブマトリクス基板およびその製造方法
CN106104810A (zh) 半导体器件及其制造方法
CN108780620A (zh) 有源矩阵基板
JP2022191755A (ja) 半導体装置
CN104380474B (zh) 半导体装置及其制造方法
US9831352B2 (en) Semiconductor device and method for manufacturing same
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
CN104465784A (zh) 薄膜晶体管及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161109