[go: up one dir, main page]

CN105977284A - 用于鳍式场效应晶体管的源极/漏极区及其形成方法 - Google Patents

用于鳍式场效应晶体管的源极/漏极区及其形成方法 Download PDF

Info

Publication number
CN105977284A
CN105977284A CN201510770595.3A CN201510770595A CN105977284A CN 105977284 A CN105977284 A CN 105977284A CN 201510770595 A CN201510770595 A CN 201510770595A CN 105977284 A CN105977284 A CN 105977284A
Authority
CN
China
Prior art keywords
source
drain
spacer
region
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510770595.3A
Other languages
English (en)
Other versions
CN105977284B (zh
Inventor
江国诚
刘继文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palabelen Strategic Opportunities Fund LLC
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105977284A publication Critical patent/CN105977284A/zh
Application granted granted Critical
Publication of CN105977284B publication Critical patent/CN105977284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

一种用于形成半导体器件的方法包括：形成从半导体衬底向上延伸的鳍和在鳍的部分的侧壁上形成牺牲层。该方法还包括在牺牲层上方形成间隔件层和经过牺牲层的底面使鳍的部分凹进。凹进形成设置在间隔件层的侧壁部分之间的沟槽。去除牺牲层的至少部分以及在沟槽中形成源极/漏极区。本发明实施例涉及用于鳍式场效应晶体管的源极/漏极区及其形成方法。

Description

用于鳍式场效应晶体管的源极/漏极区及其形成方法
技术领域
本发明实施例涉及用于鳍式场效应晶体管的源极/漏极区及其形成方法。
背景技术
半导体器件用于大量的电子器件中，诸如计算机、手机等。半导体器件包括通过在半导体晶圆上方沉积多种类型的材料薄膜以及图案化材料薄膜以形成集成电路而在半导体晶圆上形成的集成电路。集成电路通常包括场效应晶体管(FET)。
通常，平面FET已用于集成电路。然而，随着现代半导体处理的增加密度和降低覆盖区的需求，当尺寸减小时，平面FET可以通常发生问题。这些问题中的一些包括亚阈值摆幅退化，明显的漏致势垒降低(DIBL)，器件特性的波动以及泄漏。已经对鳍式场效应晶体管(finFET)进行了研究以克服这些问题中的一些。
在典型的finFET中，在衬底上方形成垂直鳍结构。这种垂直鳍结构用于在横向方向上形成源极/漏极区和在鳍中形成沟道区。在形成FinFET的垂直方向上，在鳍的沟道区上方形成栅极。随后，可以在finFET上方形成层间电介质(ILD)和多个互连层。
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：鳍，从半导体衬底向上延伸；栅极堆叠件，设置在所述鳍的顶面和侧壁上；第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。
根据本发明的另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成从半导体衬底向上延伸的鳍；在所述鳍的部分的侧壁上形成牺牲层；在所述牺牲层上方形成间隔件层；使所述鳍的所述部分凹进经过所述牺牲层的底面，其中，所述凹进形成设置在所述间隔件层的侧壁部分之间的沟槽；去除所述牺牲层的至少部分；以及在所述沟槽中形成源极/漏极区。
根据本发明的又另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成第一半导体鳍；形成多个侧壁间隔件，其中，所述第一半导体鳍设置在所述多个侧壁间隔件的第一邻近的侧壁间隔件之间；在所述多个侧壁间隔件的底面下方形成开口；在所述多个侧壁间隔件的所述第一邻近的侧壁间隔件之间形成第一沟槽；以及在所述第一半导体鳍上方的所述第一沟槽中外延地生长第一源极/漏极区，其中，外延地生长所述第一源极/漏极区包括使前体穿过所述开口流入所述第一沟槽内。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是三维图中的鳍式场效应晶体管(finFET)的实例。
图2至图17C示出了根据一些实施例的制造finFET的中间阶段的截面图和三维视图。
图18示出了根据一些实施例的用于制造finFET的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
各种实施例包括鳍上的牺牲层的形成以用于改进源极/漏极外延。随着FinFET器件的尺寸不断减小，具有相对较高的纵横比的鳍的器件用于改进驱动电流。此外，在鳍上形成侧壁间隔件以限定源极/漏极外延区，以及以降低源极/漏极外延短路以用于密集器件区。然而，这些鳍的高纵横比(通过侧壁间隔件的存在而组成)可导致在源极/漏极外延期间，特别是在源极/漏极区的底部中，形成不期望的空隙。
在各个实施例中，在形成源极/漏侧壁间隔件之前，可以在鳍上形成牺牲层。随后，在牺牲层上形成侧壁间隔件。值得注意的是，牺牲层可以设置在侧壁间隔件的底部和下面的器件部件(例如，STI区和/或衬底，鳍从衬底延伸)之间。使鳍的位于侧壁间隔件之间的部分凹进，并且去除牺牲层。可以实施外延工艺以在侧壁间隔件之间生长源极/漏极区。由于在侧壁间隔件和下面的器件部件之间形成牺牲层，所以在去除牺牲层之后，在侧壁间隔件下方形成开口。在外延期间，前体可以从邻近的侧壁间隔件的顶部区域和底部区域(例如，穿过开口)流动。因此，源极/漏极区可以在侧壁间隔件之间多方位地生长，这有利地降低了形成空隙的风险。在所产生的结构中，源极/漏极区的部分可以设置在侧壁间隔件下方。
图1示出了三维图中的finFET 30的实例。finFET 30包括位于衬底32上的鳍36。衬底32包括隔离区38，以及鳍36突出在邻近的隔离区38之上并且从邻近的隔离区38之间突出。栅极电介质40沿着鳍36的侧壁并且位于鳍36的顶面上方，并且栅电极42在栅极电介质40上方。鳍36的被栅极电介质40/栅电极42覆盖的部分可以称为finFET 30的沟道区。源极/漏极区44和46设置在鳍36的相对于栅极电介质40和栅电极42的相对两侧中。图1进一步示出了在后续图中使用的参考截面。截面A-A横跨finFET30的沟道、栅极电介质40和栅电极42。截面B-B横跨finFET 30的源极/漏极区44或46。截面C-C垂直于截面A-A并且沿着鳍36的纵轴并且在例如源极/漏极区44和46之间的电流流动的方向上。为了清楚，后续附图参考这些参考截面。
图2至图17C是根据各个实施例的在制造finFET的各个中间阶段的截面和三维视图，并且图18是在图2至图17C中示出的工艺的工艺流程。图2至图9示出了在图1中示出的参考截面A-A，除了多个finFET和/或具有多个鳍的finFET。在图10A至图17C中，以字符“A”结尾的图被示出为沿着类似的截面A-A；以字符“B”结尾的图被示出为沿着类似的截面B-B；并且以字符“C”结尾的图被示出为沿着类似的截面C-C。此外，在示例性finFET的三维视图中示出以字符“D”结尾的图。
图2至图4示出了从衬底向上延伸的半导体鳍的形成。首先参考图2，示出了具有基底衬底层104的晶圆100。基底衬底层104可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的半导体衬底，诸如块状半导体，绝缘体上半导体(SOI)衬底等。通常地，SOI衬底包括形成在绝缘层上的半导体材料的层。例如，绝缘体层可以是埋氧(BOX)层、氧化硅层等。在通常为硅衬底或玻璃衬底的衬底上提供绝缘层。也可使用诸如多层衬底或梯度衬底的其他衬底。在一些实施例中，衬底层104的半导体材料可以包括硅(Si)；锗(Ge)；化合物半导体，包括碳化硅，砷化镓，磷化镓，磷化铟，砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。
进一步如图2所示，抗穿通(APT)掺杂剂可以注入在由箭头105所指示的基底衬底层104中。在一些实施例中，可以注入APT掺杂剂以防止在所产生的器件中源极/漏极穿通。注入的APT的类型可以取决于是否n型或p型是所期望的。例如，对于n型器件，可以注入硼，而对于p型器件，可以注入磷或砷。例如，在基底衬底层104中注入的APT掺杂剂的浓度可以为约1×1018/cm3至约3×1019/cm3。
接下来参考图3，可以在基底衬底层104上方任选地形成额外的衬底层106/108。在一些实施例中，可以实施外延以形成各个衬底层106和108。可以使用任何合适的外延工艺，诸如通过金属有机(MO)化学汽相沉积(CVD)、分子束外延(MBE)、液相外延法(LPE)、汽相外延(VPE)、选择性外延生长(SEG)、它们的组合等。
衬底层106和108设置在基底衬底层104上方，其中，衬底层108设置在衬底层106上方。在一些实施例中，衬底层106可以包括SiGe，而衬底层108包括基本上纯Si。在随后的工艺步骤中，可以将衬底层106氧化，并且可以在衬底层108中形成器件的沟道区。在这样的实施例中，衬底层106可以作为衬底层108的未掺杂的沟道区和在基底衬底层104中注入的APT掺杂剂之间的阻挡层。已经观察到，在氧化的SiGe层上形成未掺杂的沟道，可以实现改进的迁移率和器件性能。在实施例中，例如，衬底层106的厚度T1为约5nm至约20nm。因此，如图2所示，示例性衬底102可以包括半导体材料的多个层104，106和108。在其他实施例中，可以省略衬底层106和108。
如图3进一步所示，可以在衬底102上方设置硬掩模110。硬掩模110可以包括一种或多种氧化物(例如，氧化硅)和/或氮化物(例如，氮化硅)层，以防止在图案化期间损坏下面的衬底102。可以使用诸如原子层沉积(ALD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、物理汽相沉积(PVD)等的任何合适的沉积工艺来形成硬掩模110。
图4示出了衬底102的图案化以形成设置在邻近的沟槽114之间的鳍116。在实施例中，可以在硬掩模110上方毯式沉积光刻胶层(未示出)。然后通过使用光掩模将光刻胶暴露于光来图案化光刻胶。然后，取决于使用的是正性光刻胶还是负性光刻胶来去除光刻胶的曝光部分或未曝光部分。然后，光刻胶的图案可以转印至硬掩模110(例如，使用合适的蚀刻工艺)。随后，在蚀刻工艺期间，将硬掩模110用作图案化掩模，图案化沟槽114至下面的衬底102内。衬底102的蚀刻可以包括可接受的蚀刻工艺，诸如反应离子蚀刻(RIE)、中性束蚀刻(NBE)等或它们的组合。蚀刻可以是各向异性的。随后，例如，在灰化和/或湿剥离工艺中去除光刻胶。因此，在晶圆100中形成鳍116。鳍116从相邻沟槽114之间的基底衬底层104向上延伸。
图5示出了施加于晶圆100的任选的氧化工艺。在这样的实施例中，例如，可以氧化衬底层106以提供包括氧化硅锗的半导体氧化物层106’。可以使用任何合适的氧化工艺，诸如以比衬底层104或108的其他半导体材料(例如，块状Si)更高的速率选择性地氧化衬底层106内的Ge的湿氧化工艺。在一些示例实施例中，湿氧化工艺可包括：将晶圆100维持在约400℃和约600℃的温度下，同时对维持在约1Atm的压力下的晶圆100供应纯水蒸气并且持续时间在约30分钟和约1小时之间。也可以使用其他合适的氧化工艺。
氧化工艺可以充分氧化衬底层106’。在一些实施例中，由于氧化，在衬底层106’的顶面和/或底面处可以形成基本上纯Ge(不单独示出)的残留层。在随后的工艺步骤中，沟道区可以形成在鳍116的位于半导体氧化物层106’上方的部分中，从而增强迁移率和器件性能。氧化工艺可以进一步部分地氧化衬底层104和108，从而导致包括例如SiO的半导体氧化物区108A和104A的形成。随后，例如，可以通过合适的蚀刻工艺去除半导体氧化物区108A和104A。该蚀刻也可以部分地蚀刻半导体氧化物层106’的侧壁。在图6中示出了所产生的结构。
接下来参考图7，可以以诸如氧化硅等的介电材料填充沟槽114。在一些实施例中，可以使用硅烷(SiH4)和氧气(O2)作为反应前驱体，使用高密度等离子体(HDP)CVD工艺形成所产生的STI区域126。在其他实施例中，可以使用次大气压CVD(SACVD)工艺或高纵横比工艺(HARP)来形成STI区域126，其中，工艺气体可以包括正硅酸乙酯(TEOS)和臭氧(O3)。在又其他实施例中，可以使用旋涂介电(SOD)工艺来形成STI区域126，电介质诸如氢倍半硅氧烷(HSQ)或甲基硅氧烷(MSQ)。可以实施退火(或其他合适的工艺)来固化STI区域126的材料。可使用其他工艺和材料。可以使用化学机械抛光(CMP)或其他回蚀刻工艺以使STI区域126的顶面与鳍116的顶面齐平。在CMP/回蚀刻期间或使用其他合适的工艺也可以去除硬掩模110。
此外，在一些实施例中，在用介电材料填充沟槽114之前，STI区域126可以包括形成在沟槽114的侧壁和底面上的共形衬垫(未示出)。在一些实施例中，衬垫可以包括半导体(例如，硅)氮化物、半导体(例如，硅)氧化物、热半导体(例如，硅)氧化物、半导体(例如，硅)氮氧化物、聚合物电介质、它们的组合等。衬垫的形成可以包括任何合适的方法，诸如原子层沉积(ALD)、CVD、高密度等离子体(HDP)CVD、物理汽相沉积(PVD)等。在这样的实施例中，衬垫可以防止(或至少减少)半导体材料在STI区域126的退火期间从鳍116(例如，Si和/或Ge)至周围的STI区域126内的扩散。
接下来，在图8中，凹进STI区域126，从而使得半导体层108的顶部高于STI区域126的顶面。STI区域126的凹进可以包括化学蚀刻工艺，例如，在具有等离子体或者不具有等离子体的情况下，使用氨(NH3)与氢氟酸(HF)或者三氟化氮(NF3)的组合作为反应溶液。当将HF用作反应溶液时，HF的稀释比可以在约1:50到约1:100之间。在凹进之后，暴露鳍116中的半导体层108的顶面和侧壁。因此，在鳍116中形成沟道区120(例如，沿着截面A-A的半导体层108的暴露部分)。在完成的finFET结构中，栅极包裹环绕和覆盖这样的沟道区120(参见例如图1和图17A)的侧壁。在一些实施例中，沟道区120可以设置在半导体氧化物层106’上，并且由于APT掺杂剂仅仅注入至基底衬底层104中，所以沟道区120可以基本上不含任何掺杂剂。可以使用鳍116和沟道区120的其他配置。
图9以及图10A和10B示出了在沟道区120的顶面和侧壁上形成栅极堆叠件140。如上所述，图9和图10A示出了沿着截面A-A(例如，横跨鳍116的沟道区)截取的晶圆100，而图10B示出了沿着截面B-B(例如，横跨鳍116的源极/漏极区)截取的晶圆100。栅极堆叠件140的形成开始于图9中，其中，在鳍116的顶面和侧壁上沉积共形伪氧化物142。在一些实施例中，伪氧化物142可以形成在鳍116的沟道区120和源极/漏极区上方。
接下来，如图10A所示，在伪氧化物142上方形成伪栅极144。例如，伪栅极144可以包括多晶硅，但是也可以使用诸如金属硅化物、金属氮化物等的材料。栅极堆叠件140也可以具有基本上垂直于半导体鳍116(例如，参见图1)的纵向的纵向。
然后，在伪栅极144上方形成硬掩模146。例如，硬掩模146可以包括氮化硅或氧化硅。在一些实施例中，硬掩模146可以是包括，例如，氮化物层和氧化物层的多层。在一些实施例中，栅极堆叠件140可以横跨在多个半导体鳍116和/或STI区域126上方。可以图案化硬掩模146以暴露出鳍116的源极/漏极区(例如，参见图10B)同时覆盖沟道区120。例如，可以使用光刻和蚀刻的组合来完成硬掩模146的图案化。如通过图10A和10B进一步示出的，实施蚀刻以蚀刻栅极堆叠件140的未被硬掩模146覆盖的部分。在蚀刻之后，硬掩模146和栅极堆叠件140可以仍然保留在鳍116的沟道区120(见图10A)上，同时暴露出鳍116的源极/漏极区(见图10B)。
图11A至图11C示出了牺牲层150和间隔件层152在鳍116、栅极堆叠件140和硬掩模146上的形成。在各个实施例中，可以选择牺牲层150和间隔件层152的材料，从而使得可以选择性地去除牺牲层150而不会显著地去除间隔件层152。例如，在实施例中，间隔件层152是氧化物(例如，SiO)同时间隔件层152包括SiOCN。包括低k介电材料的其他介电材料也可以用于牺牲层150和/或间隔件层152。例如，间隔件层152也可包括氮化物、SiCN等。牺牲层150和间隔件层152可以是使用诸如CVD、PECVD等的任何合适的方法形成的共形层。间隔件层152和牺牲层150覆盖硬掩模146的顶面(例如，见图11A)、鳍116的源极/漏极部分的顶面和侧壁(例如，见图11B)、隔离层126的顶面(例如，见图11B至图11C)和栅极堆叠件140的侧壁(例如，见图11C)。牺牲层150设置在间隔件层152的底面上并且将间隔件层152与下面的器件部件(例如，STI区域126)分隔开。在一些实施例中，例如，牺牲层150的厚度T2为约2nm至约10nm，并且间隔件层152的厚度T3为从约3nm至约12nm。
接下来，例如，在图12A至图12D中，可以使用回蚀刻工艺，经过STI区域126的顶面，使鳍116的未被硬掩模146覆盖的部分(例如，鳍116的源极/漏极区)凹进。作为凹进的部分，去除间隔件层152和牺牲层150的顶部以暴露出鳍116。可以从硬掩模146的顶面进一步去除间隔件层152和牺牲层150。在暴露出鳍116之后，对鳍116进行凹进。在一些实施例中，凹进可以去除半导体氧化物层106’和暴露出基底衬底层104。在蚀刻之后，鳍116的暴露部分的顶面低于牺牲层150和间隔件层152。硬掩模146防止在源极/漏极回蚀刻期间的鳍116的栅极结构140或沟道区120的蚀刻。
在所产生的结构中，从蚀刻的间隔件层152形成间隔件154(标记为154A和154B)。在随后的工艺步骤中，间隔件154可以用作侧壁间隔件以限定所产生的器件的栅极以及用于限定源极/漏极外延区。在器件的源极/漏极区中的相邻源极/漏极间隔件154A之间相应地形成沟槽160(例如，见图12B)。此外，栅极堆叠件140可以设置在栅极间隔件154B之间(例如，见图12C)。因为间隔件层152最初地形成为单个共形层，因此间隔件154A可以平滑地连接至间隔件154B，而在它们之间没有形成界面(例如，见图12D的三维视图)。牺牲层150可以设置在间隔件154A/154B的底面下方，并且牺牲层150将间隔件154A/154B与下面的器件层分隔开。沟槽156位于伪栅极堆叠件140的相对两侧上(例如，见图12C)。
图13A至图13D示出了使用任何合适的工艺选择性去除牺牲层150的位于源极/漏极侧壁间隔件154A的侧壁和底面上的部分。例如，在实施例中，使用将HF作为反应化学物质的湿蚀刻工艺去除牺牲层150的部分。在一些实施例中，HF的稀释比可以为约1:100。在另一个实施例中，在原位预清洗工艺中去除牺牲层150的部分(例如，SiCoNi蚀刻以去除半导体衬底102中的原生氧化物层)以用于沟槽160中的源极/漏极区的外延(例如，见图14A至图14D)。在这样的实施例中，相同的外延工具可以去除牺牲层150的部分以及在沟槽160中生长源极/漏极区。可在室温下实施牺牲层150的去除。在一些实施例中，牺牲层150的位于栅极间隔件154的侧壁和底面上的部分可以仍然保留(例如，见图13C和图13D)。在这样的实施例中，在去除(例如，蚀刻)牺牲层150的位于源极/漏极侧壁间隔件154A的侧壁和底面上的部分期间，牺牲层150的仍然保留的部分受到间隔件154B的保护。
间隔件154A连接至栅极间隔件154B并且由栅极间隔件154B结构支撑(例如，见图13D)。因此，牺牲层150的去除形成了位于间隔件154A和下面的器件部件之间的开口158，下面的器件部件诸如STI区域126(例如，见图13B和图13D)。开口158连接至沟槽160。在外延期间，开口158允许前体在间隔件154A下方流动并且在沟槽160中生长源极/漏极区。
在图14A至图14D中，通过在沟槽160中选择性地生长半导体材料而形成外延区162。在一些实施例中，外延区162包括硅、锗(没有硅)、硅锗、磷化硅、硅锗硼等。硬掩模146和间隔件154B可以掩蔽晶圆100的区域以限定用于在衬底层104上(例如，仅在鳍116的暴露部分上)形成外延区162的区域。在外延期间，开口158(见图13B和13D)可以允许前体直接流入沟槽160的底部内。因此，可以从多个方向(例如，从顶部区域和底部区域)用前体填充沟槽160，从而降低外延区162中的空隙的形成。在一些实施例中，使用的前体的类型取决于是否形成NMOS或PMOS器件。例如，对于NMOS器件而言，可以使用气相硅、磷或它们的组合，而对于PMOS器件，可以使用气相硅、锗、硼或它们的组合。
在用外延区162填充沟槽160之后，源极/漏极区的进一步外延生长引起外延区162水平地扩展，并且可以开始形成小平面。在外延步骤之后，在PMOS器件中可以将p型杂质(例如，硼或BF2)注入外延区162或者在NMOS器件中可以将n型杂质(例如，磷或砷)注入外延区162，以形成源极/漏极区，源极/漏极区也使用参考标号162以被示出。可选地，当生长外延区162时可以原位掺杂p型或n型杂质以形成源极/漏极区。
在所产生的器件中，源极/漏极区162位于栅极堆叠件140的相对两侧上并且沿着栅极堆叠件140的侧壁进一步向上延伸(见图14C和14D)。此外，因为通过开口158实施外延，所以源极/漏极区域162的至少部分可以设置在源极/漏极侧壁间隔件154A下方(例如，见图14B)。源极/漏极区162的这些部分可以设置在源极/漏极侧壁间隔件154A和下面的STI区域126之间。在一些实施例中，源极/漏极区域162的高度H1为约30nm至约80nm，并且源极/漏极区162的位于间隔件154A之间的宽度W1为约8nm至约16nm。在一些实施例中，源极/漏极区域162的位于间隔件154A和STI区域126之间的部分的厚度T4可以为约2nm至约10nm。
图14E和图14D示出了根据其他实施例的源极/漏极区162的截面图。图14E和图14D示出了可以沿着图1的截面B-B截取。在通过图14E示出的实施例中，外延工艺可以合并源极/漏极区162的底部。例如，源极/漏极区162的位于间隔件154A下方的部分可以横向延伸并且合并。这些合并的部分162A可以设置在STI区域126上并且覆盖STI区域126。在通过图14F示出的实施例中，外延工艺可以进一步使合并的区域162A沿着STI区域126上方的间隔件154A的侧壁向上生长。在这样的实施例中，合并的区域162A的高度H2可以小于间隔件154A的高度H3的约一半。在一些实施例中，高度H2可以小于高度H3的约三分之一。
图15A至图15C示出了在形成层间电介质164之后的晶圆100。ILD 164可以包括使用例如可流动化学汽相沉积(FCVD)形成的可流动氧化物。可以实施CMP(或其他合适的平坦化工艺)以使ILD 164的顶面、栅极堆叠件140的顶面和栅极间隔件154B的顶面彼此平齐。各个中介层166(例如，缓冲层和/或蚀刻停止层)可以设置在ILD层164与源极/漏极区162之间，栅极堆叠件140和/或栅极间隔件154B之间。
图16A至图16C示出了在暴露鳍116的沟道区120之后的晶圆100的各个视图。暴露沟道区120可以包括例如使用蚀刻工艺从沟道区120的侧壁和顶面去除栅极堆叠件140(包括硬掩模146、伪栅极144和伪氧化物142)。栅极堆叠件140的去除可以限定栅极间隔件154B(见图16C)之间的沟槽168。硬掩模(未示出)可以用于在去除栅极堆叠件140期间掩蔽ILD 164和源极/漏极区162。因此，可以在不图案化ILD 164或源极/漏极区162的情况下去除栅极堆叠件140。也可以去除牺牲层的剩余部分(例如，设置在栅极间隔件154B的侧壁上以及下方的部分)。
接下来，参考图17A至图17B，在沟槽168中形成栅极堆叠件170。例如，在沟槽168中，将栅极电介质172形成为共形层。栅极电介质172可进一步形成在栅极间隔件154B(例如，见图17C)下方。栅极电介质172可以覆盖沟道区120的顶面和侧壁(见图17A)。根据一些实施例，栅极电介质172包括氧化硅、氮化硅或它们的多层。在可选实施例中，栅极电介质172包括高k介电材料。在这样的实施例中，栅极电介质172可以具有大于约7.0的k值，并且可以包括金属氧化物或铪(Hf)、铝(Al)、锆(Zr)、镧(La)、镁(Mg)、钡(Ba)、钛(Ti)、铅(Pb)、它们的组合的硅酸盐等。栅极电介质172的形成方法可以包括分子束沉积(MBD)、ALD、等离子体增强CVD(PECVD)等。
接下来，通过用导电材料填充沟槽168的剩余部分而在栅极电介质172上方形成导电栅电极174。栅电极174可以包括含金属材料，诸如氮化钛(TiN)、氮化钽(TaN)、碳化钽(TaC)、钴(Co)、钌(Ru)、铝(Al)、它们的组合，它们的多层等。栅极电介质172和栅电极174的形成可以充满沟槽160并且覆盖ILD 164的顶面。随后，可以实施平坦化(例如，CMP)以去除栅极电介质172和栅电极174的过量部分。所产生的栅极电介质172和栅电极174的剩余部分形成位于所得到的FinFET的沟道区120上方的栅极堆叠件170。在实施例中，例如，沟道区120的宽度W2为约6nm至约12nm和沟道区120的高度H4为约30nm至约80nm。然后可以使用任何合适的工艺在ILD 164中形成例如，包括镍(Ni)、钨(W)等的诸如源极/漏极接触件(未示出)的额外的部件以与源极/漏极区162电连接。
图18示出了根据一些实施例的用于形成半导体器件(例如，FinFET)的示例性工艺流程200。工艺200开始于步骤202，在步骤202中，形成从半导体衬底(例如，衬底102)向上延伸的鳍(例如，鳍116)。在步骤204中，在鳍的沟道区(例如，沟道区域120)的顶面和侧壁上方形成伪栅极堆叠件(例如，栅极堆叠件140)。在步骤206中，在鳍的暴露部分上形成牺牲层(例如，牺牲层150)。牺牲层可以进一步形成在伪栅极堆叠件的顶面和侧壁上方。
该工艺继续步骤208，在牺牲层上方形成间隔件层(例如，间隔件层152)。间隔件层可以设置在牺牲层的侧壁上，并且牺牲层的部分可以在间隔件层的底面下方延伸。在步骤210中，通过去除间隔件层和牺牲层的顶部暴露出该鳍。去除间隔件层的顶部进一步限定了位于鳍的部分的侧壁上的侧壁间隔件(例如，间隔件154A)和位于伪栅极堆叠件的侧壁上的栅极间隔件(例如，间隔件154B)。
接下来，在步骤212中，通过经过牺牲层的底面使鳍凹进来限定位于侧壁间隔件之间的沟槽(例如，沟槽160)。在步骤214中，去除牺牲层的至少部分。侧壁间隔件连接至栅极间隔件并且由栅极间隔件结构支撑，并且去除牺牲层的部分限定了位于侧壁间隔件下方的开口(例如，开口158)。开口可以连接至沟槽。在步骤216中，在沟槽中外延地生长源极/漏极区(例如，源极/漏极区162)。源极/漏极区的外延可以包括使前体流入侧壁间隔件之间的沟槽内以及穿过开口。因此，外延生长可以从多个方向触发，从而减少了在所产生的源极/漏极区中的空隙。
各个实施例包括在鳍上形成牺牲层和间隔件层以改进源极/漏极外延。在形成间隔件层之前，可以在鳍上形成牺牲层。值得注意的是，牺牲层可以设置在侧壁间隔件的底部和下面的器件部件(例如，邻近鳍设置的STI区域)之间。牺牲层的去除可以在间隔件层下方(例如，在间隔件层和下面的STI区域之间)形成开口。使鳍的位于侧壁间隔件之间的部分凹进，并且去除牺牲层的至少部分。可以实施外延工艺以在侧壁间隔件之间生长源极/漏极区。在外延期间，前体可以从邻近的侧壁间隔件的顶部区域和底部区域(例如，穿过开口)流动。因此，源极/漏极区可以在侧壁间隔件之间多方位地生长，这有利地降低了即使在相对较高的纵横比的鳍中形成空隙的风险。
根据一个实施例，一种半导体器件包括鳍和栅极堆叠件，鳍从半导体衬底向上延伸，栅极堆叠件设置在鳍的顶面和侧壁上。该器件还包括第一源极/漏极区以及第一源极/漏极间隔件，第一源极/漏极区位于半导体衬底上方并且邻近栅极堆叠件，第一源极/漏极间隔件位于第一源极/漏极区的侧壁上。第一源极/漏极区的部分在第一源极/漏极间隔件的底面下方延伸。
根据另一个实施例，一种用于形成半导体器件的方法包括：形成从半导体衬底向上延伸的鳍和在鳍的部分的侧壁上形成牺牲层。该方法还包括在牺牲层上方形成间隔件层和经过牺牲层的底面使鳍的部分凹进。凹进形成设置在间隔件层的侧壁部分之间的沟槽。去除牺牲层的至少部分以及在沟槽中形成源极/漏极区。
根据又一实施例，一种用于形成半导体器件的方法包括：形成半导体鳍和形成多个侧壁间隔件。半导体鳍设置在多个侧壁间隔件的邻近的侧壁间隔件之间。在多个侧壁间隔件的底面下方形成开口和在多个侧壁间隔件的第一邻近的侧壁间隔件之间形成第一沟槽。该方法还包括在第一半导体鳍上方的第一沟槽中外延地生长第一源极/漏极区，其中，外延地生长第一源极/漏极区包括使前体穿过开口流入第一沟槽内。
根据本发明的一个实施例，提供了一种半导体器件，包括：鳍，从半导体衬底向上延伸；栅极堆叠件，设置在所述鳍的顶面和侧壁上；第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。
在上述半导体器件中，还包括：第二源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件，其中，所述第一源极/漏极区和所述第二源极/漏极区设置在所述栅极堆叠件的相同侧上；以及第二源极/漏极间隔件，位于所述第二源极/漏极区的侧壁上，其中，所述第二源极/漏极区的部分在所述第二源极/漏极间隔件的底面下方延伸。
在上述半导体器件中，还包括外延区，所述外延区将所述第一源极/漏极区连接至所述第二源极/漏极区。
在上述半导体器件中，所述外延区设置在浅沟槽隔离(STI)区上方，并且所述外延区接触所述浅沟槽隔离(STI)区的顶面，其中，所述STI区设置在所述第一源极/漏极区和所述第二源极/漏极区之间。
在上述半导体器件中，所述外延区沿着所述第一源极/漏极间隔件的侧壁和所述第二源极/漏极间隔件的侧壁向上延伸。
在上述半导体器件中，还包括：栅极间隔件，位于所述栅极堆叠件的侧壁上，其中，所述第一源极/漏极间隔件连接至所述栅极间隔件，并且其中，在所述第一源极/漏极间隔件和所述栅极间隔件之间没有形成界面。
在上述半导体器件中，所述栅极堆叠件包括：栅极电介质，其中，所述栅极电介质的部分设置在所述栅极间隔件的底面下方；以及
栅电极，位于所述栅极电介质上方。
根据本发明的另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成从半导体衬底向上延伸的鳍；在所述鳍的部分的侧壁上形成牺牲层；在所述牺牲层上方形成间隔件层；使所述鳍的所述部分凹进经过所述牺牲层的底面，其中，所述凹进形成设置在所述间隔件层的侧壁部分之间的沟槽；去除所述牺牲层的至少部分；以及在所述沟槽中形成源极/漏极区。
在上述方法中，在所述沟槽中形成所述源极/漏极区包括外延地生长所述源极/漏极区。
在上述方法中，去除所述牺牲层的所述至少部分限定了位于所述间隔件层下方的开口，并且其中，外延地生长所述源极/漏极区包括使前体穿过所述开口流入所述沟槽内。
在上述方法中，所述鳍邻近浅沟槽隔离(STI)区设置，其中，去除所述牺牲层的所述至少部分在所述间隔件层的底面和所述STI区之间形成所述开口。
在上述方法中，还包括：在所述鳍的沟道区的侧壁和顶面上方形成栅极堆叠件，其中，形成所述牺牲层和所述间隔件层包括在所述栅极堆叠件的侧壁上形成所述牺牲层和所述间隔件层。
在上述方法中，形成所述牺牲层包括在所述鳍的所述部分的顶面和侧壁上沉积所述牺牲层，其中，形成所述间隔件层包括在所述牺牲层的顶面和侧壁上沉积所述间隔件层，并且其中，使所述鳍的所述部分凹进包括通过去除所述牺牲层的顶部和所述间隔件层的顶部来暴露所述鳍的所述部分。
根据本发明的又另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成第一半导体鳍；形成多个侧壁间隔件，其中，所述第一半导体鳍设置在所述多个侧壁间隔件的第一邻近的侧壁间隔件之间；在所述多个侧壁间隔件的底面下方形成开口；在所述多个侧壁间隔件的所述第一邻近的侧壁间隔件之间形成第一沟槽；以及在所述第一半导体鳍上方的所述第一沟槽中外延地生长第一源极/漏极区，其中，外延地生长所述第一源极/漏极区包括使前体穿过所述开口流入所述第一沟槽内。
在上述方法中，所述的在所述多个侧壁间隔件的底面下方形成开口包括：在所述多个侧壁间隔件和所述第一半导体鳍之间形成牺牲层，其中，所述牺牲层在所述多个侧壁间隔件的所述底面下方延伸；以及去除所述牺牲层的至少部分。
在上述方法中，外延地生长所述第一源极/漏极区进一步包括：使所述前体流入位于所述多个侧壁间隔件的所述第一邻近的侧壁间隔件之间的所述第一沟槽内。
在上述方法中，还包括：形成第二半导体鳍，其中，所述第二半导体鳍设置在所述多个侧壁间隔件的第二邻近的侧壁间隔件之间；限定位于所述多个侧壁间隔件的所述第二邻近的侧壁间隔件之间的第二沟槽；在所述第二半导体鳍上方的所述第二沟槽中外延地生长第二源极/漏极区，其中，外延地生长所述第二源极/漏极区包括：使前体穿过所述开口流入所述第二沟槽内；以及形成外延区，所述外延区连接所述第一源极/漏极区和所述第二源极/漏极区。
在上述方法中，所述外延区沿着所述多个侧壁间隔件的侧壁向上延伸。
在上述方法中，形成所述第一沟槽包括使所述第一半导体鳍凹进经过浅沟槽隔离(STI)区的顶面。
在上述方法中，还包括：在所述第一半导体鳍的部分的顶面和侧壁上形成栅极堆叠件；以及在所述栅极堆叠件的侧壁上形成栅极间隔件，其中，当在所述多个侧壁间隔件的所述底面下方形成开口时，所述多个侧壁间隔件连接至所述栅极间隔件并且由所述栅极间隔件结构支撑。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
鳍，从半导体衬底向上延伸；
栅极堆叠件，设置在所述鳍的顶面和侧壁上；
第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及
第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。
2.根据权利要求1所述的半导体器件，还包括：
第二源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件，其中，所述第一源极/漏极区和所述第二源极/漏极区设置在所述栅极堆叠件的相同侧上；以及
第二源极/漏极间隔件，位于所述第二源极/漏极区的侧壁上，其中，所述第二源极/漏极区的部分在所述第二源极/漏极间隔件的底面下方延伸。
3.根据权利要求2所述的半导体器件，还包括外延区，所述外延区将所述第一源极/漏极区连接至所述第二源极/漏极区。
4.根据权利要求3所述的半导体器件，其中，所述外延区设置在浅沟槽隔离(STI)区上方，并且所述外延区接触所述浅沟槽隔离(STI)区的顶面，其中，所述STI区设置在所述第一源极/漏极区和所述第二源极/漏极区之间。
5.根据权利要求3所述的半导体器件，其中，所述外延区沿着所述第一源极/漏极间隔件的侧壁和所述第二源极/漏极间隔件的侧壁向上延伸。
6.根据权利要求1所述的半导体器件，还包括：
栅极间隔件，位于所述栅极堆叠件的侧壁上，其中，所述第一源极/漏极间隔件连接至所述栅极间隔件，并且其中，在所述第一源极/漏极间隔件和所述栅极间隔件之间没有形成界面。
7.根据权利要求6所述的半导体器件，其中，所述栅极堆叠件包括：
栅极电介质，其中，所述栅极电介质的部分设置在所述栅极间隔件的底面下方；以及
栅电极，位于所述栅极电介质上方。
8.一种用于形成半导体器件的方法，所述方法包括：
形成从半导体衬底向上延伸的鳍；
在所述鳍的部分的侧壁上形成牺牲层；
在所述牺牲层上方形成间隔件层；
使所述鳍的所述部分凹进经过所述牺牲层的底面，其中，所述凹进形成设置在所述间隔件层的侧壁部分之间的沟槽；
去除所述牺牲层的至少部分；以及
在所述沟槽中形成源极/漏极区。
9.根据权利要求8所述的方法，其中，在所述沟槽中形成所述源极/漏极区包括外延地生长所述源极/漏极区。
10.一种用于形成半导体器件的方法，所述方法包括：
形成第一半导体鳍；
形成多个侧壁间隔件，其中，所述第一半导体鳍设置在所述多个侧壁间隔件的第一邻近的侧壁间隔件之间；
在所述多个侧壁间隔件的底面下方形成开口；
在所述多个侧壁间隔件的所述第一邻近的侧壁间隔件之间形成第一沟槽；以及
在所述第一半导体鳍上方的所述第一沟槽中外延地生长第一源极/漏极区，其中，外延地生长所述第一源极/漏极区包括使前体穿过所述开口流入所述第一沟槽内。
CN201510770595.3A 2015-03-13 2015-11-12 用于鳍式场效应晶体管的源极/漏极区及其形成方法 Active CN105977284B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/657,312 2015-03-13
US14/657,312 US9577101B2 (en) 2015-03-13 2015-03-13 Source/drain regions for fin field effect transistors and methods of forming same

Publications (2)

Publication Number Publication Date
CN105977284A true CN105977284A (zh) 2016-09-28
CN105977284B CN105977284B (zh) 2019-03-15

Family

ID=56886815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510770595.3A Active CN105977284B (zh) 2015-03-13 2015-11-12 用于鳍式场效应晶体管的源极/漏极区及其形成方法

Country Status (4)

Country Link
US (2) US9577101B2 (zh)
KR (1) KR101769212B1 (zh)
CN (1) CN105977284B (zh)
TW (1) TWI582990B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807270A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 Finfet器件及其形成方法
CN109326553A (zh) * 2018-12-05 2019-02-12 德淮半导体有限公司 沟槽隔离结构的形成方法、化学气相沉积工艺
CN110277453A (zh) * 2018-03-14 2019-09-24 三星电子株式会社 半导体装置和形成半导体装置的方法
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法
WO2023029746A1 (en) * 2021-09-01 2023-03-09 International Business Machines Corporation Complementary fet (cfet) buried sidewall contact with spacer foot

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579004B (zh) * 2012-08-10 2016-05-11 中国科学院微电子研究所 FinFET及其制造方法
KR102330757B1 (ko) * 2015-03-30 2021-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI671819B (zh) * 2015-07-01 2019-09-11 United Microelectronics Corp. 半導體裝置及其製作方法
US9536981B1 (en) * 2015-09-29 2017-01-03 International Business Machines Corporation Field effect transistor device spacers
US9960273B2 (en) * 2015-11-16 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US10573749B2 (en) * 2016-02-25 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
CN108022842B (zh) * 2016-11-03 2023-02-28 联华电子股份有限公司 半导体元件及其制作方法
US9972494B1 (en) * 2016-11-15 2018-05-15 Globalfoundries Inc. Method and structure to control channel length in vertical FET device
US10147719B2 (en) * 2016-11-17 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor field effect transistors and manufacturing method thereof
US10297602B2 (en) 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US10483167B2 (en) 2017-08-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing dual FinFET device
WO2019035945A1 (en) * 2017-08-16 2019-02-21 Tokyo Electron Limited METHOD AND DEVICE FOR INCORPORATING SINGLE DIFFUSION BREAK IN NANOCANAL STRUCTURES OF FET DEVICES
US10483378B2 (en) 2017-08-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial features confined by dielectric fins and spacers
CN109585293B (zh) * 2017-09-29 2021-12-24 台湾积体电路制造股份有限公司 切割金属工艺中的基脚去除
US10217815B1 (en) 2017-10-30 2019-02-26 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit device with source/drain barrier
US11114549B2 (en) * 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US10276687B1 (en) * 2017-12-20 2019-04-30 International Business Machines Corporation Formation of self-aligned bottom spacer for vertical transistors
US10332963B1 (en) 2018-01-29 2019-06-25 Globalfoundries Inc. Uniformity tuning of variable-height features formed in trenches
KR102532118B1 (ko) * 2018-03-20 2023-05-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108520853A (zh) * 2018-04-13 2018-09-11 上海华力集成电路制造有限公司 锗硅外延制造方法
US10559686B2 (en) 2018-06-26 2020-02-11 Globalfoundries Inc. Methods of forming gate contact over active region for vertical FinFET, and structures formed thereby
US11101366B2 (en) * 2018-07-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Remote plasma oxide layer
US10680083B2 (en) * 2018-09-18 2020-06-09 International Business Machines Corporation Oxide isolated fin-type field-effect transistors
US11217585B2 (en) 2018-09-25 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Forming dielectric dummy fins with different heights in different regions of a semiconductor device
US11031489B2 (en) 2018-09-26 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US11282751B2 (en) 2018-10-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric fins with different dielectric constants and sizes in different regions of a semiconductor device
US10868130B2 (en) 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019118613B4 (de) * 2018-11-29 2024-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Begrenzte source-/drain-epitaxiebereiche und verfahren zu deren herstellung
US11101347B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Confined source/drain epitaxy regions and method forming same
KR102814794B1 (ko) * 2019-07-23 2025-05-29 삼성전자주식회사 반도체 소자
KR102723850B1 (ko) 2019-10-14 2024-10-29 삼성전자주식회사 반도체 장치
US11404570B2 (en) 2020-02-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with embedded ferroelectric field effect transistors
TW202139270A (zh) 2020-02-27 2021-10-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
KR102432494B1 (ko) * 2020-04-28 2022-08-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자에서의 자체 정렬 에칭
CN113764279B (zh) * 2020-06-03 2024-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11784228B2 (en) 2021-04-09 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process and structure for source/drain contacts
US20230052975A1 (en) * 2021-08-16 2023-02-16 Intel Corporation Multi-layered multi-function spacer stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
US20090045450A1 (en) * 2007-08-13 2009-02-19 Koo June-Mo Non-volatile memory device and method of fabricating the same
CN101414632B (zh) * 2007-10-16 2010-11-03 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US20110068407A1 (en) * 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with Metal Gates and Stressors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6882025B2 (en) 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7564081B2 (en) 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
US7485520B2 (en) 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
KR101912582B1 (ko) 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9147682B2 (en) * 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9219133B2 (en) 2013-05-30 2015-12-22 Stmicroelectronics, Inc. Method of making a semiconductor device using spacers for source/drain confinement
KR20150000546A (ko) 2013-06-24 2015-01-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9502565B2 (en) * 2014-06-27 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Channel strain control for nonplanar compound semiconductor devices
US9224736B1 (en) * 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9536879B2 (en) * 2014-07-09 2017-01-03 International Business Machines Corporation FinFET with constrained source-drain epitaxial region
US9306067B2 (en) * 2014-08-05 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Nonplanar device and strain-generating channel dielectric
US9484461B2 (en) * 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9583598B2 (en) * 2014-10-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711644A (zh) * 2002-11-08 2005-12-21 先进微装置公司 具有分离栅极的双栅极半导体装置
US20090045450A1 (en) * 2007-08-13 2009-02-19 Koo June-Mo Non-volatile memory device and method of fabricating the same
CN101414632B (zh) * 2007-10-16 2010-11-03 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US20110068407A1 (en) * 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with Metal Gates and Stressors

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807270A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 Finfet器件及其形成方法
CN108807270B (zh) * 2017-04-28 2021-03-30 台湾积体电路制造股份有限公司 Finfet器件及其形成方法
CN110277453A (zh) * 2018-03-14 2019-09-24 三星电子株式会社 半导体装置和形成半导体装置的方法
US12100735B2 (en) 2018-03-14 2024-09-24 Samsung Electronics Co., Ltd. Semiconductor devices
CN109326553A (zh) * 2018-12-05 2019-02-12 德淮半导体有限公司 沟槽隔离结构的形成方法、化学气相沉积工艺
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法
WO2023029746A1 (en) * 2021-09-01 2023-03-09 International Business Machines Corporation Complementary fet (cfet) buried sidewall contact with spacer foot
US11710699B2 (en) 2021-09-01 2023-07-25 International Business Machines Corporation Complementary FET (CFET) buried sidewall contact with spacer foot

Also Published As

Publication number Publication date
US20170133508A1 (en) 2017-05-11
KR20160110053A (ko) 2016-09-21
CN105977284B (zh) 2019-03-15
KR101769212B1 (ko) 2017-08-17
US9577101B2 (en) 2017-02-21
US20160268434A1 (en) 2016-09-15
TW201633540A (zh) 2016-09-16
US9923094B2 (en) 2018-03-20
TWI582990B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
US9923094B2 (en) Source/drain regions for fin field effect transistors and methods of forming same
CN110556374B (zh) 在介电栅极上方具有接触件的FinFET器件结构和方法
US10312369B2 (en) Semiconductor Fin FET device with epitaxial source/drain
CN107275281B (zh) 自对准接触方案、半导体结构及其形成方法
CN106033757B (zh) 具有抗穿通层的高迁移率器件及其形成方法
KR101780869B1 (ko) 수직 게이트 올 어라운드 소자 내의 실리사이드 영역 및 그 형성 방법
CN103187418B (zh) 一种CMOS FinFET器件及其形成方法
US9704883B2 (en) FETS and methods of forming FETS
US20210313181A1 (en) Cut metal gate refill with void
CN108122832B (zh) Finfet和形成finfet的方法
CN110838487A (zh) 半导体器件及方法
US11532519B2 (en) Semiconductor device and method
CN106206686A (zh) 具有共形氧化物层的鳍式场效应晶体管及其形成方法
US9865709B2 (en) Selectively deposited spacer film for metal gate sidewall protection
CN108122773A (zh) 鳍式场效应晶体管装置的形成方法
CN103489784A (zh) 具有改良的栅极高度均匀性的半导体装置及其制造方法
TW202143392A (zh) 半導體裝置及其形成方法
TW202143300A (zh) 半導體裝置及其製造方法
CN115832047A (zh) 半导体器件及其形成方法
TWI850731B (zh) 半導體裝置及其製造方法
TW202125749A (zh) 半導體結構及其形成方法
US12087861B2 (en) FinFETs and methods of forming FinFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20250127

Address after: texas

Patentee after: Palabelen Strategic Opportunities Fund LLC

Country or region after: U.S.A.

Address before: China Taiwan

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.

Country or region before: TaiWan, China

TR01 Transfer of patent right