CN105957811A - 具有屏蔽栅的沟槽栅功率器件的制造方法 - Google Patents
具有屏蔽栅的沟槽栅功率器件的制造方法 Download PDFInfo
- Publication number
- CN105957811A CN105957811A CN201610269824.8A CN201610269824A CN105957811A CN 105957811 A CN105957811 A CN 105957811A CN 201610269824 A CN201610269824 A CN 201610269824A CN 105957811 A CN105957811 A CN 105957811A
- Authority
- CN
- China
- Prior art keywords
- trench
- gate
- layer
- polysilicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 89
- 229920005591 polysilicon Polymers 0.000 claims abstract description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 181
- 238000005530 etching Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000006872 improvement Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有屏蔽栅的沟槽栅功率器件的制造方法，包括如下步骤：步骤一、提供一硅衬底并在硅衬底中形成沟槽；步骤二、在沟槽的底部形成第一氧化硅层和屏蔽栅；步骤三、形成第二氧化硅层；步骤四、沉积BPSG膜并进行回流平坦化，由BPSG膜和第二氧化硅层一起将沟槽顶部完全填充；步骤五、进行氧化硅回刻形成由回刻后的BPSG膜和第二氧化硅层组成多晶硅间隔离介质层；步骤六、在沟槽顶部形成栅介质层和多晶硅栅。本发明能缩小器件的单元结构尺寸并能得到薄栅介质层，从而能降低器件的导通压降，实现低压应用。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅(Shield Gate Trench，SGT)的沟槽栅功率器件的制造方法。
背景技术
具有屏蔽栅的沟槽栅功率器件需要在沟槽栅的底部形成屏蔽栅，屏蔽栅和沟槽栅一般都采用多晶硅组成，在屏蔽栅和沟槽栅之间需要通过多晶硅间隔离介质层进行隔离。现有方法中，多晶硅间隔离介质层有两种形成方法，第一种是通过在屏蔽栅形成后，采用高密度等离子体化学气相淀积(HDP CVD)工艺淀积氧化硅来填充屏蔽栅顶部的沟槽，之后对氧化硅进行回刻形成多晶硅间隔离介质层；第二种方法是通过采用热氧化工艺的方法形成多晶硅间隔离介质层，该多晶硅间隔离介质层和位于顶部沟槽侧面的栅氧化层采用热氧化工艺同时形成。
如图1所示，是现有第一种方法形成的具有屏蔽栅的沟槽栅功率器件的结构示意图；以N型器件为例，在N型半导体衬底如硅衬底101的表面形成有N型外延层102，栅极区域的N型外延层102中形成有沟槽，沟槽的顶部形成有由多晶硅组成的屏蔽栅104，屏蔽栅104和沟槽侧面之间隔离有介质层如氧化硅层103。在形成屏蔽栅104之后形成采用HDP CVD工艺形成氧化硅、对氧化硅进行致密化以及进行化学机械研磨(CMP)和湿法回刻形成多晶硅间隔离介质层105a；之后形成栅介质层如栅氧化层106以及填充多晶硅并回刻在沟槽的顶部形成沟槽栅即多晶硅栅107。之后还包括P型阱108，N+区组成的源区109，层间膜110，接触孔111，阱区接触区112，正面金属层113的形成步骤，最后对正面金属层113进行图形化形成源极和栅极。
现有第一种工艺方法的优点是多晶硅间隔离介质层105a的厚度可以通过湿法回刻时间精确控制，工艺窗口较大。缺点是HDP CVD的填充对沟槽深宽比有要求，导致器件单元的步进即元胞尺寸(cell pitch)比较大，限制了其在低压MOS管上的应用。一般器件的导通区由多个单元结构排列形成，单元结构包括一个沟槽和沟槽之间的间隔，一个单元的尺寸即pitch为沟槽的宽度和沟槽的间距和。
如图2所示，是现有第二种方法形成的具有屏蔽栅的沟槽栅功率器件的结构示意图；和现有第一种方法的区别之处仅为多晶硅间隔离介质层的形成工艺不同，在现有 第二种方法中：在屏蔽栅104形成之后，通过热氧化工艺同时形成多晶硅间隔离介质层105b和栅氧化层106，多晶硅间隔离介质层105b是通过对屏蔽栅104的顶部多晶硅氧化形成，栅氧化层106是对沟槽侧面的硅氧化形成。第二种工艺方法步骤简单，通过一次氧化在生长栅氧的同时在多晶硅上形成隔离氧化硅。但多晶硅上生长的热氧化硅质量比较差，必须通过增加栅氧化硅的厚度来获得足够厚的隔离氧化硅；这会影响器件的阈值电压(VT)和非嵌位感性负载开关过程(unclamped inductive switching,UIS)能力。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅功率器件的制造方法，能缩小器件的单元结构尺寸并能得到薄栅介质层，从而能降低器件的导通压降，实现低压应用。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅功率器件的制造方法，包括如下步骤：
步骤一、提供一硅衬底，进行光刻刻蚀在所述硅衬底中形成沟槽。
步骤二、在所述沟槽的底部形成由第一多晶硅层组成的屏蔽栅，所述屏蔽栅和所述沟槽侧面和底部表面之间隔离有第一氧化硅层，所述第一氧化硅层的表面低于或等于所述屏蔽栅的表面。
步骤三、采用热氧化工艺形成第二氧化硅层，所述第二氧化硅层形成在所述屏蔽栅顶部表面和所述第一氧化硅层顶部的所述沟槽侧面以及所述沟槽外的所述硅衬底表面。
步骤四、沉积BPSG膜并对所述BPSG膜进行回流平坦化，平坦化后的所述BPSG膜和所述第二氧化硅层一起将所述沟槽顶部完全填充；结合所述BPSG膜和所述第二氧化硅层一起填充所述沟槽来提高所述沟槽的填充能力并用于缩小所述沟槽的尺寸。
步骤五、对所述BPSG膜和所述第二氧化硅层进行氧化硅回刻并由所述氧化硅回刻后的所述BPSG膜和所述第二氧化硅层组成多晶硅间隔离介质层，所述多晶硅硅间隔离介质层位于所述屏蔽栅顶部且所述多晶硅间隔离介质层的厚度通过所述氧化硅回刻工艺控制。
步骤六、在形成有所述多晶硅间隔离介质层的所述沟槽顶部形成栅介质层和多晶硅栅，所述栅介质层形成于所述沟槽顶部的侧面，所述多晶硅栅将所述沟槽顶部完全 填充。
进一步的改进是，步骤一中在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
进一步的改进是，步骤一中形成所述沟槽包括如下分步骤：
在所述硅衬底表面形成硬质掩模层。
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域。
采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除。
去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域的硅进行刻蚀形成所述沟槽。
去除所述硬质掩模层。
进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
进一步的改进是，步骤二包括如下分步骤：
在所述沟槽的侧面和底部表面形成第一氧化硅层，所述第一氧化硅层还延伸到所述沟槽外部。
淀积第一多晶硅层将形成有所述第一氧化硅层的所述沟槽完全填充，所述第一多晶硅层还延伸到所述沟槽外部的所述第一氧化硅层表面。
进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层位于所述沟槽底部并组成所述屏蔽栅。
进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层位于所述沟槽底部并实现所述屏蔽栅和所述沟槽侧面和底部表面之间隔离。
进一步的改进是，步骤六包括如下分步骤：
在形成有所述多晶硅间隔离介质层的所述沟槽顶部的侧面形成所述栅介质层，所述栅介质层还延伸到所述沟槽外部。
在形成有所述栅介质层的所述沟槽顶部填充第二多晶硅层，所述第二多晶硅层还延伸到所述沟槽外部的所述栅介质层表面。
进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层填充所述沟槽顶部并组成所述多晶硅栅。
进一步的改进是，所述栅介质层为栅氧化硅层。
进一步的改进是，步骤六之后，还包括如下步骤：
步骤七、进行离子注入和热退火推进工艺在所述硅衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤八、进行重掺杂的源注入在所述阱区表面形成源区。
步骤九、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述屏蔽栅接触，所述栅极通过接触孔和所述多晶硅栅接触。
步骤十、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，沟槽栅功率器件为沟槽栅功率MOSFET器件。
进一步的改进是，步骤九中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
本发明通过结合回流的BPSG膜和热氧化工艺形成的第二氧化硅层一起填充屏蔽栅顶部的沟槽，利用BPSG膜的回流特性能够增加对沟槽的填充能力，从而缩小沟槽的尺寸，也即本发明相对于现有第一种方法，本发明对沟槽的填充能力更强，所以能够实现对更小宽度的沟槽的填充，而沟槽宽度的缩小，能够减少整个器件单元结构的尺寸，即能缩小pitch，从而有利于能降低器件的导通压降，实现器件在低压的应用。
另外，本发明的多晶硅间隔离介质层是对BPSG膜和第二氧化硅层进行回刻后得到，不仅厚度能够得到精确控制，而且多晶硅间隔离介质层和栅介质层的形成工艺分开，从而能消除多晶硅间隔离介质层和栅介质层之间对厚度的要求不同的负面影响，在能够得到足够厚度的多晶硅间隔离介质层的同时能够得到足够薄的栅介质层，所以能够得到良好的VT和UIS能力，进一步的有利于器件在低压的应用。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种方法形成的具有屏蔽栅的沟槽栅功率器件的结构示意图；
图2是现有第二种方法形成的具有屏蔽栅的沟槽栅功率器件的结构示意图；
图3是本发明实施例方法流程图；
图4A-图4O是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例方法流程图；如图4A至图4O所示，是本发明实施 例方法各步骤中的器件结构示意图。本发明实施例具有屏蔽栅4的沟槽栅功率器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供一硅衬底1，进行光刻刻蚀在所述硅衬底1中形成沟槽303。
较佳为，在所述硅衬底1表面形成有硅外延层2，所述沟槽303形成于所述硅外延层2中。
形成所述沟槽303包括如下分步骤：
如图4B所示，在所述硅衬底1表面形成硬质掩模层301。所述硬质掩模层301由氧化层组成或者由氧化层加氮化层组成。
通过光刻工艺形成的光刻胶图形定义沟槽303的形成区域。
采用刻蚀工艺将所述沟槽303的形成区域的硬质掩模层301去除。
如图4C所示，去除所述光刻胶302图形。如图4D所示，以刻蚀后的所述硬质掩模层301为掩模对所述沟槽303的形成区域的硅进行刻蚀形成所述沟槽303。
如图4E所示，去除所述硬质掩模层301。
步骤二、在所述沟槽303的底部形成由第一多晶硅层4组成的屏蔽栅4，所述屏蔽栅4和所述沟槽303侧面和底部表面之间隔离有第一氧化硅层3，所述第一氧化硅层3的表面低于或等于所述屏蔽栅4的表面。
较佳为，步骤二包括如下分步骤：
如图4F所示，在所述沟槽303的侧面和底部表面形成第一氧化硅层3，所述第一氧化硅层3还延伸到所述沟槽303外部。
如图4G所示，淀积第一多晶硅层4将形成有所述第一氧化硅层3的所述沟槽303完全填充，所述第一多晶硅层4还延伸到所述沟槽303外部的所述第一氧化硅层3表面。
如图4H所示，进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层4位于所述沟槽303底部并组成所述屏蔽栅4。
如图4H所示，进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层3位于所述沟槽303底部并实现所述屏蔽栅4和所述沟槽303侧面和底部表面之间隔离。
步骤三、如图4I所示，采用热氧化工艺形成第二氧化硅层5a，所述第二氧化硅层5a形成在所述屏蔽栅4顶部表面和所述第一氧化硅层3顶部的所述沟槽303侧面 以及所述沟槽303外的所述硅衬底1表面。
步骤四、如图4J所示，沉积BPSG膜5b；如图4K所示，对所述BPSG膜5b进行回流平坦化，平坦化后的所述BPSG膜5b和所述第二氧化硅层5a一起将所述沟槽303顶部完全填充；结合所述BPSG膜5b和所述第二氧化硅层5a一起填充所述沟槽303来提高所述沟槽303的填充能力并用于缩小所述沟槽303的尺寸。也即本发明实施例能够缩小器件元胞的尺寸即减少pitch，从而能够适用于实现器件的低压应用。
步骤五、如图4L所示，对所述BPSG膜5b和所述第二氧化硅层5a进行氧化硅回刻并由所述氧化硅回刻后的所述BPSG膜5b和所述第二氧化硅层5a组成多晶硅间隔离介质层，所述多晶硅硅间隔离介质层位于所述屏蔽栅4顶部且所述多晶硅间隔离介质层的厚度通过所述氧化硅回刻工艺控制。
步骤六、在形成有所述多晶硅间隔离介质层的所述沟槽303顶部形成栅介质层6和多晶硅栅7，所述栅介质层6形成于所述沟槽303顶部的侧面，所述多晶硅栅7将所述沟槽303顶部完全填充。
较佳为，步骤六包括如下分步骤：
如图4M所示，在形成有所述多晶硅间隔离介质层的所述沟槽303顶部的侧面形成所述栅介质层6，所述栅介质层6还延伸到所述沟槽303外部。所述栅介质层6为栅氧化硅层。
如图4N所示，在形成有所述栅介质层6的所述沟槽303顶部填充第二多晶硅层7，所述第二多晶硅层7还延伸到所述沟槽303外部的所述栅介质层6表面；
如图4N所示，进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层7填充所述沟槽303顶部并组成所述多晶硅栅7。
步骤七、如图4N所示，进行离子注入和热退火推进工艺在所述硅衬底1中形成阱区8，所述多晶硅栅7从侧面覆盖所述阱区8且被所述多晶硅栅7侧面覆盖的所述阱区8表面用于形成沟道。
步骤八、如图4N所示，进行重掺杂的源注入在所述阱区8表面形成源区9。
步骤九、如图4N所示，在所述硅衬底1正面形成层间膜10、接触孔11和正面金属层13，对所述正面金属层13进行光刻刻蚀形成源极和栅极，所述源极通过接触孔11和所述源区9以及所述屏蔽栅4接触，所述栅极通过接触孔11和所述多晶硅栅7接触。
所述接触孔11的开口形成后、金属填充前，还包括在和所述源区9相接触的接触孔11的底部进行重掺杂注入形成阱区接触区12的步骤。
本发明实施例的沟槽栅功率器件为沟槽栅功率MOSFET器件，还包括：
步骤十、对所述硅衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
当本发明实施例的沟槽栅功率器件为N型器件时，所述硅衬底1、所述硅外延层2、所述源区9和所述漏区都为N型掺杂，所述阱区8为P阱。当本发明实施例的沟槽栅功率器件为P型器件时，所述硅衬底1、所述硅外延层2、所述源区9和所述漏区都为P型掺杂，所述阱区8为N阱。
本发明实施例方法能同时突破HDPCVD形成的氧化硅作为隔离介质对器件的pitch限制和热氧作为隔离介质的栅氧厚度限制；从而能缩小器件的单元尺寸，如能够制作1.2μm pitch，栅氧厚度以下的器件；从而使低压低功耗分离栅功率MOS管即具有屏蔽栅的沟槽栅功率MOS器件成为可能。目前市面上的分离栅功率MOS管多为30V以上的应用，采用本发明实施例方法后可以制作20V分离栅功率MOS管。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，进行光刻刻蚀在所述硅衬底中形成沟槽；
步骤二、在所述沟槽的底部形成由第一多晶硅层组成的屏蔽栅，所述屏蔽栅和所述沟槽侧面和底部表面之间隔离有第一氧化硅层，所述第一氧化硅层的表面低于或等于所述屏蔽栅的表面；
步骤三、采用热氧化工艺形成第二氧化硅层，所述第二氧化硅层形成在所述屏蔽栅顶部表面和所述第一氧化硅层顶部的所述沟槽侧面以及所述沟槽外的所述硅衬底表面；
步骤四、沉积BPSG膜并对所述BPSG膜进行回流平坦化，平坦化后的所述BPSG膜和所述第二氧化硅层一起将所述沟槽顶部完全填充；结合所述BPSG膜和所述第二氧化硅层一起填充所述沟槽来提高所述沟槽的填充能力并用于缩小所述沟槽的尺寸；
步骤五、对所述BPSG膜和所述第二氧化硅层进行氧化硅回刻并由所述氧化硅回刻后的所述BPSG膜和所述第二氧化硅层组成多晶硅间隔离介质层，所述多晶硅硅间隔离介质层位于所述屏蔽栅顶部且所述多晶硅间隔离介质层的厚度通过所述氧化硅回刻工艺控制；
步骤六、在形成有所述多晶硅间隔离介质层的所述沟槽顶部形成栅介质层和多晶硅栅，所述栅介质层形成于所述沟槽顶部的侧面，所述多晶硅栅将所述沟槽顶部完全填充。
2.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
3.如权利要求1或2所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤一中形成所述沟槽包括如下分步骤：
在所述硅衬底表面形成硬质掩模层；
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域；
采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除；
去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域的硅进行刻蚀形成所述沟槽；
去除所述硬质掩模层。
4.如权利要求3所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
5.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤二包括如下分步骤：
在所述沟槽的侧面和底部表面形成第一氧化硅层，所述第一氧化硅层还延伸到所述沟槽外部；
淀积第一多晶硅层将形成有所述第一氧化硅层的所述沟槽完全填充，所述第一多晶硅层还延伸到所述沟槽外部的所述第一氧化硅层表面；
进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层位于所述沟槽底部并组成所述屏蔽栅；
进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层位于所述沟槽底部并实现所述屏蔽栅和所述沟槽侧面和底部表面之间隔离。
6.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤六包括如下分步骤：
在形成有所述多晶硅间隔离介质层的所述沟槽顶部的侧面形成所述栅介质层，所述栅介质层还延伸到所述沟槽外部；
在形成有所述栅介质层的所述沟槽顶部填充第二多晶硅层，所述第二多晶硅层还延伸到所述沟槽外部的所述栅介质层表面；
进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层填充所述沟槽顶部并组成所述多晶硅栅。
7.如权利要求1或6所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：所述栅介质层为栅氧化硅层。
8.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤六之后，还包括如下步骤：
步骤七、进行离子注入和热退火推进工艺在所述硅衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤八、进行重掺杂的源注入在所述阱区表面形成源区；
步骤九、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述屏蔽栅接触，所述栅极通过接触孔和所述多晶硅栅接触；
步骤十、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
9.如权利要求8所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：沟槽栅功率器件为沟槽栅功率MOSFET器件。
10.如权利要求8所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤九中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610269824.8A CN105957811A (zh) | 2016-04-27 | 2016-04-27 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610269824.8A CN105957811A (zh) | 2016-04-27 | 2016-04-27 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105957811A true CN105957811A (zh) | 2016-09-21 |
Family
ID=56915701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610269824.8A Pending CN105957811A (zh) | 2016-04-27 | 2016-04-27 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957811A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818920A (zh) * | 2017-10-13 | 2018-03-20 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 |
| CN109427881A (zh) * | 2017-08-23 | 2019-03-05 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet及制造方法 |
| CN109830620A (zh) * | 2019-02-18 | 2019-05-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
| CN113299557A (zh) * | 2021-06-24 | 2021-08-24 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN114171453A (zh) * | 2020-09-10 | 2022-03-11 | 新唐科技股份有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1535328A (zh) * | 2001-07-24 | 2004-10-06 | Ӧ�ò��Ϲ�˾ | Bpsg膜的cvd方法 |
| CN102017103A (zh) * | 2006-01-05 | 2011-04-13 | 飞兆半导体公司 | 利用化学机械抛光的功率器件 |
| CN102656696A (zh) * | 2009-10-21 | 2012-09-05 | 维西埃-硅化物公司 | 具有弧形栅极氧化物轮廓的分栅式半导体装置 |
| CN102683390A (zh) * | 2011-03-16 | 2012-09-19 | 飞兆半导体公司 | 屏蔽栅极mosfet器件中的多晶硅层间电介质 |
| CN105514022A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 在沟槽内部表面形成场氧化硅的方法 |
-
2016
- 2016-04-27 CN CN201610269824.8A patent/CN105957811A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1535328A (zh) * | 2001-07-24 | 2004-10-06 | Ӧ�ò��Ϲ�˾ | Bpsg膜的cvd方法 |
| CN102017103A (zh) * | 2006-01-05 | 2011-04-13 | 飞兆半导体公司 | 利用化学机械抛光的功率器件 |
| CN102656696A (zh) * | 2009-10-21 | 2012-09-05 | 维西埃-硅化物公司 | 具有弧形栅极氧化物轮廓的分栅式半导体装置 |
| CN102683390A (zh) * | 2011-03-16 | 2012-09-19 | 飞兆半导体公司 | 屏蔽栅极mosfet器件中的多晶硅层间电介质 |
| CN105514022A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 在沟槽内部表面形成场氧化硅的方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427881A (zh) * | 2017-08-23 | 2019-03-05 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet及制造方法 |
| CN107818920A (zh) * | 2017-10-13 | 2018-03-20 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 |
| CN107818920B (zh) * | 2017-10-13 | 2020-03-13 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 |
| CN109830620A (zh) * | 2019-02-18 | 2019-05-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN109830620B (zh) * | 2019-02-18 | 2021-04-20 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN114171453A (zh) * | 2020-09-10 | 2022-03-11 | 新唐科技股份有限公司 | 半导体结构及其形成方法 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
| CN113299557A (zh) * | 2021-06-24 | 2021-08-24 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113299557B (zh) * | 2021-06-24 | 2022-08-09 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI400757B (zh) | 形成遮蔽閘極場效應電晶體之方法 | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| KR100618861B1 (ko) | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN107527944A (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN111883592A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN105957811A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN100378985C (zh) | 半导体晶片的半导体结构及其形成方法 | |
| CN108389800A (zh) | 屏蔽栅沟槽场效应晶体管的制造方法 | |
| WO2019007319A1 (zh) | 沟槽型功率器件及其制备方法 | |
| JP2006013303A (ja) | 半導体装置及びその製造方法 | |
| CN111129157A (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| CN111063737A (zh) | Ldmos器件及工艺方法 | |
| CN115084267A (zh) | Soi ldmos器件及其制造方法 | |
| US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
| CN109148569B (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| CN106024607B (zh) | 屏蔽栅功率mosfet的制造方法 | |
| KR20150112495A (ko) | 핀 구조의 채널을 갖는 반도체 장치 및 그 제조 방법 | |
| US9818859B2 (en) | Quasi-vertical power MOSFET and methods of forming the same | |
| CN106601811B (zh) | 沟槽式功率晶体管 | |
| JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104465780B (zh) | 沟槽型场效应晶体管及其制造方法 | |
| JP4461676B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160921 |
|
| RJ01 | Rejection of invention patent application after publication |