[go: up one dir, main page]

CN105870057B - 一种阵列基板、其制作方法和显示装置 - Google Patents

一种阵列基板、其制作方法和显示装置 Download PDF

Info

Publication number
CN105870057B
CN105870057B CN201610278667.7A CN201610278667A CN105870057B CN 105870057 B CN105870057 B CN 105870057B CN 201610278667 A CN201610278667 A CN 201610278667A CN 105870057 B CN105870057 B CN 105870057B
Authority
CN
China
Prior art keywords
active layer
oxide semiconductor
semiconductor active
duration
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610278667.7A
Other languages
English (en)
Other versions
CN105870057A (zh
Inventor
宁策
杨维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610278667.7A priority Critical patent/CN105870057B/zh
Publication of CN105870057A publication Critical patent/CN105870057A/zh
Priority to US15/569,728 priority patent/US10242886B2/en
Priority to PCT/CN2017/080221 priority patent/WO2017185988A1/zh
Application granted granted Critical
Publication of CN105870057B publication Critical patent/CN105870057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明实施例公开了一种阵列基板、其制作方法和显示装置。该方法包括：在基板的栅极驱动电路集成在阵列基板GOA区形成第一薄膜晶体管的第一氧化物半导体有源层；采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火；形成覆盖所述第一氧化物半导体有源层的第一绝缘层；采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火；其中，所述第二温度低于所述第一温度。该方案提高了该第一薄膜晶体管的正向偏压稳定性，延长了器件寿命。

Description

一种阵列基板、其制作方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法和显示装置。
背景技术
氧化物半导体薄膜晶体管是指有源层为氧化物半导体材料的薄膜晶体管。在显示领域，氧化物半导体薄膜晶体管因迁移率高、均一性好、透明、制作工艺简单，可以更好地满足显示器的需求而倍受关注。在显示器中，包括像素区薄膜晶体管和栅极驱动电路集成在阵列基板(Gate driver on array，GOA)区薄膜晶体管，其中，GOA区薄膜晶体管用于控制栅线的信号输入，受到正性偏压较为明显，容易发生正向偏压漂移导致失效。
发明内容
本发明实施例的目的是提供一种阵列基板、其制作方法和显示装置，用于解决GOA区薄膜晶体管的正向偏压稳定性较差的问题。
本发明实施例的目的是通过以下技术方案实现的：
一种阵列基板的制作方法，包括：
在基板的栅极驱动电路集成在阵列基板GOA区形成第一薄膜晶体管的第一氧化物半导体有源层；
采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火；
形成覆盖所述第一氧化物半导体有源层的第一绝缘层；
采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火；其中，所述第二温度低于所述第一温度。
较佳地，在基板的GOA区形成第一薄膜晶体管的第一氧化物半导体有源层之前，该方法还包括：
在基板的GOA区形成所述第一薄膜晶体管的第一栅极，以及覆盖所述第一栅极的第二绝缘层；所述第一氧化物半导体有源层位于所述第二绝缘层上；
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火之后，形成覆盖所述第一氧化物半导体有源层的第一绝缘层之前，该方法还包括：
形成所述第一薄膜晶体管位于所述第一氧化物半导体有源层上的第一源极和第一漏极。
较佳地，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之后，该方法还包括：
形成所述第一薄膜晶体管位于所述第一绝缘层上且位于所述第一氧化物半导体有源层上方的第一栅极；
分别形成贯穿所述第一绝缘层的第一过孔和第二过孔，暴露出所述第一氧化物半导体有源层；
分别在所述第一过孔和第二过孔中沉积金属，以形成所述第一薄膜晶体管位于所述第一氧化物半导体有源层上的第一源极和第一漏极；
形成覆盖所述第一栅极、第一源极和第一漏极的第二绝缘层。
较佳地，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一薄膜晶体管在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
较佳地，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物有源层在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
较佳地，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物半导体有源层沟道区在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
较佳地，第一温度的范围是300～400℃；第二温度的范围是200～300℃。
较佳地，第一时长的范围是1h～3h；第二时长的范围是0.5h～1.5h。
较佳地，第一时长是1h；第二时长是1h。
较佳地，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之前，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火；采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火，包括：采用第二温度对第一氧化物半导体有源层进行第二时长的退火，且避开所述第二氧化物半导体有源层；
或者，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之后，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对第二氧化物半导体有源层进行第一时长的退火，且避开所述第一氧化物半导体有源层。
较佳地，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层，包括：
在基板的GOA区形成所述第一薄膜晶体管的所述第一氧化物半导体有源层的同时，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；
采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火，包括：
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火；
该方法还包括：在形成覆盖所述第一氧化物半导体的第一绝缘层的同时，形成覆盖所述第二氧化物半导体有源层的第三绝缘层；所述第三绝缘层与所述第一绝缘层为同一层。
较佳地，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层之前，该方法还包括：
在基板的像素区形成所述第二薄膜晶体管的第二栅极，以及覆盖所述第二栅极的第四绝缘层；所述第四绝缘层与所述第二绝缘层为同一层；所述第二氧化物半导体有源层位于所述第四绝缘层上；
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火之后，形成覆盖所述第二氧化物半导体有源层的第三绝缘层之前，该方法还包括：
形成所述第二薄膜晶体管位于所述第二氧化物半导体有源层上的第一源极和第一漏极。
较佳地，在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火之后，该方法还包括：
形成所述第二薄膜晶体管位于所述第三绝缘层上且位于所述第二氧化物半导体有源层上方的第二栅极；
分别形成贯穿所述第三绝缘层的第三过孔和第四过孔，暴露出所述第二氧化物半导体有源层；
分别在所述第三过孔和第四过孔中沉积金属，以形成所述第二薄膜晶体管位于所述第二氧化物半导体有源层上的第二源极和第二漏极；
形成覆盖所述第二栅极、第二源极和第二漏极的第四绝缘层；所述第四绝缘层与所述第二绝缘层为同一层。
一种阵列基板，所述阵列基板是采用以上任一项所述的制作方法制作得到的。
一种显示装置，包括以上所述的阵列基板。
本发明实施例的有益效果如下：
本发明实施例提供的阵列基板、其制作方法和显示装置中，在形成第一氧化物半导体有源层后，进行了一次退火，在形成覆盖第一氧化物半导体有源层的第一绝缘层后，又增加了第二次退火，并且采用低于第一温度的第二温度对第一氧化物半导体有源层进行退火，退火之后，使得第一薄膜晶体管的正向偏压漂移量减小，提高了该第一薄膜晶体管的正向偏压稳定性，延长了器件寿命。
附图说明
图1为本发明实施例提供的一种阵列基板的制作方法流程示意图；
图2为本发明实施例提供的一种第一薄膜晶体管的结构示意图；
图3为本发明实施例提供的另一种第一薄膜晶体管的结构示意图；
图4为本发明实施例提供的又一种第一薄膜晶体管的结构示意图；
图5为本发明实施例提供的一种对第一氧化物半导体有源层进行第二次退火的示意图；
图6为本发明实施例提供的另一种对第一氧化物半导体有源层进行第二次退火的示意图；
图7为本发明实施例提供的又一种对第一氧化物半导体有源层进行第二次退火的示意图；
图8为本发明实施例提供的一种阵列基板的制作过程中形成第一栅极和第二栅极时的结构示意图；
图9为本发明实施例提供的一种阵列基板的制作过程中形成第二绝缘层时的结构示意图；
图10为本发明实施例提供的一种阵列基板的制作过程中形成第一氧化物半导体有源层和第二氧化物半导体有源层及对基板进行退火时的结构示意图；
图11为本发明实施例提供的一种阵列基板的制作过程中形成第一源极、第一漏极、第二源极和第二漏极时的结构示意图；
图12为本发明实施例提供的一种阵列基板的制作过程中形成第一绝缘层及对第一氧化物半导体有源层进行第二次退火时的结构示意图；
图13为本发明实施例提供的一种阵列基板的制作过程中在第一绝缘层中形成第五过孔时的结构示意图；
图14为本发明实施例提供的一种阵列基板的制作过程中形成像素电极时的结构示意图。
具体实施方式
下面结合附图和实施例对本发明提供的一种阵列基板、其制作方法和显示装置进行更详细地说明。
如图1所示，本发明实施例提供一种阵列基板的制作方法，该方法至少包括如下步骤：
步骤110、在基板的GOA区形成第一薄膜晶体管的第一氧化物半导体有源层。
步骤120、采用第一温度对第一氧化物半导体有源层进行第一时长的退火。
该步骤中对第一氧化物半导体有源层进行了第一次退火。
步骤130、形成覆盖第一氧化物半导体有源层的第一绝缘层。
步骤140、采用第二温度对第一氧化物半导体有源层进行第二时长的退火；其中，第二温度低于第一温度。
该步骤中对第一氧化物半导体有源层进行了第二次退火。
本发明实施例中，在形成第一氧化物半导体有源层后，进行了一次退火，在形成覆盖第一氧化物半导体有源层的第一绝缘层后，又增加了第二次退火，并且采用低于第一温度的第二温度对第一氧化物半导体有源层进行退火，退火之后，使得第一薄膜晶体管的正向偏压漂移量减小，提高了该第一薄膜晶体管的正向偏压稳定性，延长了器件寿命。
其中，上述第一薄膜晶体管除第一氧化物半导体氧化物之外，还包括第一栅极、第一源极和第一漏极。具体实施时，该第一薄膜晶体管的具体结构可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。对于不同的结构，第一薄膜晶体管的形成步骤不同，下面分别进行说明。
在一种可能的实施例中，底栅型薄膜晶体管的具体结构如图2所示，包括位于基板11的GOA区的第一栅极12a，覆盖第一栅极12a的第二绝缘层13，位于第二绝缘层13上且位于第一栅极12a上方的第一氧化物半导体有源层14a，位于第一氧化物半导体有源层14a上的第一源极15a和第一漏极16a，覆盖第一氧化半导体有源层14a且覆盖第一源极15a和第一漏极16a的第一绝缘层17。其中，第一绝缘层17在最上层，相当于保护层，第二绝缘层13位于第一氧化物半导体有源层14a与第一栅极12a之间，相当于栅绝缘层。
基于图2所示的第一薄膜晶体管，上述阵列基板的制作过程中，较佳地，上述步骤110中在基板的GOA区形成第一薄膜晶体管的第一氧化物半导体有源层之前，还包括：在基板的GOA区形成第一薄膜晶体管的第一栅极，以及覆盖第一栅极的第二绝缘层；第一氧化物半导体有源层位于第二绝缘层上。在上述步骤120采用第一温度对第一氧化物半导体有源层进行第一时长的退火之后，上述步骤130形成覆盖第一氧化物半导体有源层的第一绝缘层之前，还包括：形成第一薄膜晶体管位于第一氧化物半导体有源层上的第一源极和第一漏极。
上述实施例所述的底栅型薄膜晶体管中，如图3所示，也可以是第一氧化物半导体有源层14a位于第一源极15a、第一漏极16a和第二绝缘层13上，相应的制作方法可以参照图2所示的薄膜晶体管的制作方法。
在一种可能的实施例中，顶栅型薄膜晶体管的具体结构如图4所示，包括位于基板11的GOA区的第一氧化物半导体有源层14a，位于第一氧化物半导体有源层14a上的第一源极15a和第一漏极16a，覆盖第一氧化物半导体有源层14a的第一绝缘层17，位于第一绝缘层17上且位于第一氧化物半导体有源层14a上方的第一栅极12a，覆盖第一栅极12a且覆盖第一源极15a和第一漏极16a的第二绝缘层13。其中，第二绝缘层13在最上层，相当于保护层，第一绝缘层17位于第一氧化物半导体有源层14a与第一栅极12a之间，相当于栅绝缘层。
基于图4所示的第一薄膜晶体管，上述阵列基板的制作过程中，较佳地，在上述步骤140采用第二温度对第一氧化物半导体有源层进行第二时长的退火之后，还包括：形成第一薄膜晶体管位于第一绝缘层上且位于第一氧化物半导体有源层上方的第一栅极；分别形成贯穿第一绝缘层的第一过孔和第二过孔，暴露出第一氧化物半导体有源层；分别在第一过孔和第二过孔中沉积金属，以形成第一薄膜晶体管位于第一氧化物半导体有源层上的第一源极和第一漏极；形成覆盖第一栅极、第一源极和第一漏极的第二绝缘层。
具体实施时，较佳地，上述步骤140中采用第二温度对第一氧化物半导体有源层进行第二时长的退火的实现方式有多种，下面列举其中几种。
上述步骤140的一种实现方式可以是：如图5所示，采用第二温度的红外光或者准分子激光，照射暴露出第一薄膜晶体管在基板上的正投影所覆盖区域的掩膜版18，以对第一氧化物半导体有源层进行第二时长的退火。
上述步骤140的另一种实现方式可以是：如图6所示，采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物有源层在基板上的正投影所覆盖区域的掩膜版18，以对第一氧化物半导体有源层进行第二时长的退火。
上述步骤140的又一种实现方式可以是：如图7所示，采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物半导体有源层沟道区在基板上的正投影所覆盖区域的掩膜版18，以对第一氧化物半导体有源层进行第二时长的退火。
上述相关实施例中，利用掩膜版对基板进行不同程度的遮挡，实现了对第一氧化物半导体有源层的第二次退火。其中，列举了红外光和准分子激光两种退火方式，也可以采用其它可选的退火方式，此处不再一一列举。另外，上述步骤120中，采用第一温度对第一氧化物半导体有源层进行第一时长的退火时，也可以采用红外光的退火方式，或者可以采用传统的退火方式，如热风、电阻丝加热等等，此处也不再一一列举。
通常，基板的GOA区的薄膜晶体管容易受到正向偏压，通过采用上述各个实施例的方案可以提高其正向偏压稳定性。基板的像素区的薄膜晶体管则容易受到负向偏压，需要负向偏压稳定。但是在实现本发明的过程中发明人发现对于基板的像素区的薄膜晶体管如果也进行第二次退火，就会影响其负向偏压稳定性，因而，需要避开该像素区的薄膜晶体管，从而避免其因第二次退火而影响其负向偏压稳定性，例如，可以参照上述实施例利用掩模版进行遮挡。另外，在对基板的像素区的薄膜晶体管进行一次退火的过程中，也可能会对已完成第二次退火的GOA区的薄膜晶体管有影响，因而，也需要避开该GOA区的薄膜晶体管，例如，同样也可以利用掩膜版进行遮挡。其中，基板的像素区的薄膜晶体管既可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。下面以具体结构的薄膜晶体管进行举例说明。
较佳地，在上述步骤140中采用第二温度对第一氧化物半导体有源层进行第二时长的退火之前，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对第二氧化物半导体有源层进行第一时长的退火；上述步骤140中，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，具体的：采用第二温度对第一氧化物半导体有源层进行第二时长的退火，且避开第二氧化物半导体有源层。本实施例的方案，可以用于第一薄膜晶体管和第二薄膜晶体管同为顶栅型，第一薄膜晶体管和第二薄膜晶体管同为底栅型，第一薄膜晶体管为底栅型且第二薄膜晶体管为顶栅型三种情况，对GOA区的第一薄膜晶体管的第一氧化物半导体有源层进行第二次退火时，避开了像素区的第二薄膜晶体管的第二氧化物半导体有源层，从而避免影响其负向偏压稳定性。
或者，在上述步骤140中采用第二温度对第一氧化物半导体有源层进行第二时长的退火之后，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对第二氧化物半导体有源层进行第一时长的退火，且避开第一氧化物半导体有源层。本实施例的方案，可以用于第一薄膜晶体管为顶栅型且第二薄膜晶体管为底栅型的情况，在对基板的像素区的第二薄膜晶体管的第二氧化物半导体有源层进行一次退火的过程中，避开了GOA区的第一薄膜晶体管的第一氧化物半导体有源层，从而避免影响GOA区已完成第二次退火的第一薄膜晶体管的第一氧化物半导体有源层。
对于第一薄膜晶体管和第二薄膜晶体管同为顶栅型，或同为底栅型的情况：
较佳地，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层，包括：
在基板的GOA区形成第一薄膜晶体管的第一氧化物半导体有源层的同时，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层。相应的，采用第一温度对第二氧化物半导体有源层进行第一时长的退火，具体的：在采用第一温度对第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对第二氧化物半导体有源层进行第一时长的退火。还包括：形成覆盖第一氧化物半导体的第一绝缘层的同时，形成覆盖第二氧化物半导体有源层的第三绝缘层；第三绝缘层与第一绝缘层为同一层。
如果第一薄膜晶体管和第二薄膜晶体管同为底栅型，较佳地，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层之前，还包括：在基板的像素区形成第二薄膜晶体管的第二栅极，以及覆盖第二栅极的第四绝缘层；第四绝缘层与第二绝缘层为同一层；第二氧化物半导体有源层位于第四绝缘层上。相应的，在采用第一温度对第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对第二氧化物半导体有源层进行第一时长的退火之前，该方法还包括：形成第二薄膜晶体管位于第二氧化物半导体有源层上的第一源极和第一漏极。
其中的第二薄膜晶体管中，也可以是第二氧化物半导体有源层位于第二源极、第二漏极和第四绝缘层上，相应的制作方法可以参照上述实施例。
如果第一薄膜晶体管和第二薄膜晶体管同为顶栅型，较佳地，在采用第一温度对第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对第二氧化物半导体有源层进行第一时长的退火之后，还包括：形成第二薄膜晶体管位于第三绝缘层上且位于第二氧化物半导体有源层上方的第二栅极；分别形成贯穿第三绝缘层的第三过孔和第四过孔，暴露出第二氧化物半导体有源层；分别在第三过孔和第四过孔中沉积金属，以形成第二薄膜晶体管位于第二氧化物半导体有源层上的第二源极和第二漏极；形成覆盖第二栅极、第二源极和第二漏极的第四绝缘层；第四绝缘层与第二绝缘层为同一层。
对于第一薄膜晶体管为底栅型且第二薄膜晶体管为顶栅型的情况：
较佳地，在采用第二温度对第一氧化物半导体有源层进行第二时长的退火之前，采用第一温度对第二氧化物半导体有源层进行第一时长的退火之后，还包括：形成覆盖第二氧化物半导体有源层的第三绝缘层；形成位于该第三绝缘层上且位于第二氧化物半导体有源层上方的第二栅极；分别形成贯穿第三绝缘层的第三过孔和第四过孔，暴露出第二氧化物半导体有源层；分别在第三过孔和第四过孔中沉积金属，以形成第二薄膜晶体管位于第二氧化物半导体有源层上的第二源极和第二漏极；形成覆盖第二栅极、第二源极和第二漏极的第四绝缘层。
对于第一薄膜晶体管为顶栅型且第二薄膜晶体管为底栅型的情况：
较佳地，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层之前，还包括：在基板的像素区形成第二薄膜晶体管的第二栅极，以及覆盖第二栅极的第四绝缘层；第二氧化物半导体有源层位于第四绝缘层上；采用第一温度对第二氧化物半导体有源层进行第一时长的退火之后，还包括：形成位于第二氧化物半导体有层上的第二源极和第二漏极；形成覆盖第二氧化物半导体、第二源极和第二漏极的第三绝缘层。
较佳地，基于以上任意实施例，第一温度的范围是300～400℃；第二温度的范围是200～300℃。
较佳地，第一温度是380℃，第二温度是280℃。
较佳地，第一时长的范围是0.5h～2h；第二时长的范围是0.5h～1.5h。
较佳地，第一时长是1h；第二时长是1h。
较佳地，以上相关实施例中，第一氧化物半导体有源层和第二氧化物半导体有源层的材料可以但不限于是氧化锌(Zinc Oxide，ZnO)、氧化铟锌(Indium Zinc Oxide，IZO)、氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)、氧化铟锡锌(Indium Tin Zinc Oxide，ITZO)。
较佳地，以上相关实施例中，第一绝缘层和第二绝缘层的材料可以但不限于是氮化硅(Silicon Nitride，SiNx)、氧化硅(Silicon Oxide，SiOx)、氮氧化硅(SiliconOxynitride，SiON)。
下面以上述第一薄膜晶体管和第二薄膜晶体管同为底栅型薄膜晶体管为例，对本发明实施例提供的一种阵列基板的制作方法进行更加详细地说明。
步骤一、在基板上沉积金属层，如图8所示，利用一次构图工艺在基板的GOA区形成所述第一薄膜晶体管的第一栅极12a，在基板的像素区形成第二薄膜晶体管的第二栅极12b，以及形成栅线(图中未示出栅线)。
步骤二、如图9所示，在基板上沉积覆盖第一栅极12a和第二栅极12b的第二绝缘层13。
该步骤中，第二绝缘层的材料可以但不限于是SiNx、SiOx、SiON。
步骤三、在基板上沉积氧化物半导体薄膜，如图10所示，利用一次构图工艺形成位于第二绝缘层13上且位于第一栅极12a上方的第一氧化物半导体有源层14a，和位于第二绝缘层13上且位于第二栅极12b上方的第二氧化物半导体有源层14b。
该步骤中，第一氧化物半导体有源层和第二氧化物半导体有源层的材料可以但不限于是ZnO、IZO、IGZO、ITZO。
步骤四、如图10所示，采用第一温度的红外光照射形成有第一氧化物半导体有源层14a和第二氧化物有源层14b的基板进行第一时长的退火。
该步骤中，对第一氧化物半导体有源层14a进行了第一次退火。其中，第一温度是380℃，第一时长是1h。
步骤五、利用磁控溅射在形成有第一氧化物半导体有源层14a和第二氧化物半导体有源层14b的基板上沉积金属层，如图11所示，利用一次构图工艺形成位于第一氧化物半导体有源层14a上的第一源极15a和第一漏极16a，形成位于第二氧化物半导体有源层14b上的第二源极15b、第二漏极16b，以及形成数据线(图中未示出)。
步骤六、如图12所示，形成覆盖第一氧化物半导体有源层14a、第二氧化物半导体有源层14b、第一源极15a、第一漏极15b、第二源极16a和第二漏极16b的第一绝缘层17。
该步骤中，第一绝缘层的材料可以但不限于是SiNx、SiOx、SiON。
步骤七、如图12所示，安装掩膜版，该掩膜版仅暴露出第一氧化物半导体有源层14a沟道区在基板上的正投影所覆盖区域，其中，第二氧化物半导体有源层14b被该掩膜版所遮挡。
步骤八、如图12所示，采用第二温度的红外光照射掩膜版，以仅对第一氧化物半导体有源层14a进行第二时长的退火。
该步骤中，对第一氧化物半导体有源层14a进行了第二次退火，且未对第二氧化物半导体有源层14b进行退火。其中，第二温度是280℃，第二时长是1h。
步骤九、如图13所示，利用构图工艺形成贯穿第一绝缘层的第五过孔A，暴露出第二漏极16b。
步骤十、如图14所示，在形成有第五过孔A的第一绝缘层17上沉积透明导电薄膜，利用一次构图工艺形成通过第五过孔A与第二漏极16b连接的像素电极19。
通过以上步骤，得到的第一薄膜晶体管，由于其中的第一氧化物半导体有源层经过两次退火，使得第一薄膜晶体管的正向偏压稳定性提高，满足基板的GOA区的需求。得到的第二薄膜晶体管，由于在对第一氧化物半导体有源层进行第二次退火时，对其中的第二氧化物半导体有源层进行了遮挡，未经过第二次退火，不会影响其负向偏压稳定性，满足基板的像素区的需求。
基于同样的发明构思，本发明实施例还提供一种阵列基板，该阵列基板是采用以上任一项所述的制作方法制作得到的。
基于同样的发明构思，本发明实施例还提供一种显示装置，包括以上所述的阵列基板。
本发明实施例提供的阵列基板、其制作方法和显示装置中，在形成第一氧化物半导体有源层后，进行了一次退火，在形成覆盖第一氧化物半导体有源层的第一绝缘层后，又增加了第二次退火，并且采用低于第一温度的第二温度对第一氧化物半导体有源层进行退火，退火之后，使得第一薄膜晶体管的正向偏压漂移量减小，提高了该第一薄膜晶体管的正向偏压稳定性，延长了器件寿命。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板的制作方法，其特征在于，该方法包括：
在基板的栅极驱动电路集成在阵列基板GOA区形成第一薄膜晶体管的第一氧化物半导体有源层；
采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火；
形成覆盖所述第一氧化物半导体有源层的第一绝缘层；
采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火；其中，所述第二温度低于所述第一温度；所述阵列基板还包括在所述基板的像素区的形成的第二薄膜晶体管的第二氧化物半导体有源层；在对所述第一氧化物半导体有源层进行所述第二时长的退火的过程中避开所述第二氧化物半导体有源层。
2.根据权利要求1所述的方法，其特征在于，在基板的GOA区形成第一薄膜晶体管的第一氧化物半导体有源层之前，该方法还包括：
在基板的GOA区形成所述第一薄膜晶体管的第一栅极，以及覆盖所述第一栅极的第二绝缘层；所述第一氧化物半导体有源层位于所述第二绝缘层上；
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火之后，形成覆盖所述第一氧化物半导体有源层的第一绝缘层之前，该方法还包括：
形成所述第一薄膜晶体管位于所述第一氧化物半导体有源层上的第一源极和第一漏极。
3.根据权利要求1所述的方法，其特征在于，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之后，该方法还包括：
形成所述第一薄膜晶体管位于所述第一绝缘层上且位于所述第一氧化物半导体有源层上方的第一栅极；
分别形成贯穿所述第一绝缘层的第一过孔和第二过孔，暴露出所述第一氧化物半导体有源层；
分别在所述第一过孔和第二过孔中沉积金属，以形成所述第一薄膜晶体管位于所述第一氧化物半导体有源层上的第一源极和第一漏极；
形成覆盖所述第一栅极、第一源极和第一漏极的第二绝缘层。
4.根据权利要求1～3任一项所述的方法，其特征在于，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一薄膜晶体管在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
5.根据权利要求1～3任一项所述的方法，其特征在于，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物有源层在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
6.根据权利要求1～3任一项所述的方法，其特征在于，采用第二温度对第一氧化物半导体有源层进行第二时长的退火，包括：
采用第二温度的红外光或者准分子激光，照射暴露出第一氧化物半导体有源层沟道区在所述基板上的正投影所覆盖区域的掩膜版，以对第一氧化物半导体有源层进行第二时长的退火。
7.根据权利要求1所述的方法，其特征在于，第一温度的范围是300～400℃；第二温度的范围是200～300℃。
8.根据权利要求7所述的方法，其特征在于，第一时长的范围是1h～3h；第二时长的范围是0.5h～1.5h。
9.根据权利要求8所述的方法，其特征在于，第一时长是1h；第二时长是1h。
10.根据权利要求1～3任一项所述的方法，其特征在于，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之前，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火；采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火，包括：采用第二温度对第一氧化物半导体有源层进行第二时长的退火，且避开所述第二氧化物半导体有源层；
或者，在采用第二温度对所述第一氧化物半导体有源层进行第二时长的退火之后，该方法还包括：在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；采用第一温度对第二氧化物半导体有源层进行第一时长的退火，且避开所述第一氧化物半导体有源层。
11.根据权利要求10所述的方法，其特征在于，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层，包括：
在基板的GOA区形成所述第一薄膜晶体管的所述第一氧化物半导体有源层的同时，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层；
采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火，包括：
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火；
该方法还包括：在形成覆盖所述第一氧化物半导体的第一绝缘层的同时，形成覆盖所述第二氧化物半导体有源层的第三绝缘层；所述第三绝缘层与所述第一绝缘层为同一层。
12.根据权利要求11所述的方法，其特征在于，在基板的像素区形成第二薄膜晶体管的第二氧化物半导体有源层之前，该方法还包括：
在基板的像素区形成所述第二薄膜晶体管的第二栅极，以及覆盖所述第二栅极的第四绝缘层；所述第四绝缘层与所述第二绝缘层为同一层；所述第二氧化物半导体有源层位于所述第四绝缘层上；
在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火之后，形成覆盖所述第二氧化物半导体有源层的第三绝缘层之前，该方法还包括：
形成所述第二薄膜晶体管位于所述第二氧化物半导体有源层上的第一源极和第一漏极。
13.根据权利要求11所述的方法，其特征在于，在采用第一温度对所述第一氧化物半导体有源层进行第一时长的退火的同时，采用第一温度对所述第二氧化物半导体有源层进行第一时长的退火之后，该方法还包括：
形成所述第二薄膜晶体管位于所述第三绝缘层上且位于所述第二氧化物半导体有源层上方的第二栅极；
分别形成贯穿所述第三绝缘层的第三过孔和第四过孔，暴露出所述第二氧化物半导体有源层；
分别在所述第三过孔和第四过孔中沉积金属，以形成所述第二薄膜晶体管位于所述第二氧化物半导体有源层上的第二源极和第二漏极；
形成覆盖所述第二栅极、第二源极和第二漏极的第四绝缘层；所述第四绝缘层与所述第二绝缘层为同一层。
14.一种阵列基板，其特征在于，所述阵列基板是采用权利要求1～13任一项所述的制作方法制作得到的。
15.一种显示装置，其特征在于，包括权利要求14所述的阵列基板。
CN201610278667.7A 2016-04-28 2016-04-28 一种阵列基板、其制作方法和显示装置 Active CN105870057B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610278667.7A CN105870057B (zh) 2016-04-28 2016-04-28 一种阵列基板、其制作方法和显示装置
US15/569,728 US10242886B2 (en) 2016-04-28 2017-04-12 Method for fabricating array substrate
PCT/CN2017/080221 WO2017185988A1 (zh) 2016-04-28 2017-04-12 阵列基板、其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610278667.7A CN105870057B (zh) 2016-04-28 2016-04-28 一种阵列基板、其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105870057A CN105870057A (zh) 2016-08-17
CN105870057B true CN105870057B (zh) 2019-06-07

Family

ID=56629942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610278667.7A Active CN105870057B (zh) 2016-04-28 2016-04-28 一种阵列基板、其制作方法和显示装置

Country Status (3)

Country Link
US (1) US10242886B2 (zh)
CN (1) CN105870057B (zh)
WO (1) WO2017185988A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870057B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
CN106449518A (zh) * 2016-10-14 2017-02-22 武汉华星光电技术有限公司 Ltps阵列基板的制造方法及阵列基板
TWI651765B (zh) * 2018-03-29 2019-02-21 Au Optronics Corporation 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
CN112992936B (zh) * 2021-02-09 2022-07-19 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置
CN114967252B (zh) * 2021-02-23 2023-10-03 京东方科技集团股份有限公司 一种显示面板及其制作方法、控制方法、显示装置
CN113725072B (zh) * 2021-08-26 2024-04-02 长江存储科技有限责任公司 硬掩膜的制作方法以及半导体器件的制作方法
CN114038759B (zh) * 2021-09-30 2022-09-27 惠科股份有限公司 氧化物薄膜晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399469B1 (ko) * 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103400765B (zh) * 2013-07-05 2016-12-28 昆山龙腾光电有限公司 氧化物薄膜晶体管的制造方法
CN103715201B (zh) * 2013-12-20 2016-06-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法、goa单元以及显示装置
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN105870057B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置

Also Published As

Publication number Publication date
US10242886B2 (en) 2019-03-26
CN105870057A (zh) 2016-08-17
US20180247833A1 (en) 2018-08-30
WO2017185988A1 (zh) 2017-11-02

Similar Documents

Publication Publication Date Title
CN105870057B (zh) 一种阵列基板、其制作方法和显示装置
CN107275350B (zh) 阵列基板及其制作方法和显示装置
CN106057735B (zh) Tft背板的制作方法及tft背板
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
US20190204668A1 (en) Array substrate, manufacturing method, display panel and display device
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN105390451A (zh) 低温多晶硅tft基板的制作方法
CN103022145B (zh) 阵列基板、显示装置及制备方法
WO2018196087A1 (zh) 一种阵列基板、显示装置及其制作方法
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN104681624A (zh) 单晶硅基底tft器件
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN105374749B (zh) 一种薄膜晶体管及其制造方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103887245A (zh) 一种阵列基板的制造方法
CN105679772B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN110197851A (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
CN105390443A (zh) Tft基板的制作方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
TWI546850B (zh) 顯示面板之製備方法
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
US10629746B2 (en) Array substrate and manufacturing method thereof
WO2018145515A1 (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant