[go: up one dir, main page]

CN105810719B - 一种像素单元及其制备方法、阵列基板和显示装置 - Google Patents

一种像素单元及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN105810719B
CN105810719B CN201610364630.6A CN201610364630A CN105810719B CN 105810719 B CN105810719 B CN 105810719B CN 201610364630 A CN201610364630 A CN 201610364630A CN 105810719 B CN105810719 B CN 105810719B
Authority
CN
China
Prior art keywords
pixel
layer
via hole
pixel electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610364630.6A
Other languages
English (en)
Other versions
CN105810719A (zh
Inventor
董向丹
李坤
代磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610364630.6A priority Critical patent/CN105810719B/zh
Publication of CN105810719A publication Critical patent/CN105810719A/zh
Priority to US15/544,666 priority patent/US20180158886A1/en
Priority to EP17737196.0A priority patent/EP3282483A4/en
Priority to PCT/CN2017/070258 priority patent/WO2017202035A1/zh
Application granted granted Critical
Publication of CN105810719B publication Critical patent/CN105810719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种像素单元，所述像素单元包括：像素限定层、像素电极、发光层和公共电极，像素电极包括底面和侧面，侧面沿第二过孔的侧壁延伸至第二过孔侧壁的顶部，发光层形成于像素电极上，并将像素限定层覆盖，公共电极形成于发光层上，并将发光层覆盖并沿像素限定层顶面延伸。本发明的像素单元使得发光层向周围散射的光大为减少，像素单元之间的混色现象大为改善，有效地解决了光散射带来的混色问题，增大了像素单元的发光面积，提升了整体亮度，减少了掩膜成本并使整个工艺的成本大幅降低，提高了产能，提升了发光效果。

Description

一种像素单元及其制备方法、阵列基板和显示装置
技术领域
本发明涉及技术显示技术领域，尤其涉及一种有机发光二极管显示装置的像素单元及其制备方法、阵列基板和显示装置。
背景技术
有机发光二极管显示装置(OLED)是一种新型发光技术，其利用有机物受激辐射而发光，OLED驱动方式分为有源驱动与无源驱动两种，其中有源驱动采用薄膜晶体管(TFT)作为驱动装置，像素单元由对应的TFT驱动，形成TFT驱动阵列，其中采用低温多晶硅薄膜晶体管(LTPS-TFT)100驱动的OLED具有电子迁移速率更快、薄膜电路面积更小、分辨率更高以及结构简单、稳定性高的优点，现有技术中的低温多晶硅薄膜晶体管有机发光二极管(LTPS-TFT OLED)显示装置的像素单元如图1所示，所述像素单元一般包括作为驱动薄膜晶体管100的低温多晶硅薄膜晶体管、平坦化层200、像素限定层300、像素电极400、发光层500和公共电极600等，发光层500的两侧面直接接触像素限定层300，发光层500发出的光将通过像素限定层300向四周散射，与其四周的其他像素单元的散射光发生混色，严重影响显示效果，同时，发光层500只有底面与像素电极400接触，发光面积有限，影响整体亮度。另外，如图1所示的像素单元的工艺流程一般为多晶硅(Poly)-栅极绝缘层(Gate1)-栅极(Gate2)-层间沉积层(ILD)-源极、漏极(SD)-平坦化层(PLN)-像素电极(Anode)-像素限定层(PDL)-垫隔层(PS)-发光层蒸镀(EL)-公共电极(Vcom)，该流程需要两道工艺先后制备平坦层过孔和像素限定层300过孔，需要两套掩膜板，流程较复杂，成本较高，而且先形成像素电极400再形成像素限定层300的方式，会使形成像素限定层300过程后的像素电极材料残留物污染像素电极400，进而影响发光效果，因此，本领域迫切需要一种能够避免混色现象发生的像素单元和流程简单、成本较高低，不影响发光效果的像素电极制备方法。
发明内容
(一)要解决的技术问题
为了解决现有技术存在的问题，本发明提供了一种像素单元及其制备方法、阵列基板和显示装置，该像素单元能够避免混色发生，制备方法流程简单、成本较低，不影响发光效果。
(二)技术方案
根据本发明的一个方面，提供了一种像素单元，包括：像素限定层、像素电极、发光层和公共电极；其中，所述像素限定层具有第二过孔，像素电极、发光层和公共电极层叠于所述第二过孔内；所述像素电极包括底面和侧面，所述侧面沿第二过孔的侧壁延伸至第二过孔的侧壁的顶部；所述发光层形成于像素电极上并覆盖像素电极，所述公共电极形成于发光层上，将发光层覆盖并沿像素限定层的顶面延伸。
优选地，所述像素限定层的第二过孔的侧壁形成为平面、向外凸出的弧形凸面、向内凹陷的弧形凹面或阶梯状。
优选地，所述像素电极延伸至像素限定层的顶面，所述像素电极的端部位于像素限定层的顶面上，所述发光层和公共电极的端部均为阶梯状。
优选地，所述像素单元还包括：保护层，所述保护层形成于所述像素限定层上并将所述像素电极的端部覆盖，所述发光层覆盖所述保护层。
优选地，所述像素单元还包括：平坦化层，所述平坦化层在与驱动薄膜晶体管的输出端对应位置处开有第一过孔，所述像素限定层形成于平坦化层上，所述第二过孔位于所述第一过孔正上方并与所述第一过孔贯通。
根据本发明的另一个方面，提供了一种阵列基板，包括上述任一种像素单元。
根据本发明的又一个方面，提供了一种显示装置，包括所述阵列基板。
根据本发明的再一个方面，提供了一种像素单元的制备方法，用于制备上述像素单元，包括：形成像素限定层，并在所述像素限定层开设第二过孔；在所述像素限定层的第二过孔内形成像素电极，其中，所述像素电极形成有底面和侧面，所述侧面沿第二过孔的侧壁延伸至第二过孔的侧壁的顶部；形成覆盖像素电极的发光层；以及形成覆盖发光层并沿像素限定层的顶面延伸的公共电极。
优选地，所述形成像素限定层，并在所述像素限定层开设第二过孔包括：依次沉积两层有机材料，通过一次构图工艺形成平坦化层的第一过孔和像素限定层的第二过孔。
优选地，所述在像素限定层的第二过孔内形成像素电极和形成覆盖像素电极的发光层之间还包括：在像素限定层沉积有机材料，通过一次构图工艺形成垫隔层和覆盖像素电极端部的保护层；所述形成覆盖像素电极的发光层包括：在像素电极上形成覆盖像素电极和保护层的发光层。
(三)有益效果
从上述技术方案可以看出，本发明至少具有以下有益效果之一：
(1)像素电极侧面沿第二过孔的侧壁延伸至第二过孔顶部，使得发光层向周围散射的光大为减少，像素单元之间的混色现象大为改善，有效地解决了光散射带来的混色问题；
(2)像素电极面积增大，使得像素电极与发光层的接触面积增大，在不改变像素单元开口率的情况下，增大了像素单元的发光面积，提升了整体亮度；
(3)发光层和公共电极的阶梯状端部进一步增大了发光面积，进一步提升了整体亮度；
(4)制备方法可利用半色调掩膜版，一次光刻工艺制备出第一过孔和第二过孔，简化了工艺流程，缩短了生产时间，减少了掩膜成本并使整个工艺的成本大幅降低，提高了产能；
(5)先形成像素限定层后形成像素电极，从而避免了形成像素限定层过程后的像素电极材料残留物污染像素电极，提升了发光效果；
(6)保护层将像素电极的端部覆盖，使得像素电极端部和公共电极相互隔离，可防止像素电极和公共电极间的尖端放电现象发生，提高了像素单元的显示稳定性和显示效果。
附图说明
图1为现有技术的低温多晶硅薄膜晶体管有机发光二极管(LTPS-TFT OLED)显示装置的像素单元示意图；
图2为本发明第一实施例的像素单元示意图；
图3为本发明第二实施例的像素单元示意图；
图4为本发明第三实施例的像素单元示意图；
图5为本发明第四实施例的像素单元示意图；
图6为本发明第五实施例的像素单元示意图；
图7为本发明第七实施例的像素单元制备方法流程图。
【符号说明】
100-驱动薄膜晶体管；
101-衬底； 102-缓冲层； 103-输出极；
104-沟道； 105-输入极； 106-栅极绝缘层；
107-控制端； 108-层间沉积层；
109-输出端；
110-输入端；
200-平坦化层； 201-第一过孔；
300-像素限定层； 301-第二过孔； 302-侧壁；
400-像素电极；
500-发光层； 501-发光层端部；
600-公共电极； 601-公共电极端部；
700-垫隔层； 800-保护层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
参见图2，图2示出了本发明第一实施例的像素单元，所述像素单元形成于驱动薄膜晶体管上，包括：平坦化层(PLN层)200、像素限定层(PDL层)300、像素电极400、发光层500和公共电极600，
其中，驱动薄膜晶体管可以是低温多晶硅薄膜晶体管，包括衬底101，形成于衬底101上的缓冲层101，形成于缓冲层101上的输出极103-沟道104-输入极105，形成于缓冲层102和输出极103-沟道104-输入极105上的栅极绝缘层106，形成于栅极绝缘层106上的控制端107，形成于控制端107和栅极绝缘层106上的层间沉积层108(ILD层)，输出极103和输入极105正上方分别开有贯穿ILD层和栅极绝缘层106的第三过孔和第四过孔，输出端109和输入端110一端分别连接输出极103和输入极105，分别由第三过孔和第四过孔引出，另一端露出于层间沉积层108上。
对于本实施例的驱动薄膜晶体管，若选用N型薄膜晶体管，则控制端107为驱动薄膜晶体管的栅极，输入极105为其漏极，输入端110为漏极金属，输出极103为其源极，输出端109为源极金属；若选用P型薄膜晶体管，则控制端107为驱动薄膜晶体管的栅极，输入极105为其源极，输入端110为源极金属，输出极103为其漏极，输出端109为漏极金属。
平坦化层200形成于驱动薄膜晶体管的层间沉积层108和输出端109、输入端110上，并在输出端109正上方开有第一过孔201。像素限定层300形成于平坦化层200上，并在第一过孔201正上方开有第二过孔301，第二过孔301尺寸大于第一过孔201，并与第一过孔201贯通。
像素限定层300上依次形成像素电极400、发光层500和公共电极600，其中，像素电极400包括底面与侧面，底面铺满第二过孔301底部并经第一过孔201与输出端109连接，侧面沿第二过孔301的侧壁302延伸至第二过孔301侧壁302的顶部，发光层500形成于像素电极400上，并将像素电极层400覆盖，公共电极600形成于发光层500上，并将发光层500覆盖并沿像素限定层300顶面延伸。
其中，像素电极400为氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)材料的反射电极，或不透光导电材料，本发明实施例结构的像素单元，由于像素限定层300与发光层500之间存在像素电极400，发光层500发出的光部分被ITO/Ag/ITO材料的反射电极反射，或被不透光导电材料阻挡，使得发光层500向周围散射的光大为减少，像素单元之间的混色现象大为改善，有效地解决了光散射带来的混色问题。像素电极400具有侧面，增大了像素电极400的面积，使得像素电极400与发光层500的接触面积增大，在不改变像素单元开口率的情况下，增大了像素单元的发光面积，提升了整体亮度。
其中，衬底101为玻璃材料；缓冲层102为氮化硅(SiNx)或二氧化硅(SiO2)或铝(Al)或氧化铝(Al2O3)材料；输出极103、沟道104和输入极105为多晶硅(P-Si)材料；栅极绝缘层106为二氧化硅(SiO2)或二氧化硅(SiO2)/氮化硅(SiNx)双层材料，或TEOS材料；控制端107为钼铌材料；输出端109和输入端110为Ti-Al-Ti材料；层间沉积层108为氮化硅(SiNx)或二氧化硅(SiO2)材料；平坦化层200为有机膜材料；像素限定层300为聚酰亚胺(PI)材料；发光层500为有机发光材料，例如Alq、Balq和DPVBi等；公共电极600为金属合金，例如Mg-Ag。
其中，如图2所示，像素电极400可以进一步延伸至像素限定层300的顶面，像素电极400的端部位于像素限定层300顶面上；发光层端部501为阶梯状并将像素电极400的端部覆盖；公共电极端部601为阶梯状并将发光层端部501覆盖，并沿像素限定层300顶面延伸，这进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在不改变像素单元开口率的情况下，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
图3为本发明的第二实施例的像素单元，为了达到简要说明的目的，上述第一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。
像素限定层300的第二过孔301侧壁302具有向外凸出的弧形凸面，像素电极400侧面沿第二过孔301的弧形凸面状侧壁302延伸至第二过孔301侧壁302的顶部，发光层500形成于像素电极400上，并将像素限定层300覆盖，公共电极600形成于发光层500上，并将发光层500覆盖并沿像素限定层300顶面延伸。第二实施例像素单元的第二过孔301侧壁302面积大于第一实施例像素单元的第二过孔301侧壁302面积，进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在不改变像素单元开口率的情况下，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
其中，如图3所示，像素电极400可以进一步延伸至像素限定层300的顶面，像素电极400的端部位于像素限定层300顶面上；发光层端部501为阶梯状并将像素电极400的端部覆盖；公共电极端部601为阶梯状并将发光层端部501覆盖，并沿像素限定层300顶面延伸，这进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在不改变像素单元开口率的情况下，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
图4为本发明的第三实施例的像素单元，为了达到简要说明的目的，上述任一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。
像素限定层300的第二过孔301侧壁302具有向内凹陷的弧形凹面，像素电极400侧面沿第二过孔301的弧形凹面状侧壁302延伸至第二过孔301侧壁302的顶部，发光层500形成于像素电极400上，并将像素限定层300覆盖，公共电极600形成于发光层500上，并将发光层500覆盖并沿像素限定层300顶面延伸。第三实施例像素单元的第二过孔301侧壁302面积大于第一实施例像素单元的第二过孔301侧壁302面积，进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在不改变像素单元开口率的情况下，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
其中，如图4所示，像素电极400可以进一步延伸至像素限定层300的顶面，像素电极400的端部位于像素限定层300顶面上；发光层端部501为阶梯状并将像素电极的端部覆盖；公共电极端部601为阶梯状并将发光层端部501覆盖，并沿像素限定层300顶面延伸，这进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在不改变像素单元开口率的情况下，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
图5为本发明的第四实施例的像素单元，为了达到简要说明的目的，上述任一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。
像素限定层300的第二过孔301的上半部分外扩，形成一台阶，构成一阶梯状的侧壁302，像素电极400侧面沿第二过孔301的阶梯状的侧壁302延伸至第二过孔301侧壁302的顶部，发光层500形成于像素电极400上，并将像素限定层300覆盖，公共电极600形成于发光层500上，并将发光层500覆盖并沿像素限定层300顶面延伸。第四实施例像素单元的第二过孔301侧壁302面积大于第一实施例像素单元的第二过孔301侧壁302面积，进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
其中，如图5所示，像素电极400可以进一步延伸至像素限定层300的顶面，像素电极400的端部位于像素限定层300顶面上；发光层端部501为阶梯状并将像素电极的端部覆盖；公共电极端部601为阶梯状并将发光层端部501覆盖，并沿像素限定层300顶面延伸，这进一步增大了像素电极400和发光层500的面积，使得像素电极400与发光层500的接触面积进一步增大，在防止光散射带来的混色问题同时，进一步提升了整体亮度。
图6为本发明的第五实施例的像素单元，为了达到简要说明的目的，上述任一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。
作为本发明的另一个优选实施例，像素单元还包括：保护层800，保护层800形成于像素限定层上并将像素电极的端部覆盖；所述发光层形成于像素电极上并将保护层800覆盖；所述公共电极形成于发光层上，将发光层覆盖并沿像素限定层顶面延伸。
本实施例的保护层可形成于本发明第一至第四实施例的任一实施例的像素单元上，以包含保护层的图1所示的像素单元为例进行说明，如图6所示，保护层800将像素电极端部覆盖，使得像素电极端部和公共电极相互隔离，可防止像素电极和公共电极间的尖端放电现象发生，提高了像素单元的显示稳定性和显示效果。
本发明的第六实施例提供了一种阵列基板，所述阵列基板包括栅线、数据线和上述任一实施例中的像素单元，栅线连接像素单元驱动薄膜晶体管的控制端107，数据线连接驱动薄膜晶体管的输入端110。
本发明的第七实施例提供了一种显示装置，所述显示装置包括第六实施例中的阵列基板以及盖板。
本发明第八实施例提供了一种像素单元的制备方法，如图7所示，用于制备上述实施例所述的像素单元，所述制备方法具体包括：
步骤101：在驱动薄膜晶体管上依次形成平坦化层200和像素限定层300，并通过构图工艺形成第一过孔201和第二过孔301。
上述构图工艺可以但不限于半色调掩膜(Half Tone Mask)工艺，只要能加工出第一过孔和第二过孔即可。
当采用半色调掩膜工艺时，步骤101具体包括：涂布有机膜材料，在有机膜材料上沉积聚酰亚胺(PI)材料，采用半色调掩膜光刻工艺，使用一张半色调掩膜版(Half ToneMask)，一次性刻出平坦化层200的第一过孔201和像素限定层300第二过孔301。半色调掩膜版是一种多灰度掩膜，整个掩膜分为不透光部分、半透光部分和透光部分，使用半色调掩膜版可以在一次曝光后呈现出曝光部分、半曝光部分和未曝光部分三种曝光层次，具体来说，使用半色调掩膜版的透光部分曝光出第一过孔201，半透光部分曝光出第二过孔301，从而在一次性光刻出平坦化层200的第一过孔201和像素限定层300的第二过孔301。
现有技术通过两道工艺先后制备第一过孔201和第二过孔301，需要两套掩膜板，当采用半色调掩膜工艺形成第一过孔和第二过孔时，只需一套半色调掩膜版，一次光刻工艺就制备出第一过孔201和第二过孔301，简化了工艺流程，缩短了生产时间，减少了掩膜成本并使整个工艺的成本大幅降低，提高了产能。现有技术的先形成像素电极400再形成像素限定层300的方式，会使形成像素限定层300过程后的像素电极材料残留物污染像素电极400，进而影响发光效果，而本申请的工艺流程先形成像素限定层300后形成像素电极400，从而避免了上述问题，极大提升了发光效果。
步骤201：形成像素电极400。
步骤201具体包括：依次进行ITO镀膜、Ag镀膜、ITO镀膜，经光刻、湿刻、去胶和退化在所述像素限定层的第二过孔内形成像素电极，像素电极形成底面和侧面，其侧面沿第二过孔的侧壁延伸至第二过孔侧壁的顶部。
步骤301：形成垫隔层700。
步骤301具体包括：在像素限定层上沉积聚酰亚胺(PI)材料，经光刻形成垫隔层700。
在本发明的另一个实施例中，步骤301具体包括：在像素限定层上沉积聚酰亚胺(PI)材料，通过一次构图工艺形成垫隔层700和覆盖像素电极端部的保护层800。
本实施例的步骤301可以通过一次沉积和构图工艺同步加工出垫隔层700和保护层800，并不会因保护层而增加工艺步骤，有利于简化工艺流程和控制成本。
步骤401：形成发光层500和公共电极600。
步骤401具体包括：
子步骤4011：采用真空热蒸镀工艺，沉积有机发光材料并通过构图工艺在像素电极上形成覆盖像素电极的发光层500。
在本发明的另一个实施例中，子步骤4011具体包括：采用真空热蒸镀工艺，沉积有机发光材料并通过构图工艺在像素电极上形成覆盖像素电极和保护层800的发光层500。
子步骤4012：采用真空热蒸镀工艺，沉积金属合金并通过构图工艺在发光层上形成覆盖发光层并沿像素限定层顶面延伸的公共电极。
其中，在制备像素单元前还包括制备驱动薄膜晶体管的步骤，该驱动薄膜晶体管是低温多晶硅薄膜晶体管，所述步骤包括：
子步骤011：在衬底101上依次形成缓冲层102和有源层。
子步骤011具体包括：
清洗玻璃衬底101并对进行预处理；
在玻璃衬底101上形成缓冲层102，再形成有源层，有源层为a-Si材料，并进行去氢处理；其中，选用等离子体增强化学气相沉积(PECVD)工艺形成缓冲层102、有源层；
对有源层旋转清洗(spin clean)，并利用准分子激光晶化(ELA)工艺进行多晶硅晶化，生成多晶硅P-Si。
子步骤012：多晶硅刻蚀，形成输出极103、输入极105和沟道104。
子步骤012具体包括：利用光刻工艺刻蚀多晶硅P-Si，得到图形化的输出极103、输入极105和沟道104。
子步骤013：形成栅极绝缘层106。
子步骤013具体包括：先旋转清洗(spin clean)，利用等离子体增强化学气相沉积(PECVD)工艺沉积二氧化硅(SiO2)或二氧化硅(SiO2)/氮化硅(SiNx)双层材料，并通过构图工艺形成栅极绝缘层106。
子步骤014：在栅极绝缘层106上形成控制端107。
子步骤014具体包括：先旋转清洗(spin clean)，将钼铌材料沉积成膜、光刻、增强电容耦合等离子干刻(ECCP)、去胶得到图形化的控制端107。
子步骤015：形成层间沉积层108并刻蚀层间沉积层108和栅极绝缘层106的第三过孔和第四过孔。
子步骤015具体包括：先经氢氟酸(BHF)清洗，将氮化硅(SiNx)或二氧化硅(SiO2)材料成膜并氢化，再经光刻、感应耦合等离子(ICP)刻蚀和去胶形成第三过孔和第四过孔。
子步骤016：形成输出端109和输入端110。
子步骤016具体包括：先经氢氟酸(BHF)清洗，将Ti-Al-Ti材料成膜，并经光刻、增强电容耦合等离子干刻(ECCP)、去胶和金属退火形成输出端109和输入端110。
至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明的像素单元及其制备方法、阵列基板和显示装置有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：
(1)第二过孔侧壁还可以采用其他形状；
(2)实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围；
(3)上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素单元，其特征在于，包括：像素限定层、像素电极、发光层和公共电极；其中，
所述像素限定层具有第二过孔，像素电极、发光层和公共电极层叠于所述第二过孔内；
所述像素电极包括底面和侧面，所述侧面沿第二过孔的侧壁延伸至第二过孔的侧壁的顶部；
所述发光层形成于像素电极上并完全且直接覆盖像素电极，所述公共电极形成于发光层上，将发光层覆盖并沿像素限定层的顶面延伸。
2.如权利要求1所述的像素单元，其特征在于，所述像素限定层的第二过孔的侧壁形成为平面、向外凸出的弧形凸面、向内凹陷的弧形凹面或阶梯状。
3.如权利要求1所述的像素单元，其特征在于，所述像素电极延伸至像素限定层的顶面，所述像素电极的端部位于像素限定层的顶面上，所述发光层和公共电极的端部均为阶梯状。
4.如权利要求1所述的像素单元，其特征在于，还包括：保护层，所述保护层形成于所述像素限定层上并将所述像素电极的端部覆盖，所述发光层覆盖所述保护层。
5.如权利要求1所述的像素单元，其特征在于，还包括：平坦化层，所述平坦化层在与驱动薄膜晶体管的输出端对应位置处开有第一过孔，所述像素限定层形成于平坦化层上，所述第二过孔位于所述第一过孔正上方并与所述第一过孔贯通。
6.一种阵列基板，其特征在于，包括权利要求1-5中任一项权利要求所述的像素单元。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
8.一种像素单元的制备方法，其特征在于，用于制备权利要求1所述的像素单元，包括：
形成像素限定层，并在所述像素限定层开设第二过孔；
在所述像素限定层的第二过孔内形成像素电极，其中，所述像素电极形成有底面和侧面，所述侧面沿第二过孔的侧壁延伸至第二过孔的侧壁的顶部；
形成完全且直接覆盖像素电极的发光层；以及
形成覆盖发光层并沿像素限定层的顶面延伸的公共电极。
9.如权利要求8所述的制备方法，其特征在于，所述形成像素限定层，并在所述像素限定层开设第二过孔包括：
依次沉积两层有机材料，通过一次构图工艺形成平坦化层的第一过孔和像素限定层的第二过孔。
10.如权利要求8所述的制备方法，其特征在于，在所述像素限定层的第二过孔内形成像素电极和形成覆盖像素电极的发光层之间还包括：
在像素限定层沉积有机材料，通过一次构图工艺形成垫隔层和覆盖像素电极端部的保护层；
所述形成覆盖像素电极的发光层包括：
在像素电极上形成覆盖像素电极和保护层的发光层。
CN201610364630.6A 2016-05-27 2016-05-27 一种像素单元及其制备方法、阵列基板和显示装置 Active CN105810719B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610364630.6A CN105810719B (zh) 2016-05-27 2016-05-27 一种像素单元及其制备方法、阵列基板和显示装置
US15/544,666 US20180158886A1 (en) 2016-05-27 2017-01-05 Pixel Unit And Method Of Manufacturing The Same, And Array Substrate And Display Apparatus
EP17737196.0A EP3282483A4 (en) 2016-05-27 2017-01-05 Pixel unit and method for preparing the same, array substrate and display device
PCT/CN2017/070258 WO2017202035A1 (zh) 2016-05-27 2017-01-05 像素单元及其制备方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610364630.6A CN105810719B (zh) 2016-05-27 2016-05-27 一种像素单元及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN105810719A CN105810719A (zh) 2016-07-27
CN105810719B true CN105810719B (zh) 2019-08-06

Family

ID=56452133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364630.6A Active CN105810719B (zh) 2016-05-27 2016-05-27 一种像素单元及其制备方法、阵列基板和显示装置

Country Status (4)

Country Link
US (1) US20180158886A1 (zh)
EP (1) EP3282483A4 (zh)
CN (1) CN105810719B (zh)
WO (1) WO2017202035A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810719B (zh) * 2016-05-27 2019-08-06 京东方科技集团股份有限公司 一种像素单元及其制备方法、阵列基板和显示装置
CN108878472B (zh) * 2017-05-12 2021-04-06 京东方科技集团股份有限公司 一种oled显示基板及其制作方法、显示装置
KR102606282B1 (ko) * 2017-06-19 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
US10756148B2 (en) * 2018-01-09 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Inkjet printing OLED display panel and manufacturing method for the same
DE112019001693T5 (de) * 2018-03-30 2020-12-10 Sony Semiconductor Solutions Corporation Displayeinrichtung, verfahren zum herstellen einer displayeinrichtung und elektronikvorrichtung
CN110571358B (zh) * 2018-06-05 2022-07-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
KR102671037B1 (ko) * 2018-11-07 2024-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11158836B2 (en) * 2019-03-19 2021-10-26 Innolux Corporation Light emitting device
KR102894202B1 (ko) * 2019-08-19 2025-12-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN111029371A (zh) * 2019-11-01 2020-04-17 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板、显示装置及制造方法
CN111081737A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法及阵列基板
JP2023534450A (ja) * 2020-07-16 2023-08-09 アプライド マテリアルズ インコーポレイテッド Ｏｌｅｄ表示ピクセルのための傾斜勾配反射構造
CN112420783B (zh) * 2020-11-04 2022-09-09 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN114639793A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112885885A (zh) * 2021-02-01 2021-06-01 武汉华星光电半导体显示技术有限公司 显示面板、显示装置及显示面板的制作方法
CN113066829A (zh) 2021-03-11 2021-07-02 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
CN113629205B (zh) * 2021-07-19 2023-02-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2025027844A1 (ja) * 2023-08-03 2025-02-06 シャープディスプレイテクノロジー株式会社 発光素子及びその製造方法、それを備える表示装置
WO2025041314A1 (ja) * 2023-08-23 2025-02-27 シャープディスプレイテクノロジー株式会社 発光装置、表示装置、および発光装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607879A (zh) * 2003-08-28 2005-04-20 三星Sdi株式会社 有机电致发光显示器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260571A (ja) * 1999-03-11 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3702858B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101600816B1 (ko) * 2008-11-14 2016-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5462257B2 (ja) * 2010-08-06 2014-04-02 パナソニック株式会社 有機ｅｌ表示パネル、表示装置、及び有機ｅｌ表示パネルの製造方法
KR102021027B1 (ko) * 2013-02-28 2019-09-16 삼성디스플레이 주식회사 유기발광표시장치
US9224980B2 (en) * 2013-03-28 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102064392B1 (ko) * 2013-06-04 2020-01-10 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102036328B1 (ko) * 2013-06-07 2019-10-25 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN104282844B (zh) * 2013-07-08 2017-02-08 上海和辉光电有限公司 有机发光结构及其制造方法及有机发光组件
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
KR20160080994A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105810719B (zh) * 2016-05-27 2019-08-06 京东方科技集团股份有限公司 一种像素单元及其制备方法、阵列基板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607879A (zh) * 2003-08-28 2005-04-20 三星Sdi株式会社 有机电致发光显示器

Also Published As

Publication number Publication date
EP3282483A4 (en) 2018-10-24
US20180158886A1 (en) 2018-06-07
EP3282483A1 (en) 2018-02-14
WO2017202035A1 (zh) 2017-11-30
CN105810719A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105810719B (zh) 一种像素单元及其制备方法、阵列基板和显示装置
JP5129228B2 (ja) アレイ基板及びこれの製造方法
TWI590438B (zh) 有機發光顯示面板及其製造方法
CN101859793B (zh) 有机发光二极管显示器及其制造方法
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
JP6460582B2 (ja) Ａｍｏｌｅｄバックパネルの製造方法
CN103715141B (zh) 一种阵列基板及其制备方法
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
CN102280466A (zh) 显示设备及其制造方法
CN104576705A (zh) 一种阵列基板及制作方法、显示装置
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US20160247828A1 (en) Array substrate manufacturing method
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
JP4109265B2 (ja) 有機電界発光素子及びその製造方法
CN114944418B (zh) Oled显示面板
CN106158739A (zh) 显示器的阵列基板及其制造方法
CN110112142A (zh) 阵列基板及其制造方法、显示面板及电子装置
KR20050112034A (ko) 유기전계 발광소자의 제조방법
KR100725493B1 (ko) 디스플레이장치 및 그 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
CN107579105A (zh) Oled显示面板的制备方法及oled显示面板
TWI459566B (zh) 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法
KR100623717B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR20050077204A (ko) 유기전계발광 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant