[go: up one dir, main page]

CN105814481B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105814481B
CN105814481B CN201480066869.4A CN201480066869A CN105814481B CN 105814481 B CN105814481 B CN 105814481B CN 201480066869 A CN201480066869 A CN 201480066869A CN 105814481 B CN105814481 B CN 105814481B
Authority
CN
China
Prior art keywords
layer
metal oxide
pixel region
electrode
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480066869.4A
Other languages
English (en)
Other versions
CN105814481A (zh
Inventor
内田诚
内田诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105814481A publication Critical patent/CN105814481A/zh
Application granted granted Critical
Publication of CN105814481B publication Critical patent/CN105814481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

半导体装置(101)包括排列成具有行方向和列方向的矩阵状的多个像素区域(Pix)，多个像素区域(Pix)各自包括：薄膜晶体管(10)，其具有栅极电极(2)、覆盖栅极电极的栅极绝缘层(5)、在栅极绝缘层上形成的氧化物半导体层(7A)、以及与氧化物半导体层电连接的源极电极(9s)和漏极电极(9d)；与氧化物半导体层由同一氧化物膜形成的金属氧化物层(7B)；覆盖薄膜晶体管和金属氧化物层的层间绝缘层(13)；和设置在层间绝缘层上，并且与漏极电极电连接的像素电极(15)，金属氧化物层(7B)包括导电体区域(70c)，像素电极(15)隔着层间绝缘层(13)与导电体区域(70c)的至少一部分重叠。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体的半导体装置及其制造方法。
背景技术
在液晶显示装置等中使用的有源矩阵基板，按每个像素设置有薄膜晶体管(ThinFilm Transistor，以下称为“TFT”)等开关元件。作为这样的开关元件，一直以来，广泛使用将非晶硅膜作为有源层(活性层)的TFT(以下称为“非晶硅TFT”)或将多晶硅膜作为有源层的TFT(以下称为“多晶硅TFT”)。
近年来，作为TFT的有源层的材料，提出了使用氧化物半导体代替非晶硅或多晶硅。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够以比非晶硅TFT高的速度进行动作。此外，氧化物半导体膜能够由比多晶硅膜简单的工艺形成，因此，也能够应用于需要大面积的装置。具有氧化物半导体TFT的有源矩阵基板(以下称为“TFT基板”)例如已在专利文献1中公开。
此外，例如在专利文献2中公开了，通过使氧化物半导体膜的一部分低电阻化，一体地形成成为TFT的有源层的半导体层和像素电极等导电体层。在专利文献2中记载有，通过上述的低电阻化处理，能够以更低的成本制造具有氧化物半导体TFT的TFT基板。
在将专利文献1和2等中公开的以往的TFT基板应用于液晶显示装置的情况下，根据需要在TFT基板设置辅助电容。辅助电容可包括辅助电容电极(或辅助电容配线)、像素电极和位于它们之间的电介质层。辅助电容电极例如与栅极配线由相同的导电膜形成。
现有技术文献
专利文献
专利文献1：日本特开2003-86808号公报
专利文献2：日本特开2008-40343号公报
发明内容
发明要解决的技术问题
在TFT基板设置辅助电容的情况下，如上所述，当由与栅极配线相同的导电膜(通常是金属膜)形成辅助电容电极时，能够不使制造工艺变得复杂而在各像素内形成辅助电容。但是，存在由于形成辅助电容电极而导致开口率和光透过率相应地下降的问题。
此外，本发明人经研究还发现，在例如专利文献2中公开的TFT基板中，像素电极的面积占像素整体的比例小，因此，开口率有可能进一步下降。详细情况将在后面说明。
本发明鉴于上述情况而做出，本发明的一实施方式的目的在于，提供能够以简单的工艺制造、并且能够实现比以往高的开口率和透过率的半导体装置及其制造方法。
用于解决技术问题的手段
本发明的一实施方式的半导体装置包括：基板；和在上述基板上排列成具有行方向和列方向的矩阵状的多个像素区域，该半导体装置的特征在于，上述多个像素区域各自包括：薄膜晶体管，该薄膜晶体管被支承于上述基板，具有栅极电极、覆盖上述栅极电极的栅极绝缘层、在上述栅极绝缘层上形成的氧化物半导体层、以及与上述氧化物半导体层电连接的源极电极和漏极电极；与上述氧化物半导体层由同一氧化物膜形成的金属氧化物层；覆盖上述薄膜晶体管和上述金属氧化物层的层间绝缘层；和设置在上述层间绝缘层上，并且与上述漏极电极电连接的像素电极，上述金属氧化物层包括导电体区域，上述像素电极隔着上述层间绝缘层与上述导电体区域的至少一部分重叠。
在一个实施方式中，半导体装置还包括：各自与上述行方向大致平行地延伸设置的多个栅极线；和各自与上述列方向大致平行地延伸设置的多个源极线，上述多个像素区域具有第一像素区域和与上述第一像素区域在上述列方向上相邻的第二像素区域，上述第一像素区域和上述第二像素区域中的上述金属氧化物层的上述导电体区域彼此电连接。
在一个实施方式中，上述第一像素区域中的上述金属氧化物层和上述第二像素区域中的上述金属氧化物层形成为一体。
在一个实施方式中，半导体装置还包括连接配线，该连接配线与上述多个源极线由相同的导电膜形成，并且以横穿上述第一像素区域和上述第二像素区域的方式在上述列方向上延伸设置，上述第一像素区域和上述第二像素区域中的上述金属氧化物层的上述导电体区域经由上述连接配线彼此电连接。
在一个实施方式中，半导体装置还包括与上述多个源极线由同一导电膜形成、并且彼此分离的第一连接部和第二连接部，上述第二像素区域中的上述金属氧化物层的上述导电体区域，通过上述第一连接部与上述第一像素区域中的上述金属氧化物层的上述导电体区域电连接，并且通过上述第二连接部与在上述列方向上与上述第二像素区域相邻的另一个像素区域中的上述金属氧化物层的上述导电体区域电连接。
在一个实施方式中，上述多个像素区域各自还具有上述漏极电极和上述像素电极在形成于上述层间绝缘层的接触孔内直接接触的接触部，在从上述基板的法线方向看时，上述接触部在上述列方向上与上述薄膜晶体管相邻地配置。
在一个实施方式中，上述多个栅极线包括与上述第一像素区域中的上述栅极电极电连接的第一栅极线，在从上述基板的法线方向看时，上述第一栅极线包括第一部分和宽度比上述第一部分的宽度小的第二部分，在从上述基板的法线方向看时，上述第一像素区域中的上述氧化物半导体层的至少一部分以与上述第一部分重叠的方式配置，上述连接配线或上述第一连接部跨上述第二部分地延伸设置。
在一个实施方式中，上述金属氧化物层还包括半导体区域，上述半导体区域位于上述金属氧化物层的周缘部。
在一个实施方式中，上述层间绝缘层包括第一绝缘膜和设置在上述第一绝缘膜上的第二绝缘膜，上述第一绝缘膜在上述金属氧化物层上具有开口，上述导电体区域包括上述金属氧化物层中通过上述开口露出的部分，上述半导体区域包括上述金属氧化物层中被上述第一绝缘膜覆盖的部分。
在一个实施方式中，上述层间绝缘层中位于上述金属氧化物层的上述导电体区域与上述像素电极之间的部分包括上述第二绝缘膜，并且不包括上述第一绝缘膜。
在一个实施方式中，上述氧化物半导体层和上述金属氧化物层包括In、Ga和Zn中的至少1种金属元素。
在一个实施方式中，上述氧化物半导体层和上述金属氧化物层包括结晶部分。
本发明的一实施方式提供一种半导体装置的制造方法，该半导体装置包括：基板；排列成具有行方向和列方向的矩阵状的多个像素区域；配置在上述多个像素区域中的各个像素区域的薄膜晶体管；各自与上述行方向大致平行地延伸设置的多个栅极线；和各自与上述列方向大致平行地延伸设置的多个源极线，上述半导体装置的制造方法的特征在于，上述多个像素区域包括在上述列方向上相邻的第一像素区域和第二像素区域，该半导体装置的制造方法包括：在上述第一像素区域和上述第二像素区域各自中，(a)在上述基板上，形成栅极电极和覆盖上述栅极电极的栅极绝缘层的工序；(b)在上述栅极绝缘层上形成氧化物半导体膜，并对其进行图案化，由此分别形成氧化物半导体层和金属氧化物层的工序，其中，上述氧化物半导体层以至少一部分隔着上述栅极绝缘层与上述栅极电极重叠的方式配置；(c)形成与上述氧化物半导体层接触的源极电极和漏极电极的工序；(d)以覆盖上述源极电极和上述漏极电极与上述金属氧化物层的方式形成第一绝缘膜，在上述第一绝缘膜形成使上述漏极电极的一部分露出的第一开口和使上述金属氧化物层的一部分露出的第二开口的工序；(e)对上述金属氧化物层中通过上述第二开口露出的部分进行导体化以形成导电体区域，并且使上述金属氧化物层中没有被导体化的部分作为半导体区域留下的工序；(f)在上述第一绝缘膜上以及上述第一开口和上述第二开口内形成第二绝缘膜，将上述第二绝缘膜中位于上述第一开口内的部分除去，由此形成贯通上述第一绝缘膜和上述第二绝缘膜并且使上述漏极电极露出的接触孔的工序；和(g)在上述第二绝缘膜上和上述接触孔内形成像素电极的工序，其中，上述像素电极配置成在上述接触孔内与上述漏极电极接触、并且隔着上述第二绝缘膜与上述金属氧化物层的上述导电体区域的至少一部分重叠。
在一个实施方式中，在上述工序(b)中，一体地形成上述第一像素区域和上述第二像素区域中的上述金属氧化物层。
在一个实施方式中，还包括形成将上述第一像素区域和上述第二像素区域中的上述金属氧化物层彼此电连接的连接配线的工序，上述连接配线与上述源极电极以及上述漏极电极由相同的导电膜形成。
在一个实施方式中，还包括形成彼此分离的第一连接部和第二连接部的工序，上述第一连接部配置成将上述第一像素区域和上述第二像素区域中的上述金属氧化物层连接，上述第二连接部配置成将上述第二像素区域和在上述列方向上与上述第二像素区域相邻的另一个像素区域中的上述金属氧化物层连接。
发明效果
根据本发明的实施方式，能够提供能够以简单的工艺制造、并且能够实现高的开口率和透过率的具备氧化物半导体TFT的半导体装置。
附图说明
图1的(a)和(b)分别是本发明的第一实施方式的半导体装置101的平面图和截面图。
图2的(a)～(f)分别是用于对第一实施方式的半导体装置101的制造方法进行说明的工序截面图。
图3的(a)和(b)分别是本发明的第二实施方式的半导体装置102的平面图和截面图。
图4的(a)～(d)分别是用于对第二实施方式的半导体装置102的制造方法进行说明的工序截面图。
图5的(a)～(d)分别是用于对第二实施方式的半导体装置102的制造方法的其它例子进行说明的工序截面图。
图6的(a)和(b)分别是本发明的第三实施方式的半导体装置103的平面图和截面图。
图7是例示使用本发明的实施方式的半导体装置的显示装置的截面图。
图8的(a)和(b)分别是专利文献2中公开的TFT基板的平面图和截面图。
图9的(a)是表示在以往的TFT基板设置有辅助电容配线的参考例的TFT基板的一个像素的平面图，图9的(b)是表示第一实施方式的TFT基板101的一个像素的平面图。
图10是表示TFT基板101的一个例子的示意平面图。
具体实施方式
(第一实施方式)
以下，参照附图对本发明的第一实施方式进行说明。
图1的(a)是本实施方式的半导体装置(TFT基板)101的平面图。图1的(b)是沿图1的(a)中的A-A’线的截面图，表示半导体装置101的TFT10和辅助电容20。另外，在本说明书中，“半导体装置”只要是具有TFT和电容元件的装置即可，广泛地包括TFT基板和具有TFT基板的显示装置等。
TFT基板101例如用于以VA(Vertical Alignment：垂直取向)模式进行显示的液晶显示装置。液晶显示装置具有配置成具有行方向和列方向的矩阵状的多个像素。TFT基板101具有与显示装置的多个像素对应的多个区域(以下称为“像素区域”)Pix。图1的(a)表示多个像素区域Pix中在列方向上相邻的2个像素区域Pix1、Pix2。
TFT基板101具有：基板1；与列方向大致平行地延伸设置的多个源极线(也称为源极总线)S；和与行方向大致平行地延伸设置的多个栅极线(也称为栅极总线)G。行方向和列方向可以彼此正交。行方向和列方向可以分别是液晶显示装置的显示面中的水平方向和垂直方向。在从基板1的法线方向看时，被源极线S和栅极线G包围的区域分别成为“像素区域Pix”。在各像素区域Pix中，形成有TFT10、金属氧化物层7B和像素电极15。
在图1的(a)中，表示了多个源极线S中相邻的2个源极线S(n)、S(n+1)和相邻的3个栅极线G(m-1)、G(m)、G(m+1)(n和m是自然数)。将被源极线S(n)、S(n+1)和栅极线G(m-1)、G(m)包围的区域称为“第一像素区域Pix1”，将被源极线S(n)、S(n+1)和栅极线G(m)、G(m+1)包围的区域称为“第二像素区域Pix2”。
第一像素区域Pix1中的TFT10的栅极电极3与栅极线G(m)电连接，源极电极9s与源极线S(n)电连接。同样，第二像素区域Pix2中的TFT10的栅极电极3与栅极线G(m+1)电连接，源极电极9s与源极线S(n)电连接。
各像素区域Pix的TFT10被基板1支承。TFT10是具有栅极电极3、覆盖栅极电极3的栅极绝缘层5、在栅极绝缘层5上形成的氧化物半导体层7A、以及源极电极9s和漏极电极9d的底栅构造的TFT。氧化物半导体层7A以至少沟道区域隔着栅极绝缘层5与栅极电极3重叠的方式配置。在本实施方式中，栅极线G中隔着栅极绝缘层5与氧化物半导体层7A重叠的部分成为栅极电极3。源极电极和漏极电极9s、9d分别与氧化物半导体层7A的沟道区域的两侧电连接。源极电极和漏极电极9s、9d可以分别与氧化物半导体层7A直接接触。在本实施方式中，源极线S中与氧化物半导体层7A接触的部分为源极电极9s。源极电极9s与源极线S电连接，漏极电极9d与像素电极15电连接。此外，TFT10被层间绝缘层13覆盖。
金属氧化物层7B与氧化物半导体层7A由同一氧化物膜形成。金属氧化物层7B包括导电体区域70c。导电体区域70c是电阻比TFT10的氧化物半导体层7A的电阻低的区域，例如，通过对氧化物半导体膜进行低电阻化处理而形成。在此，导电体区域70c形成在氧化物半导体层7A的表面附近。另外，导电体区域70c也可以遍及氧化物半导体层7A的厚度方向而形成。如图所示，金属氧化物层7B可以除了导电体区域70c以外还包括半导体区域70i。半导体区域70i在从基板1的法线方向看时，可以位于金属氧化物层7B的周缘部。
像素电极15由透明的导电材料(例如ITO)形成。像素电极15设置在层间绝缘层13上，在形成于层间绝缘层13的接触孔内与TFT10的漏极电极9d电连接。将该连接部分称为“接触部”17。
另外，像素电极15以隔着层间绝缘层13与金属氧化物层7B的导电体区域70c的至少一部分重叠的方式配置。由此，形成以导电体区域70c作为下层电极(也称为辅助电容配线或辅助电容电极)、以像素电极15作为上层电极、以层间绝缘层13中位于这些电极间的部分作为电介质层的辅助电容20。辅助电容20的上层电极(像素电极15)和下层电极(导电体区域70c)分别由透明的导电材料形成。辅助电容20例如在液晶显示装置中与液晶电容电并联连接。
这样，根据本实施方式，利用与氧化物半导体层7A相同的氧化物膜形成辅助电容20的下层电极，因此，能够不使工艺变得复杂而在像素区域Pix内形成辅助电容20。辅助电容20由透明材料构成。因此，能够不使开口率下降而设置具有期望的面积(从基板1的法线方向看时的面积)的辅助电容20，能够确保充分的辅助电容值。
在列方向上相邻的2个像素区域Pix1、Pix2中的金属氧化物层7B的导电体区域70c可以彼此电连接。虽然没有图示，但是在列方向上排列的全部像素区域Pix中的导电体区域70c可以彼此电连接。由此，能够对多个像素区域Pix的导电体区域70c(作为辅助电容电极起作用)供给共用的辅助电容电压(Cs电压)。
在本实施方式中，相邻的第一和第二像素区域Pix1、Pix2中的金属氧化物层7B形成为一体，各自的导电体区域70c连续。换言之，在从基板1的法线方向看时，像素区域Pix1、Pix2的金属氧化物层7B构成从第一像素区域Pix1跨栅极线G(在此是栅极线G(m))延伸设置至第二像素区域Pix2的金属氧化物配线。
在各列排列的3个以上的像素区域Pix、优选在各列排列的全部像素区域Pix中的金属氧化物层7B形成为一体。例如，可以在列方向上排列的多个像素区域Pix的金属氧化物层7B形成为一体，构成跨多个栅极线G在列方向上延伸设置的金属氧化物配线。
在本实施方式中，在各像素区域Pix中，在源极线S与栅极线G交叉的部分的附近配置有TFT10。此外，用于将像素电极15和TFT10的漏极电极9d电连接的接触部17，与TFT10在列方向上相邻地配置。在图示的例子中，在从基板1的法线方向看时，第一像素电极Pix1中的TFT10位于源极线S(n)与栅极线G(m)的交点附近，接触部17配置在被源极线S(n)、栅极线G(m)和金属氧化物层7B包围的区域。根据这样的结构，能够不使开口率下降而将在列方向上相邻的2个像素区域Pix中的金属氧化物层7B彼此连接。
覆盖TFT10的层间绝缘层13也作为辅助电容20的电介质层起作用。本实施方式中的层间绝缘层13包括第一绝缘膜11和设置在第一绝缘膜11上的第二绝缘膜12。第一绝缘膜11在金属氧化物层7B上具有开口。金属氧化物层7B的导电体区域70c包括金属氧化物层7B中通过第一绝缘膜11的开口露出的部分。另一方面，半导体区域70i包括金属氧化物层7B中被第一绝缘膜11覆盖的部分。在第一绝缘膜11的开口，以与导电体区域70c接触的方式形成有第二绝缘膜12。层间绝缘层13中位于辅助电容20的下层电极(导电体区域70c)与上层电极(像素电极15)之间的部分包含第二绝缘膜12，并且不包含第一绝缘膜11。即，层间绝缘层13中主要是第二绝缘膜12作为辅助电容20的电介质层起作用。
上述那样的结构能够通过将第一绝缘膜11作为掩模，进行金属氧化物层7B的低电阻化处理(后述的等离子体处理等)而得到。但是，根据低电阻化处理的条件，在从基板1的法线方向看时，存在导电体区域70c比第一绝缘膜11的开口大一圈，与第一绝缘膜11的端部重叠的情况。
另外，层间绝缘层13并不限定于上述那样的2层构造，也可以具有3层以上的层叠构造。或者，层间绝缘层13也可以是单一的绝缘膜。在该情况下，可以在堆积绝缘膜后，利用半色调曝光在绝缘膜上形成抗蚀剂层，进行绝缘膜的蚀刻。由此，在绝缘膜形成使漏极电极9d露出的接触孔，并且使绝缘膜中位于金属氧化物层7B上的部分(成为辅助电容20的电介质层的部分)的表面露出。然后，可以将抗蚀剂层作为掩模进行低电阻化处理，隔着绝缘膜(绝缘膜的露出部分)进行位于其下方的金属氧化物层7B的低电阻化。
在从基板1的法线方向看时，栅极线G可以包括第一部分和宽度比第一部分的宽度小的第二部分。TFT10的氧化物半导体层7A的沟道区域，以与栅极线G的第一部分重叠的方式配置。如图所示，氧化物半导体层7A整体可以与栅极线G的第一部分重叠。由此，栅极线G也作为氧化物半导体层7A的遮光膜起作用，因此，能够抑制由光入射至氧化物半导体层7A而导致的TFT特性变动。此外，通过将栅极线G中不与TFT10重叠的部分的宽度抑制得较小，能够抑制由栅极线G引起的开口率的下降。在列方向上相邻的2个像素区域Pix1、Pix2的金属氧化物层7B可以以跨位于这些像素区域Pix间的栅极线G(m)的第二部分的方式形成为一体。
栅极电极3只要与栅极线G电连接即可，可以与栅极线G由相同的导电膜形成。栅极电极3可以与栅极线G形成为一体。例如，栅极电极3可以是栅极线G的一部分。即，可以栅极线G中与TFT10的氧化物半导体层7A的沟道区域重叠的部分作为栅极电极3起作用。此外，也可以在从基板1的法线方向看时，栅极线G具有在规定的方向上延伸的部分和从该部分向与上述规定的方向不同的方向延伸的延伸部分，延伸部分作为栅极电极3起作用。
源极电极9s和漏极电极9d可以与源极线S由相同的导电膜形成。源极电极9s只要与源极线S电连接即可，可以与源极线S形成为一体。例如，源极电极9s可以是源极线G的一部分。即，可以源极线G中与TFT10的氧化物半导体层7A接触的部分作为源极电极9s起作用。此外，也可以在从基板1的法线方向看时，源极线S具有在规定的方向上延伸的部分和从该部分向与上述规定的方向不同的方向延伸的延伸部分，延伸部分作为源极电极9s起作用。
在本实施方式中，在从基板1的法线方向看时，源极线S横穿氧化物半导体层7A地延伸。源极线S中与氧化物半导体层7A的上表面接触的部分作为源极电极9s起作用。另一方面，漏极电极9d与氧化物半导体层7A接触，并且从氧化物半导体层7A延伸至接触部17。在该例子中，漏极电极9d与源极线S大致平行地延伸，在接触部17与像素电极15接触。
氧化物半导体层7A和金属氧化物层7B例如可以包含In、Ga和Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7A和金属氧化物层7B例如包含In-Ga-Zn-O类的氧化物。在此，In-Ga-Zn-O类的氧化物是In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)没有特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。这样的氧化物半导体层7A和金属氧化物层7B能够由包含In-Ga-Zn-O类的半导体的氧化物半导体膜形成。In-Ga-Zn-O类的半导体可以为非晶，也可以为结晶。作为结晶In-Ga-Zn-O类的半导体，优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类的半导体。另外，结晶In-Ga-Zn-O类的半导体的结晶构造例如已在日本特开2012-134475号公报中公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。具有In-Ga-Zn-O类半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比小于100分之1)，因此，适合用作驱动TFT和像素TFT。
氧化物半导体层7A和金属氧化物层7B可以含有其它氧化物代替In-Ga-Zn-O类的氧化物。例如可以含有Zn-O类(ZnO)、In-Zn-O类(IZO)、Zn-Ti-O类(ZTO)、Cd-Ge-O类、Cd-Pb-O类、In-Sn-Zn-O类(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类的氧化物等。
在此，与以往的TFT基板和参考例的TFT基板进行比较，更详细地说明本实施方式的效果。
首先，作为以往的TFT基板，说明专利文献2中公开的TFT基板。
图8的(a)和(b)分别是专利文献2中公开的TFT基板的平面图和截面图。TFT基板具有多个像素，但是在此仅表示了1个像素。
如图所示，TFT基板具有源极线S和栅极线G。在由源极线S和栅极线G规定的各像素形成有TFT40和像素电极45。TFT40具有栅极电极33、栅极绝缘层35、在栅极绝缘层35上形成的沟道部37c、源极部37s和漏极部37d。TFT40的沟道部37c、源极部37s以及漏极部37d和像素电极45由相同的氧化物半导体膜形成为一体。具体地说，将氧化物半导体膜的一部分低电阻化，作为像素电极45、源极部37s、漏极部37d使用。氧化物半导体膜的低电阻化处理将保护绝缘膜42作为掩模而进行。
在专利文献2中公开的TFT基板中，当考虑进行氧化物半导体膜的低电阻化时的掩模的位置对准时，有可能相对于由源极线S和栅极线G规定的像素区域的面积，像素电极的面积大幅变小。因此，难以实现高开口率。
接着，说明在图8所示的TFT基板设置有辅助电容30的结构。
图9的(a)是表示在专利文献2中公开的以往的TFT基板(图8)形成有辅助电容30的参考例的TFT基板1000的平面图。对与图8相同的构成要素，标注相同的参照符号。图9的(b)是本实施方式的TFT基板101的平面图，仅表示了图1的(a)所示的平面图中的1个像素区域Pix。
如图9的(a)所示，在参考例的TFT基板1000设置有下层电极(辅助电容配线)41。下层电极41和像素电极45隔着绝缘膜重叠的部分成为辅助电容30。
下层电极41例如使用与栅极线G相同的导电膜(金属膜)形成。在该情况下，由于形成辅助电容30而导致开口率下降。特别是，当使辅助电容30的面积增大时，开口率相应地下降，因此，难以确保高开口率。
或者，也有利用与栅极线G不同的导电膜形成下层电极41的情况。例如，也可考虑在像素电极45的下方形成由透明导电膜形成的下层电极(透明电极)41。由此，能够抑制由辅助电容30导致的开口率的下降。但是，为了形成下层电极(透明电极)41，需要追加形成透明导电膜并进行图案化的处理。
另外，在使用透明电极膜形成下层电极41的情况下，为了向下层电极41供给辅助电容电压，需要在TFT基板中位于配置有多个像素区域的显示区域的周边的周边区域设置CS接触部。在CS接触部，例如连接延伸设置至周边区域的下层电极41和从外部被供给辅助电容电压的金属配线(共用信号用配线)。金属配线例如可以是由与栅极线G(或源极线S)相同的金属膜形成的金属配线。
这样，在以往的TFT基板设置辅助电容配线的情况下，当使用与栅极线G相同的导电膜形成辅助电容电极时，存在开口率下降的缺点。另一方面，当使用另外形成的透明导电膜来形成辅助电容电极时，存在掩模处理增加、制造工艺变得复杂的缺点。另外，在图8和图9中，参照专利文献2中公开的TFT基板进行了说明，但是在用于VA模式的液晶显示装置的以往的其它TFT基板设置辅助电容的情况下也存在同样的缺点。
而在本实施方式中，利用与氧化物半导体层7A相同的氧化物膜，因此，能够不使工艺变得复杂而形成辅助电容20的下层电极(导电体区域70c)。此外，下层电极是透明的，因此，能够不使开口率下降而形成期望的面积的辅助电容20。能够形成比以往面积大的下层电极(辅助电容电极)，因此，能够确保充分的辅助电容值。例如在图9的(b)所示的平面图中，用粗线表示像素区域Pix中的导电体区域70c。根据该图可知，能够在由源极线S和栅极线G规定的像素区域Pix中，不与电极9s、9d、线S、G和接触部17重叠的区域的大致整体，配置成为辅助电容20的下层电极的导电体区域70c，形成辅助电容20。
进一步，根据本实施方式，能够容易地确保导电体区域(辅助电容电极)70c与共用信号用配线的电连接。以下参照图10进行说明。
图10是TFT基板101的示意性平面图。TFT基板101具有：包含多个像素区域的显示区域90；和显示区域以外的区域(周边区域)92。在周边区域92以包围显示区域90的方式形成有共用信号用配线C。共用信号用配线C与各像素的辅助电容电极(未图示)连接。此外，从外部经由端子部94对共用信号用配线C供给共用信号。在本实施方式中，也可以是，各列的像素电极中的导电体区域(辅助电容电极)70c形成为一体，利用配线9w与共用信号用配线C连接。配线9w和共用信号用配线C可以使用与源极线S相同的导电膜形成为一体。由此，能够将各像素的导电体区域(辅助电容电极)70c与位于周边区域92的共用信号用配线C电连接。端子部94可以由与栅极线G相同的导电膜形成。可以是，将端子部94和共用信号用配线C连接的配线93与共用信号用配线C形成为一体，在形成于栅极绝缘层的接触孔内与端子部94(或和端子部94形成为一体的配线)连接。另外，在后述的实施方式中，通过代替配线9w而将连接配线9b或连接部9p与共用信号用配线C形成为一体，能够与本实施方式同样地确保共用信号用配线C与辅助电容电极的电连接。
这样，根据本实施方式，能够消除在以往的TFT基板中形成辅助电容而导致的缺点。即，能够抑制开口率的下降、并且以简单的工艺形成具有期望的面积的辅助电容20。
接着，参照图2对本实施方式的半导体装置(TFT基板)101的制造方法的一个例子进行说明。图2的(a)～(f)是用于对TFT基板101中的TFT10和辅助电容20的制造方法进行说明的工序截面图。这些截面图与沿着图1的(a)中的A-A’线的截面对应。
首先，如图2的(a)所示，在基板1上形成栅极用金属膜后，利用公知的光刻工序对其进行图案化。由此，形成包含栅极电极3和栅极线(未图示)的栅极配线层。接着，以覆盖栅极配线层的方式形成栅极绝缘层5。
作为基板1，能够使用透明且具有绝缘性的基板。在此使用玻璃基板。
栅极用电极膜的材料没有特别限定，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金的膜。此外，也可以使用将该多个膜层叠而成的层叠膜。在此，作为栅极用电极膜，使用以W膜(厚度:300nm)为上层、以TaN膜(厚度:30nm)为下层的层叠膜(W/TaN)。
作为栅极绝缘层5，例如可以使用氧化硅(SiO2)层、氮化硅(SiNx)层。在此，作为栅极绝缘层5，使用以氧化硅(SiO2)层(厚度:50nm)为上层、以氮化硅(SiNx)层(厚度:325nm))为下层的层叠膜。
接着，如图2的(b)所示，在栅极绝缘层5之上例如通过溅射法形成氧化物半导体膜，通过对其进行图案化，得到氧化物半导体层7A和金属氧化物层7B。氧化物半导体层7A以隔着栅极绝缘层5与栅极电极3(栅极线G)重叠的方式配置。在此，作为氧化物半导体膜，例如使用In-Ga-Zn-O类半导体膜(厚度:50nm)。氧化物半导体膜的厚度例如可以为30nm以上60nm以下。
然后，以覆盖氧化物半导体层7A和金属氧化物层7B的方式，例如通过溅射法形成源极用电极膜。接着，如图2的(c)所示，通过利用公知的光刻工序对源极用电极膜进行图案化，形成包括源极电极9s、漏极电极9d和源极线(未图示)的源极配线层。源极电极9s和漏极电极9d以与氧化物半导体层7A接触的方式配置。这样形成TFT10。
源极用电极膜的材料没有特别限定，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金、或其金属氮化物的膜。在此，作为源极用电极膜，使用从基板1侧起依次具有Ti膜(厚度:30nm)、Al膜(200nm)和Ti膜(100nm)的层叠膜(Ti/Al/Ti)。
接着，如图2的(d)所示，以覆盖源极配线层和金属氧化物层7B的方式形成第一绝缘膜11。作为第一绝缘膜11，例如能够使用SiO2层。第一绝缘膜11的厚度没有特别限定，但是例如当为200nm以上时，能够在低电阻化工序中更可靠地作为掩模起作用。另一方面，为了TFT基板的省空间化，优选为500nm以下。在此，作为第一绝缘膜11，例如使用SiO2层(厚度:300nm)。
然后，在第一绝缘膜11设置使金属氧化物层7B的一部分露出的开口21和使漏极电极9d的一部分露出的开口22。接着，将基板1曝露于还原性等离子体或包含掺杂元素的等离子体(低电阻化处理)。在此，曝露于作为还原性等离子体的氩等离子体。由此，在金属氧化物层7B中通过开口21露出的部分的表面附近电阻下降，成为导电体区域70c。金属氧化物层7B中被第一绝缘膜11掩盖而没有被低电阻化的区域作为半导体区域70i留下。导电体区域70c的电阻比半导体区域70i的电阻低，例如可以为1×10-2Ωcm以下。导电体区域70c的厚度能够根据低电阻化处理的条件而改变。低电阻化处理(等离子体处理)的具体方法、由此使氧化物半导体的电阻减小的机理，例如记载在专利文献2中。为了参考，在本说明书中援用专利文献2的全部公开内容。
接着，如图2的(e)所示，在第一绝缘膜11上和开口21、22内形成第二绝缘膜12，接着，利用公知的光刻工序，将第二绝缘膜12中位于开口22内的部分除去。由此，形成贯通第一和第二绝缘膜11、12使漏极电极9d露出的接触孔CH。
第二绝缘膜12例如能够适当使用氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在本实施方式中，第二绝缘膜12也用作构成辅助电容的电容绝缘膜，因此，优选适当选择第二绝缘膜12的材料和厚度，使得得到规定的电容Ccs。例如，从介电常数与绝缘性的观点出发，能够优选使用SiNx。第二绝缘膜12的厚度例如为70nm以上180nm以下。在为70nm以上时，能够更可靠地确保绝缘性。另一方面，在为180nm以下时，能够更可靠地得到期望的电容Ccs。在此，作为第二绝缘膜12，使用SiN膜(厚度:100nm)。
接着，如图2的(f)所示，在第二绝缘膜12上和接触孔CH内形成透明导电膜，利用公知的光刻工序对其进行图案化，由此形成像素电极15。像素电极15以隔着第二绝缘膜12与金属氧化物层7B的导电体区域70c重叠的方式配置。由此，形成以导电体区域70c为下层电极、以第二绝缘膜12为电介质层、以像素电极15为上层电极的辅助电容20。
作为透明导电膜，例如能够使用ITO(铟锡氧化物)膜、IZO膜、ZnO膜(氧化锌膜)等。在此，作为透明导电膜，使用ITO膜(厚度:100nm)。
这样得到在像素区域Pix内具有TFT10和辅助电容20的TFT基板101。
(第二实施方式)
以下，说明本发明的半导体装置的第二实施方式。在本实施方式中，将在列方向上相邻的2个像素区域中的导电体区域70c使用连接配线彼此电连接，这一点与第一实施方式的TFT基板101不同。
图3的(a)是本实施方式的半导体装置(TFT基板)102的平面图。在此，表示了在TFT基板102呈二维排列的多个像素区域Pix中在列方向上相邻的2个像素区域Pix1、Pix2。
图3的(b)是沿着图3的(a)中的A-A’线的截面图，表示TFT基板102中的辅助电容20的一部分。在图3的(a)和(b)中，对与图1的(a)和(b)同样的构成要素标注相同的参照符号，省略说明。进一步，本实施方式中的TFT10的截面构造与图1的(b)所示的截面构造同样，因此在此省略图示。
在TFT基板102中，各像素区域Pix1、Pix2中的金属氧化物层7B彼此分离地形成。
此外，TFT基板102具有与源极电极9s和源极线S由相同的导电膜形成的连接配线9b。连接配线9b以横穿第一和第二像素区域Pix1、Pix2的方式在列方向上延伸设置，将各像素区域Pix1、Pix2中的金属氧化物层7B的导电体区域70c彼此电连接。在从基板1的法线方向看时，连接配线9b可以以跨多个栅极线G的方式形成。
将第一和第二像素区域Pix1、Pix2中的金属氧化物层7B的导电体区域70c连接的连接配线9b，如图所示，跨栅极线G(m)地延伸设置。另外，也可以：在从基板1的法线方向看时，以横穿各列的多个像素区域Pix的方式将连接配线9b延伸设置，将位于该列的全部像素区域Pix的导电体区域70c电连接。
如图所示，栅极线G(m)可以包括：与TFT10的氧化物半导体层7A的至少一部分重叠的第一部分；和宽度比第一部分的宽度小的第二部分。连接配线9b可以以跨栅极线G(m)的第二部分的方式形成。
在本实施方式中，也与第一实施方式同样，使金属氧化物层7B的导电体区域70c作为辅助电容20的下层电极起作用。此外，利用与源极线S相同的导电膜形成连接配线9b。因此，能够不使制造工艺变得复杂而形成辅助电容20和连接配线9b。辅助电容20由透明材料形成，因此，能够抑制由辅助电容20引起的开口率的下降。此外，能够不使开口率下降而扩大辅助电容20的面积，因此，能够确保期望的辅助电容值。
进一步，根据本实施方式也能够得到下述效果。
在上述的第一实施方式中，金属氧化物层7B跨栅极线G在列方向上延伸设置。但是，当将这样的构造应用于像素间距小的高精细面板时，难以将TFT10和金属氧化物层7B充分分离地配置。特别是在像素区域Pix中位于TFT10的源极线S(n+1)侧的区域，TFT10与金属氧化物层7B的间隔变窄。当为了使间隔变大而使金属氧化物层7B的宽度变小时，难以将像素区域Pix1、Pix2中的金属氧化物层7B的导电体区域70c彼此以低电阻进行连接。
而在本实施方式中，第一和第二像素区域Pix1、Pix2中的金属氧化物层7B具有彼此分离的图案。因此，能够将各像素区域Pix1、Pix2的金属氧化物层7B与接触部17以及TFT10充分分离地配置。此外，能够将第一和第二像素区域Pix1、Pix2的金属氧化物层7B的导电体区域70c使用由源极用电极膜形成的更低电阻的连接配线9b进行连接。因此，与第一实施方式相比，能够减小辅助电容电极的电阻，使负荷减小。
另外，在本实施方式中，由于设置连接配线9b，与第一实施方式相比开口率相应地下降。但是，连接配线9b的面积与辅助电容20的面积相比充分小，因此，与使用与栅极线G相同的导电膜形成辅助电容配线的情况(开口率与辅助电容20的面积相应地下降)相比，能够提高TFT基板的开口率。
接着，参照附图对TFT基板102的制造方法的一个例子进行说明。
图4的(a)～(d)是用于对TFT基板102的制造方法进行说明的工序截面图。
首先，参照图2的(a)和(b)如上述那样在基板1上形成栅极电极3、栅极绝缘层5、氧化物半导体层7A和金属氧化物层7B。
接着，如图4的(a)所示，形成源极用电极膜，并进行图案化，由此，形成源极电极9s、漏极电极9d和源极线(未图示)，还形成连接配线9b。连接配线9b形成在各像素区域Pix的金属氧化物层7B的一部分上。具体地说，形成在金属氧化物层7B中成为导电体区域的区域的一部分上。此时，金属氧化物层7B中与连接配线9b接触的部分，由于与连接配线9b(金属)接触而被低电阻化，成为导电体区域70c。为了进行该低电阻化，作为连接配线9b的材料(源极用电极膜的材料)，优选使用与金属氧化物层7B中包含的金属相比标准电极电位低的金属。当金属氧化物层7B是In-Ga-Zn-O类氧化物层时，例如能够使用标准电极电位比In低的Ti、Mo、Al等金属。
然后，如图4的(b)所示，形成具有开口21和22的第一绝缘膜11。接着，进行低电阻化处理(等离子体处理)，使金属氧化物层7B中通过第一绝缘膜11的开口21露出的部分低电阻化。第一绝缘膜11的材料、厚度、低电阻化处理的方法可以与参照图2的(d)在前面叙述的材料、厚度和低电阻化处理的方法相同。
由此，金属氧化物层7B中通过开口21露出并且不与连接配线9b接触的部分被低电阻化。其结果，在金属氧化物层7B中通过开口21露出的区域形成导电体区域70c。导电体区域70c包括在本工序中被低电阻化的部分和与连接配线9b接触的部分。
然后，如图4的(c)和图4的(d)所示，形成第二绝缘膜12和像素电极15，由此得到TFT基板102。形成第二绝缘膜12和像素电极15的工序，与参照图2的(e)和图2的(f)在前面叙述的工序同样。
另外，TFT基板102的制造方法并不限定于图4所示的方法。例如，也能够：作为TFT10，形成在沟道区域上具有蚀刻阻挡膜的、所谓的蚀刻阻挡构造的TFT，利用蚀刻阻挡膜进行金属氧化物层7B的低电阻化。
首先，像参照图2的(a)和(b)在前面叙述的那样，在基板1上形成栅极电极3、栅极绝缘层5、氧化物半导体层7A和金属氧化物层7B。
接着，如图5的(a)所示，形成覆盖氧化物半导体层7A和金属氧化物层7B的蚀刻阻挡膜14。然后，在蚀刻阻挡膜14形成使氧化物半导体层7A中位于沟道区域的两侧的区域露出的开口23、24和使金属氧化物层7B的一部分露出的开口25。
接着，利用与上述的实施方式同样的方法进行低电阻化处理。由此，氧化物半导体层7A中通过蚀刻阻挡膜14的开口23、24露出的部分和金属氧化物层7B中通过蚀刻阻挡膜14的开口25露出的部分被低电阻化，成为导电体区域70a、70b、70c。氧化物半导体层7A和金属氧化物层7B中没有被低电阻化的区域作为半导体区域70i被留下。
然后，如图5的(b)所示，在蚀刻阻挡膜14上和开口23、24、25内形成源极用电极膜，并进行图案化，由此形成源极电极9s、漏极电极9d、源极线(未图示)和连接配线9b。形成为源极电极9s在开口23内与导电体区域70a接触，漏极电极9d在开口24内与导电体区域70b接触。此外，形成为连接配线9b在开口25内与导电体区域70c的一部分接触。源极用电极膜的材料、厚度可以与参照图2的(c)在前面叙述的材料和厚度相同。
然后，如图5的(c)和图5的(d)所示，形成第二绝缘膜12和像素电极15，由此得到TFT基板102’。形成第二绝缘膜12和像素电极15的工序，与参照图2的(e)和图2的(f)在前面叙述的工序同样。这样得到本实施方式的其它TFT基板102’。
(第三实施方式)
以下，说明本发明的半导体装置的第三实施方式。在本实施方式中，将在列方向上相邻的2个像素区域中的导电体区域70c使用连接部彼此电连接，这一点与第一实施方式的TFT基板101不同。
图6的(a)是本实施方式的半导体装置(TFT基板)103的平面图。在此表示了在TFT基板103呈二维排列的多个像素区域Pix中在列方向上排列的3个像素区域(第一像素区域Pix1、第二像素区域Pix2和第3像素区域Pix3)。
图6的(b)是沿着图6的(a)中的A-A’线的截面图，表示TFT基板103的辅助电容20的一部分。在图6的(a)和(b)中，对与图1的(a)和(b)同样的构成要素标注相同的参照符号，省略说明。另外，本实施方式的TFT10的截面构造与图1的(b)所示的截面构造同样，因此，在此省略图示。
在TFT基板103中，与第二实施方式同样，各像素区域Pix1、Pix2、Pix3中的金属氧化物层7B彼此分离地形成。
此外，TFT基板103具有与源极电极9s、源极线S由相同的导电膜形成的多个连接部9p。多个连接部9p彼此分离。各连接部9p以将在列方向上相邻的2个像素区域中的金属氧化物层7B的导电体区域70c彼此电连接的方式配置。
使用图6的(a)所示的像素区域Pix1～Pix3更具体地说明上述的结构。第二像素区域Pix2的金属氧化物层7B的导电体区域70c通过第一连接部9p(m)(m是自然数)与第一像素区域Pix1的金属氧化物层7B的导电体区域70c连接，并且通过第二连接部9p(m+1)与第三像素区域Pix3的金属氧化物层7B的导电体区域70c电连接。第一连接部9p(m)和第二连接部9p(m+1)彼此分离地形成。此外，各连接部9p以跨对应的栅极线G的方式延伸设置。例如第一连接部9p(m)和第二连接部9p(m+1)分别以跨栅极线G(m)和G(m+1)的方式延伸设置。
如图所示，可以在从基板1的法线方向看时，栅极线G(m)、G(m+1)分别包括与TFT10的氧化物半导体层7A的至少一部分重叠的第一部分和宽度比第一部分的宽度小的第二部分。第一连接部9p(m)和第二连接部9p(m+1)可以以分别跨栅极线G(m)和G(m+1)的第二部分的方式形成。
多个连接部9p可以具有将第二实施方式中的连接配线9b在各导电体区域70c的中央部上切断的构造。此外，各连接部9p可以仅与要连接的2个导电体区域70c的端部附近接触。
在本实施方式中，也与上述实施方式同样，使金属氧化物层7B的导电体区域70c作为辅助电容20的下层电极起作用。此外，使用与源极线S相同的导电膜形成连接部9p。因此，能够不使制造工艺变得复杂而形成辅助电容20和连接部9p。辅助电容20由透明材料形成，因此，能够抑制由辅助电容20引起的开口率的下降。另外，能够不使开口率下降而扩大辅助电容20的面积，因此，能够确保期望的辅助电容值。
此外，与第二实施方式同样，第一和第二像素区域Pix1、Pix2的金属氧化物层7B具有彼此分离的图案。因此，能够将金属氧化物层7B与接触部17以及TFT10充分分离地配置。此外，第一和第二像素区域Pix1、Pix2的金属氧化物层7B的导电体区域70c使用由源极用电极膜形成的更低电阻的连接部9p连接。因此，与第一实施方式相比，能够减小辅助电容电极的电阻，使负荷减小。
另外，在本实施方式中，由于设置多个连接部9p，与第一实施方式相比开口率相应地下降。但是，在各像素区域Pix中，连接部9p所需要的面积与辅助电容20的面积相比充分小，因此，与使用与栅极线G相同的导电膜形成辅助电容配线的情况(开口率与辅助电容20的面积相应地下降)相比能够实现高开口率。另外，根据本实施方式，与以横穿像素区域Pix的方式设置连接配线9b的第二实施方式相比，能够抑制由形成辅助电容20导致的开口率的下降。
虽然没有图示，但是可以在从基板1的法线方向看时，将各列的全部像素区域Pix的导电体区域70c利用连接部9p电连接。由此，能够不使配线构造变得复杂而对多个像素区域Pix的导电体区域70c(作为辅助电容电极起作用)供给共用的辅助电容电压(Cs电压)。
本实施方式的TFT基板103能够利用与参照图4在前面叙述的TFT基板102同样的方法制造。但是，在源极用电极膜的图案化工序(图4的(a))中，代替连接配线9b，而形成彼此间被切断的多个连接部9p。此外，也能够利用与参照图5在前面叙述的方法同样的方法，制造具备具有蚀刻阻挡构造的TFT的TFT基板。另外，对这些制造工序进行说明的截面构造，除了代替连接配线9b而形成连接部9p这一点以外，与上述的实施方式中的图4和图5所示的截面构造相同，因此，在此没有图示。
上述的TFT基板101～103例如能够作为液晶显示装置的有源矩阵基板使用。
图7是表示使用上述实施方式的TFT基板101～103的液晶显示装置200的结构的一个例子的示意截面图。
液晶显示装置200具有TFT基板100、对置基板(例如玻璃基板)151和液晶层153。TFT基板100可以是上述的TFT基板101～103中的任一个。在对置基板151的液晶层153侧形成有对置电极152。在液晶显示装置200中，对存在于TFT基板100的像素电极15与对置电极152之间的液晶层153施加电压。在像素电极15和对置电极152各自的液晶层153侧根据需要形成取向膜(例如垂直取向膜)。
液晶显示装置200例如能够如以下那样制造。
首先，在玻璃基板上形成遮光膜(例如厚度为200nm的Ti膜)，利用光刻工序图案化为期望的形状。由此，形成黑矩阵。接着，在形成有黑矩阵的玻璃基板上形成绝缘膜(例如厚度为200nm的SiO2膜)。然后，在绝缘膜上形成对置电极152。对置电极152通过利用溅射法形成透明导电膜(例如厚度为100nm的ITO)，并对其进行图案化而形成。这样得到对置基板151。
接着，在利用上述实施方式中说明的方法形成的TFT基板100(TFT基板101～103)上配置感光间隔物后，将TFT基板100和对置基板151贴合。接着，通过在这些基板100、151之间注入液晶，形成液晶层153。接着，将形成有液晶层153的基板100、151切断，得到液晶显示装置200。
液晶显示装置200例如是垂直取向模式(VA模式)液晶显示装置。当然，本发明的实施方式的液晶显示装置并不限定于此，例如也能够应用于在TFT基板上具有像素电极和对置电极的、例如面内开关(In-Plane Switching(IPS))模式和边缘场开关(Fringe FieldSwitching(FFS))模式那样的横向电场模式的液晶显示装置。IPS模式和FFS模式的液晶显示装置的TFT的构造已广为人知，因此省略说明。
另外，在FFS模式的液晶显示装置等中设置有2层的透明电极层，因此，能够利用它们形成辅助电容。而在VA模式的液晶显示装置中，通常仅设置有单一的透明电极层(像素电极)。因此，当将上述实施方式应用于VA模式的液晶显示装置时，能够不另外追加透明电极层而形成透明的辅助电容，因此，能够得到特别显著的效果。
以上以液晶显示装置为例进行了说明，但是上述实施方式的TFT基板101～103也能够用于有机电致发光(EL)显示装置、无机电致发光显示装置、MEMS显示装置等其它显示装置。
产业上的可利用性
本发明的实施方式能够广泛地应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等具有薄膜晶体管的装置。
符号说明
1 基板
3 栅极电极
5 栅极绝缘层
7A 氧化物半导体层(有源层)
7B 金属氧化物层
9s 源极电极
9d 漏极电极
11 第一绝缘膜
12 第二绝缘膜
13 层间绝缘层
15 像素电极
17 接触部
21 第一绝缘膜的开口
70i 金属氧化物层的半导体区域
70c 金属氧化物层的导电体区域
10 氧化物半导体TFT
20 辅助电容
S 源极线
G 栅极线
101、102、103、102’ 半导体装置(TFT基板)

Claims (15)

1.一种半导体装置，其包括：基板；在所述基板上排列成具有行方向和列方向的矩阵状的多个像素区域；各自与所述行方向大致平行地延伸设置的多个栅极线；和各自与所述列方向大致平行地延伸设置的多个源极线，该半导体装置的特征在于：
所述多个像素区域各自具有：
薄膜晶体管，该薄膜晶体管被支承于所述基板，具有栅极电极、覆盖所述栅极电极的栅极绝缘层、在所述栅极绝缘层上形成的氧化物半导体层以及与所述氧化物半导体层电连接的源极电极和漏极电极；
与所述氧化物半导体层由同一氧化物膜形成的金属氧化物层；
覆盖所述薄膜晶体管和所述金属氧化物层的层间绝缘层；和
设置在所述层间绝缘层上，并且与所述漏极电极电连接的像素电极，
所述金属氧化物层包括导电体区域，
所述像素电极隔着所述层间绝缘层与所述导电体区域的至少一部分重叠，
所述多个像素区域具有第一像素区域和与所述第一像素区域在所述列方向上相邻的第二像素区域，
所述第一像素区域和所述第二像素区域中的所述金属氧化物层的所述导电体区域彼此电连接。
2.如权利要求1所述的半导体装置，其特征在于：
所述第一像素区域中的所述金属氧化物层和所述第二像素区域中的所述金属氧化物层形成为一体。
3.如权利要求1所述的半导体装置，其特征在于：
还包括连接配线，该连接配线与所述多个源极线由相同的导电膜形成，并且以横穿所述第一像素区域和所述第二像素区域的方式在所述列方向上延伸设置，
所述第一像素区域和所述第二像素区域中的所述金属氧化物层的所述导电体区域经由所述连接配线彼此电连接。
4.如权利要求1所述的半导体装置，其特征在于：
还包括与所述多个源极线由同一导电膜形成、并且彼此分离的第一连接部和第二连接部，
所述第二像素区域中的所述金属氧化物层的所述导电体区域，通过所述第一连接部与所述第一像素区域中的所述金属氧化物层的所述导电体区域电连接，并且通过所述第二连接部与在所述列方向上与所述第二像素区域相邻的另一个像素区域中的所述金属氧化物层的所述导电体区域电连接。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于：
所述多个像素区域各自还具有所述漏极电极和所述像素电极在形成于所述层间绝缘层的接触孔内直接接触的接触部，
在从所述基板的法线方向看时，所述接触部在所述列方向上与所述薄膜晶体管相邻地配置。
6.如权利要求3或4所述的半导体装置，其特征在于：
所述多个栅极线包括与所述第一像素区域中的所述栅极电极电连接的第一栅极线，
在从所述基板的法线方向看时，所述第一栅极线包括第一部分和宽度比所述第一部分的宽度小的第二部分，
在从所述基板的法线方向看时，所述第一像素区域中的所述氧化物半导体层的至少一部分以与所述第一部分重叠的方式配置，所述连接配线或所述第一连接部跨所述第二部分地延伸设置。
7.如权利要求1～4中任一项所述的半导体装置，其特征在于：
所述金属氧化物层还包括半导体区域，
所述半导体区域位于所述金属氧化物层的周缘部。
8.如权利要求7所述的半导体装置，其特征在于：
所述层间绝缘层包括第一绝缘膜和设置在所述第一绝缘膜上的第二绝缘膜，
所述第一绝缘膜在所述金属氧化物层上具有开口，
所述导电体区域包括所述金属氧化物层中通过所述开口露出的部分，所述半导体区域包括所述金属氧化物层中被所述第一绝缘膜覆盖的部分。
9.如权利要求8所述的半导体装置，其特征在于：
所述层间绝缘层中位于所述金属氧化物层的所述导电体区域与所述像素电极之间的部分包括所述第二绝缘膜，并且不包括所述第一绝缘膜。
10.如权利要求1～4中任一项所述的半导体装置，其特征在于：
所述氧化物半导体层和所述金属氧化物层包括In、Ga和Zn中的至少1种金属元素。
11.如权利要求10所述的半导体装置，其特征在于：
所述氧化物半导体层和所述金属氧化物层包括结晶部分。
12.一种半导体装置的制造方法，该半导体装置包括：基板；排列成具有行方向和列方向的矩阵状的多个像素区域；配置在所述多个像素区域中的各个像素区域的薄膜晶体管；各自与所述行方向大致平行地延伸设置的多个栅极线；和各自与所述列方向大致平行地延伸设置的多个源极线，所述半导体装置的制造方法的特征在于：
所述多个像素区域包括在所述列方向上相邻的第一像素区域和第二像素区域，
所述半导体装置的制造方法包括：
在所述第一像素区域和所述第二像素区域各自中，
(a)在所述基板上，形成栅极电极和覆盖所述栅极电极的栅极绝缘层的工序；
(b)在所述栅极绝缘层上形成氧化物半导体膜，并对其进行图案化，由此分别形成氧化物半导体层和金属氧化物层的工序，其中，所述氧化物半导体层以至少一部分隔着所述栅极绝缘层与所述栅极电极重叠的方式配置；
(c)形成与所述氧化物半导体层接触的源极电极和漏极电极的工序；
(d)以覆盖所述源极电极和所述漏极电极与所述金属氧化物层的方式形成第一绝缘膜，在所述第一绝缘膜形成使所述漏极电极的一部分露出的第一开口和使所述金属氧化物层的一部分露出的第二开口的工序；
(e)对所述金属氧化物层中通过所述第二开口露出的部分进行导体化以形成导电体区域，并且使所述金属氧化物层中没有被导体化的部分作为半导体区域留下的工序；
(f)在所述第一绝缘膜上以及所述第一开口和所述第二开口内形成第二绝缘膜，将所述第二绝缘膜中位于所述第一开口内的部分除去，由此形成贯通所述第一绝缘膜和所述第二绝缘膜并且使所述漏极电极露出的接触孔的工序；和
(g)在所述第二绝缘膜上和所述接触孔内形成像素电极的工序，其中，所述像素电极配置成在所述接触孔内与所述漏极电极接触、并且隔着所述第二绝缘膜与所述金属氧化物层的所述导电体区域的至少一部分重叠。
13.如权利要求12所述的半导体装置的制造方法，其特征在于：
在所述工序(b)中，一体地形成所述第一像素区域和所述第二像素区域中的所述金属氧化物层。
14.如权利要求12所述的半导体装置的制造方法，其特征在于：
还包括形成将所述第一像素区域和所述第二像素区域中的所述金属氧化物层彼此电连接的连接配线的工序，所述连接配线与所述源极电极以及所述漏极电极由相同的导电膜形成。
15.如权利要求12所述的半导体装置的制造方法，其特征在于：
还包括形成彼此分离的第一连接部和第二连接部的工序，所述第一连接部配置成将所述第一像素区域和所述第二像素区域中的所述金属氧化物层连接，所述第二连接部配置成将所述第二像素区域和在所述列方向上与所述第二像素区域相邻的另一个像素区域中的所述金属氧化物层连接。
CN201480066869.4A 2013-12-10 2014-08-28 半导体装置及其制造方法 Expired - Fee Related CN105814481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013254917 2013-12-10
JP2013-254917 2013-12-10
PCT/JP2014/072615 WO2015087586A1 (ja) 2013-12-10 2014-08-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105814481A CN105814481A (zh) 2016-07-27
CN105814481B true CN105814481B (zh) 2018-09-18

Family

ID=53370905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480066869.4A Expired - Fee Related CN105814481B (zh) 2013-12-10 2014-08-28 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9613990B2 (zh)
JP (1) JP6181203B2 (zh)
CN (1) CN105814481B (zh)
TW (1) TWI600165B (zh)
WO (1) WO2015087586A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2016104216A1 (ja) * 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
WO2016199680A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
WO2017221815A1 (ja) * 2016-06-23 2017-12-28 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
WO2018181142A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法
CN110462802A (zh) * 2017-04-12 2019-11-15 三菱电机株式会社 薄膜晶体管基板及其制造方法
US11482185B2 (en) * 2017-08-01 2022-10-25 Sharp Kabushiki Kaisha Method for driving display device, and display device
WO2019186924A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
CN108647669A (zh) * 2018-05-22 2018-10-12 武汉天马微电子有限公司 显示模组及其制备方法和显示装置
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
JP7496208B2 (ja) * 2019-12-23 2024-06-06 株式会社ジャパンディスプレイ 検出装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
JP7508336B2 (ja) * 2020-10-26 2024-07-01 株式会社ジャパンディスプレイ 半導体基板及び表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123259A (zh) * 2006-08-08 2008-02-13 三菱电机株式会社 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN103053014A (zh) * 2010-08-07 2013-04-17 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置
WO2013172185A1 (ja) * 2012-05-14 2013-11-21 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
WO2010032629A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
WO2011148537A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123259A (zh) * 2006-08-08 2008-02-13 三菱电机株式会社 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN103053014A (zh) * 2010-08-07 2013-04-17 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置
WO2013172185A1 (ja) * 2012-05-14 2013-11-21 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN105814481A (zh) 2016-07-27
TWI600165B (zh) 2017-09-21
US20160380006A1 (en) 2016-12-29
TW201526245A (zh) 2015-07-01
US9613990B2 (en) 2017-04-04
JPWO2015087586A1 (ja) 2017-03-16
WO2015087586A1 (ja) 2015-06-18
JP6181203B2 (ja) 2017-08-16

Similar Documents

Publication Publication Date Title
CN105814481B (zh) 半导体装置及其制造方法
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN110931508B (zh) 有源矩阵基板及其制造方法
CN110931505B (zh) 显示装置
CN112071860B (zh) 有源矩阵基板以及其制造方法
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN111722446B (zh) 有源矩阵基板的制造方法
WO2016199680A1 (ja) 半導体装置およびその製造方法
CN112054031B (zh) 有源矩阵基板及其制造方法
US11302718B2 (en) Active matrix substrate and production method therefor
CN104285286A (zh) 半导体装置及其制造方法
US11721704B2 (en) Active matrix substrate
CN113257835A (zh) 有源矩阵基板及其制造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
WO2015125685A1 (ja) アクティブマトリクス基板およびその製造方法
CN108292685B (zh) 半导体装置和半导体装置的制造方法
CN107851668B (zh) 半导体装置及其制造方法
JP6218923B2 (ja) 半導体装置およびその製造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
JP2023163682A (ja) アクティブマトリクス基板および液晶表示装置
JP2022135619A (ja) アクティブマトリクス基板およびその製造方法
CN117276285A (zh) 有源矩阵基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180918

Termination date: 20200828

CF01 Termination of patent right due to non-payment of annual fee