CN105097916A - Mos晶体管器件及其制作方法 - Google Patents

Abstract

本申请提供了一种MOS晶体管器件及其制作方法。该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，MOS晶体管器件包括：衬底，具有一个或相互隔离的多个凹槽；栅极结构，设置在衬底上，栅极结构包括：第一栅极部，设置在凹槽中；第二栅极部，设置在第一栅极部以及裸露的衬底的表面上。栅极结构的第一栅极部设置在凹槽中，从而使该MOS晶体管器件的沟道的实际宽度大小相比于现有技术的沟道宽度增大，即凹槽的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron，且本领域技术人员可以控制凹槽的大小进而避免由于衬底减薄对器件性能造成的负面影响。

Description

MOS晶体管器件及其制作方法

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种MOS晶体管器件及其制作方法。

背景技术

MOSFET(金属氧化物半导体场效应晶体管)作为一种基本的半导体单元结构，在电源管理芯片(powermanagementIC)中应用广泛。由于电源管理芯片的功能需要，应用于其中的MOS晶体管需要具有较大的通电电流和较低的导通电阻(Ron)，通过减小Ron，可增加在给定时间段内MOS开关的次数，并且因此可获得更高的处理速度和每个开关事件更低的能量消耗。

目前，普遍认为MOS晶体管的沟道长度和沟道宽度与导通电阻的大小密切相关，较大的宽度导致较小的Ron，较小的长度导致较小的Ron。其中图1-A和1-B示出了一种常规的MOS晶体管器件的结构示意图，其中，衬底100’上设置有栅极结构200’、浅沟槽隔离结构300’、源极500’和漏极600’，且栅极结构200’的侧壁上设置有侧墙400’。然而，在减小Ron时，如果MOS沟道宽度增加，则MOS的面积可能增加，增加的MOS面积可导致在芯片在相同面积中具有较小计算能力，或者导致芯片更大，增加制造成本。申请号为200780051901.1的中国专利申请公开了一种减小Ron的技术，该技术包括镜像化两个基本MOS结构，使每个结构的漏极区重叠，进而增加了沟道的有效宽度，进而在降低了Ron的同时，保持结构的总面积不变，并以此为基础申请了一系列相关专利。但是该技术的实施流程复杂，使整个MOS晶体管的结构也变得较为复杂。

此外，在对导通电阻进行模拟计算后，发现硅衬底中本身也存在导通电阻，因此也有技术人员采用减薄硅衬底的方式减小导通电阻，如申请号为201110305952.0的中国专利申请中记载的功率MOS晶体管器件及其制备方法。但是该制备方法流程复杂且硅衬底的减薄后对器件的其他功能也会产生负面影响，且影响其他步骤的实施。

由此可见，现有技术中降低Ron的技术较为复杂且同时对MOS晶体管的其他性能产生负面影响，因此亟需一种更为简单，适于工业化实施的技术来降低MOS晶体管的Ron。

发明内容

本申请旨在提供一种MOS晶体管器件及其制作方法，以解决现有技术中降低Ron的技术较为复杂的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MOS晶体管器件，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，MOS晶体管器件包括：衬底，具有一个或相互隔离的多个凹槽；栅极结构，设置在衬底上，栅极结构包括：第一栅极部，设置在凹槽中；第二栅极部，设置在第一栅极部以及裸露的衬底的表面上。

进一步地，上述凹槽的开口沿第一方向延伸的边长为第一边长，凹槽的开口沿第二方向延伸的边长为第二边长，第一边长大于第二边长。

进一步地，上述栅极结构沿第一方向延伸的长度小于或等于第一边长。

进一步地，上述凹槽为多个，且沿第二方向排列。

进一步地，上述凹槽的深度为衬底厚度的10～50％。

进一步地，上述栅极结构包括：栅氧化层，设置在衬底的表面上；多晶硅层，设置在栅氧化层上。

进一步地，上述MOS晶体管器件还包括：浅沟槽隔离结构，浅沟槽隔离结构在衬底上划分出MOS晶体管器件的有源区；侧墙，设置在栅极结构的侧壁上；源极，设置在栅极结构的沿第二方向延伸的一侧的衬底中；漏极，远离源极设置在沿第二方向延伸的另一侧的衬底中，其中，栅极结构、侧墙、源极和漏极均设置在有源区中。

根据本申请的另一方面，提供了一种MOS晶体管器件的制作方法，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，该制作方法包括：步骤S1，在衬底上设置凹槽；步骤S2，在衬底具有凹槽的表面上设置栅极结构预形成物；步骤S3，刻蚀栅极结构预形成物，形成MOS晶体管器件的栅极结构，其中，位于凹槽中的栅极结构为第一栅极部，位于第一栅极部以及衬底表面上的栅极结构为第二栅极部。

进一步地，上述步骤S2包括：在衬底具有凹槽的表面上设置氧化物；在氧化物上设置多晶硅，形成栅极结构预形成物。

进一步地，上述步骤S1包括：在衬底上形成浅沟槽隔离结构，浅沟槽隔离结构在衬底上划分出MOS晶体管器件的有源区；在具有浅沟槽隔离结构的衬底上设置光刻胶；对光刻胶进行图形化处理形成第一光刻胶掩膜，第一光刻胶掩膜具有一个或相互隔离的多个第二开口，第二开口位于有源区内欲设置栅极结构的衬底表面上；在第一光刻胶掩膜的保护下，对衬底进行刻蚀形成一个或相互隔离的多个凹槽。

进一步地，上述步骤S1包括：在衬底上设置光刻胶；对光刻胶进行图形化处理形成第二光刻胶掩膜，第二光刻胶掩膜在欲设置浅沟槽隔离结构的位置具有第一开口，在欲设置栅极结构的位置具有一个或相互隔离的多个第二开口；在第二光刻胶掩膜的保护下，对衬底进行刻蚀形成浅沟槽和凹槽，浅沟槽在衬底上划分出MOS晶体管器件的有源区，凹槽位于有源区内欲设置栅极结构的衬底表面上；向浅沟槽和凹槽中填充隔离材料，并对隔离材料进行化学机械抛光，得到浅沟槽隔离结构和填充凹槽；去除填充凹槽中的隔离材料，得到凹槽。

进一步地，刻蚀上述衬底的过程采用化学干法刻蚀或化学湿法刻蚀实施。

进一步地，上述第二开口沿第一方向延伸的边长为第一边长，第二开口沿第二方向延伸的边长为第二边长，第一边长大于第二边长。

进一步地，上述栅极结构沿第一方向延伸的长度小于或等于第一边长。

进一步地，上述第二开口为多个，且沿第二方向排列。

进一步地，上述凹槽的深度为衬底厚度的10～50％。

进一步地，上述制作方法在形成栅极结构之后还包括：在栅极结构的侧壁上设置侧墙；以栅极结构和侧墙为掩膜，进行源漏极注入，形成源极和漏极。

应用本申请的技术方案，将栅极结构的第一栅极部设置在凹槽中，从而使该MOS晶体管器件的沟道的实际宽度大小相比于现有技术的沟道宽度增大，即凹槽的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron，且本领域技术人员可以控制凹槽的大小进而避免由于衬底减薄对器件性能造成的负面影响。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1-A示出了现有技术中常规的MOS晶体管器件的俯视示意图；

图1-B示出了沿图1-A所示的A-A线的剖面结构示意图；

图2-A示出了本申请一种优选实施方式所提供的MOS晶体管器件的俯视示意图；

图2-B示出了沿图2-A所示的A-A线的剖面结构示意图；

图2-C示出了沿图2-A所示的B-B线的剖面结构示意图；

图2-D示出了沿图2-A所示的C-C线的剖面结构示意图；

图3示出了本申请又一种优选的实施方式提供的MOS晶体管器件的制作方法的流程示意图；

图4-A至图8-D示出了实施图3各步骤后得到的器件的结构示意图，其中，

图4-A示出了在衬底上形成浅沟槽隔离结构后的剖面结构示意图；

图4-B示出了在图4-A所示的衬底上设置光刻胶，对光刻胶进行图形化处理形成第一光刻胶掩膜后的剖面结构示意图；

图4-C示出了在衬底上设置光刻胶并对光刻胶进行图形化处理形成第二光刻胶掩膜后的剖面结构示意图；

图4-D示出了在图4-C所示的第二光刻胶掩膜的保护下，对衬底进行刻蚀形成浅沟槽和凹槽后的剖面结构示意图；

图4-E示出了向图4-D所示的浅沟槽和凹槽中填充隔离材料，并对隔离材料进行化学机械抛光，得到浅沟槽隔离结构和填充凹槽后的剖面结构示意图；

图4-F示出了沿图4-E所示的A-A线的剖面结构示意图；

图4-G示出了沿图4-E所示的B-B线的剖面结构示意图；

图4-H示出了沿图4-E所示的C-C线的剖面结构示意图；

图5-A示出了在图4-B或图4-H所示的衬底上形成多个凹槽后的剖面结构示意图；

图5-B示出了沿图5-A所示的A-A线的剖面结构示意图；

图5-C示出了沿图5-A所示的B-B线的剖面结构示意图；

图5-D示出了沿图5-A所示的C-C线的剖面结构示意图；

图6-A示出了在图5-A至5-D所示的衬底具有凹槽的表面上设置栅极结构预形成物后的剖面结构示意图；

图6-B示出了沿图6-A所示的A-A线的剖面结构示意图；

图6-C示出了沿图6-A所示的B-B线的剖面结构示意图；

图6-D示出了沿图6-A所示的C-C线的剖面结构示意图；

图7-A示出了对图6-A至6-D所示的栅极结构预形成物进行刻蚀，形成栅极结构后的剖面结构示意图；

图7-B示出了沿图7-A所示的A-A线的剖面结构示意图；

图7-C示出了沿图7-A所示的B-B线的剖面结构示意图；

图7-D示出了沿图7-A所示的C-C线的剖面结构示意图；

图8-A示出了在图7-A至7-D所示的栅极结构的侧壁上设置侧墙，然后以栅极结构和侧墙为掩膜进行源漏极注入形成源极和漏极后的剖面结构示意图；

图8-B示出了沿图8-A所示的A-A线的剖面结构示意图；

图8-C示出了沿图8-A所示的B-B线的剖面结构示意图；以及

图8-D示出了沿图8-A所示的C-C线的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有降低Ron的技术较为复杂且同时对MOS晶体管的其他性能产生负面影响，为了解决如上问题，本申请提出了一种MOS晶体管器件及其制作方法。

本申请一种优选的实施方式提供了一种MOS晶体管器件，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，图2-A至2-D示出了该MOS晶体管器件的结构示意图。该MOS晶体管器件包括：衬底100和栅极结构200，衬底100具有相互隔离的一个或相互隔离的多个凹槽101；栅极结构200设置在衬底100上，该栅极结构200包括：第一栅极部201，设置在凹槽101中；第二栅极部202，设置在第一栅极部201以及裸露的衬底100的表面上。

具有上述结构的MOS晶体管器件，将栅极结构200的第一栅极部201设置在凹槽101中，从而使该MOS晶体管器件的沟道的实际宽度大小相比于现有技术的沟道宽度增大，即凹槽101的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron，且本领域技术人员可以控制凹槽101的大小进而避免由于衬底100减薄对器件性能造成的负面影响。

本申请所设置的凹槽101是为了增加沟道的宽度，而尽可能避免延长沟道长度，因此本申请优选上述凹槽101的开口沿第一方向延伸的边长为第一边长，凹槽101的开口沿第二方向延伸的边长为第二边长，第一边长大于第二边长。

为了避免源漏极与栅极结构200之间产生过多的过电流，影响器件整体电流的增加，优选上述栅极结构200沿第一方向延伸的长度小于或等于第一边长。

为了进一步增加沟道宽度，优选上述凹槽101为多个，且沿第二方向排列。将多个凹槽101在第二方向上排列，每个凹槽101的侧壁由槽底向开口方向延伸的距离都能够作为本申请的沟道宽度的一部分，因此能够进一步增加沟道宽度。

本领域技术人员可以根据实际器件的性能需求，通过设置凹槽101的数量和深度来调节器件的Ron的大小，本申请优选上述凹槽101的深度为衬底100厚度的10～50％。

如图2-A至2-D所示，本申请的栅极结构200包括栅氧化层21和多晶硅层22，栅氧化层21设置在衬底100的表面上；多晶硅层22设置在栅氧化层21上。利用上述栅氧化层21实现多晶硅层22与衬底100的隔离。

在本申请另一种优选的实施方式中，上述具有凹槽101的MOS晶体管器件还包括浅沟槽隔离结构300、侧墙400、源极500和漏极600，浅沟槽隔离结构300在衬底100上划分出MOS晶体管器件的有源区；侧墙400设置在栅极结构200的侧壁上；源极500设置在栅极结构200的沿第二方向延伸的一侧的衬底100中；漏极600远离源极500设置在沿第二方向延伸的另一侧的衬底100中，其中，栅极结构200、侧墙400、源极500和漏极600均设置在有源区中。

本申请又一种优选的实施方式还提供了一种MOS晶体管器件的制作方法，其中图3示出了该制作方法的流程示意图，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，该制作方法包括：步骤S1，在衬底100上设置凹槽101；步骤S2，在衬底100具有凹槽101的表面上设置栅极结构预形成物；步骤S3，刻蚀栅极结构预形成物，形成MOS晶体管器件的栅极结构200，其中，栅极结构200的位于凹槽101中的部分为第一栅极部201，栅极结构200的位于第一栅极部201以及衬底100表面上的部分为第二栅极部202。

上述制作方法通过在衬底100上设置凹槽101，进而在凹槽中也设置部分栅极结构200，即本申请的栅极结构200具有设置在凹槽101中的第一栅极部201和设置于衬底100表面上的第二栅极部202，凹槽101的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron；而且上述流程只需要在设置栅极结构200之前在衬底100上形成凹槽101，对MOS晶体管器件的其他操作步骤不会产生负面影响，便于实际工艺中的推广应用。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先，在衬底100上设置凹槽101，该凹槽101的结构可以参见形成图5-A至5-D。上述凹槽101的设置过程可以采用本领域常用的干法刻蚀或者湿法刻蚀实施，优选干法刻蚀。本申请提供了两种凹槽101的设置过程，以下将结合附图对该两种过程进行说明。

其中一种方式包括：在衬底100上形成图4-A所示的浅沟槽隔离结构300，该浅沟槽隔离结构300在衬底100上划分出MOS晶体管器件的有源区；在图4-A所示的具有浅沟槽隔离结构300的衬底100上设置光刻胶；对光刻胶进行图形化处理形成图4-B所示的第一光刻胶掩膜701，第一光刻胶掩膜701具有一个或相互隔离的多个第二开口，第二开口位于有源区内欲设置栅极结构200的衬底100表面上；在图4-B所示的第一光刻胶掩膜701的保护下，对衬底100进行刻蚀形成一个或相互隔离的多个凹槽101，其中图5-D示出了具有多个凹槽101的剖面结构示意图。

上述过程为先进行浅沟槽隔离结构300的制作，然后再进行凹槽101的制作，其中浅沟槽隔离结构300的制作可以采用本领域常用的刻蚀、填充、抛光的过程实施；在形成浅沟槽隔离结构300后在衬底100上设置第一光刻胶掩膜701，使欲设置栅极结构200的区域内形成开口，并且对衬底100进行刻蚀时，该第一光刻胶掩膜701保护下的衬底100不受损伤，完成凹槽101的刻蚀。如上所描述的，该刻蚀过程优选采用具有各向异性的干法刻蚀实施，从而使所形成的凹槽101的侧壁较为平整，进而使设置于其上的栅极结构200的表面也较为平整，优化了最后所形成的MOS晶体管器件的性能。上述过程需要对衬底100进行两次刻蚀分别形成浅沟槽隔离结构的浅沟槽和上述凹槽，刻蚀过程较为复杂，但是将浅沟槽隔离结构300和凹槽101进行分别制作，可以灵活调节两者的尺寸，适用于各种规格的器件的要求。

另一种形成凹槽101的方式包括：在衬底100上设置光刻胶；对光刻胶进行图形化处理形成图4-C所示的第二光刻胶掩膜702，第二光刻胶掩膜702在欲设置浅沟槽隔离结构300的位置具有第一开口，在欲设置栅极结构200的位置具有一个或相互隔离的多个第二开口；在图4-C所示的第二光刻胶掩膜702的保护下，对衬底100进行刻蚀形成图4-D所示的浅沟槽301和凹槽101，浅沟槽301在衬底100上划分出MOS晶体管器件的有源区，凹槽101位于有源区内欲设置栅极结构200的衬底100表面上；向图4-D所示的浅沟槽301和凹槽101中填充隔离材料，并对隔离材料进行化学机械抛光，得到图4-E至图4-H所示的浅沟槽隔离结构300和填充凹槽101’；去除图4-E至图4-H所示的填充凹槽101’中的隔离材料，得到凹槽101，其中图5-D示出了具有多个凹槽101的剖面结构示意图。

上述过程在刻蚀形成浅沟槽的同时刻蚀形成凹槽101，然后向浅沟槽301和凹槽101中填充隔离材料并对隔离材料进行化学机械抛光后形成浅沟槽隔离结构300，此时，可以采用刻蚀法去除凹槽101中的隔离材料，重新得到上述凹槽101。上述浅沟槽与凹槽同时形成的过程对衬底100进行一次刻蚀，然后再去除填充于凹槽101中的隔离材料，该过程也需要掩模板、光刻胶等，因此其复杂程度与第一种方法基本相同。上述两种形成凹槽101的过程各有优劣，本领域技术人员可以依据实际的工艺条件进行选择或优化。

本申请所设置的凹槽101是为了增加沟道的宽度，而尽可能避免延长沟道长度，因此本申请优选上述第二开口沿第一方向延伸的边长为第一边长，第二开口沿第二宽度方向延伸的边长为第二边长，第一边长大于第二边长。

本申请优选栅极结构200沿第一方向延伸的长度小于或等于第一边长，能够避免源漏极与栅极结构200之间产生过多的过电流，影响器件电流的增加。

为了进一步增加沟道宽度，优选上述第二开口为多个，且沿第二方向排列。将多个第二开口在第二方向上排列，形成在第二方向上排列的多个凹槽101，每个凹槽101的侧壁由槽底向开口方向延伸的距离都能够作为本申请的沟道宽度的一部分，因此能够进一步增加沟道宽度。

本领域技术人员可以根据实际器件的性能需求根据所设置的凹槽101的数量和深度调节器件的Ron的大小，本申请优选上述凹槽101的深度为衬底100厚度的10～50％。

在形成凹槽101之后，在图5-A至5-D所示的衬底100具有凹槽101的表面上设置图6-A至6-D所示的栅极结构预形成物。由图6-A至6-D可以看出，部分栅极结构预形成物设置在凹槽101中。

优选上述形成栅极结构预形成物的过程包括：在衬底100具有凹槽101的表面上设置氧化物21’；在氧化物21’上设置多晶硅22’，形成上述栅极结构预形成物，上述氧化物21’和多晶硅22’的形成过程均可以采用沉积法形成，氧化物的形成方法还可以采用氧化生长法形成。形成的过程和条件均可以现有技术为参考进行实施，在此不再赘述。

在形成上述栅极结构预形成物后，对该栅极结构预形成物进行刻蚀，形成图7-A至7-D所示的栅极结构200。上述刻蚀也可以采用本领域常规的化学湿法刻蚀或化学干法刻蚀，优选干法刻蚀。由图7-B至7-D可以看出，栅极结构200一部分位于凹槽101中，另一部分位于衬底100的表面上，且栅极结构200的底面增加，

本申请优选在形成栅极结构200之后，优选还包括：在图7-A至7-D所示的栅极结构200的侧壁上设置侧墙400；然后以栅极结构200和侧墙400为掩膜，进行源漏极注入，形成图8-A至8-C中的源极500和漏极600。

尤其是沿沟道宽度方向上增加尤为明显。且当栅极结构200沿第一方向延伸的长度小于第一边长时，部分源极500和漏极600也位于上述凹槽101，能够避免源漏极与栅极结构200之间产生过多的过电流，影响器件电流的增加。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的MOS晶体管器件将栅极结构的第一栅极部设置在凹槽中，从而使该MOS晶体管器件的沟道的实际宽度大小相比于现有技术的沟道宽度增大，即凹槽的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron，且本领域技术人员可以控制凹槽的大小进而避免由于衬底减薄对器件性能造成的负面影响；

2)本申请的MOS晶体管器件的制作方法，只需要在设置栅极结构之前在衬底上形成凹槽，对MOS晶体管器件的其他操作步骤不会产生负面影响，便于实际工艺中的推广应用。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (17)

1.一种MOS晶体管器件，其特征在于，所述MOS晶体管器件的沟道长度方向为第一方向，

沟道宽度方向为第二方向，所述MOS晶体管器件包括：

衬底，具有一个或相互隔离的多个凹槽；

栅极结构，设置在所述衬底上，所述栅极结构包括：

第一栅极部，设置在所述凹槽中；

第二栅极部，设置在所述第一栅极部以及裸露的所述衬底的表面上。

2.根据权利要求1所述的MOS晶体管器件，其特征在于，所述凹槽的开口沿所述第一方向延伸的边长为第一边长，所述凹槽的开口沿所述第二方向延伸的边长为第二边长，所述第一边长大于所述第二边长。

3.根据权利要求2所述的MOS晶体管器件，其特征在于，所述栅极结构沿所述第一方向延伸的长度小于或等于所述第一边长。

4.根据权利要求1至3中任一项所述的MOS晶体管器件，其特征在于，所述凹槽为多个，且沿所述第二方向排列。

5.根据权利要求1至3中任一项所述的MOS晶体管器件，其特征在于，所述凹槽的深度为所述衬底厚度的10～50％。

6.根据权利要求1至3中任一项所述的MOS晶体管器件，其特征在于，所述栅极结构包括：

栅氧化层，设置在所述衬底的表面上；

多晶硅层，设置在所述栅氧化层上。

7.根据权利要求1至3中任一项所述的MOS晶体管器件，其特征在于，所述MOS晶体管器件还包括：

浅沟槽隔离结构，所述浅沟槽隔离结构在所述衬底上划分出所述MOS晶体管器件的有源区；

侧墙，设置在所述栅极结构的侧壁上；

源极，设置在所述栅极结构的沿所述第二方向延伸的一侧的所述衬底中；

漏极，远离所述源极设置在沿所述第二方向延伸的另一侧的所述衬底中，其中，所述栅极结构、所述侧墙、所述源极和所述漏极均设置在所述有源区中。

8.一种MOS晶体管器件的制作方法，其特征在于，所述MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，所述制作方法包括：

步骤S1，在衬底上设置凹槽；

步骤S2，在所述衬底具有所述凹槽的表面上设置栅极结构预形成物；

步骤S3，刻蚀所述栅极结构预形成物，形成所述MOS晶体管器件的栅极结构，其中，位于所述凹槽中的栅极结构为第一栅极部，位于所述第一栅极部以及所述衬底表面上的栅极结构为第二栅极部。

9.根据权利要求8所述的制作方法，其特征在于，所述步骤S2包括：

在所述衬底具有所述凹槽的表面上设置氧化物；

在所述氧化物上设置多晶硅，形成所述栅极结构预形成物。

10.根据权利要求8所述的制作方法，其特征在于，所述步骤S1包括：

在所述衬底上形成浅沟槽隔离结构，所述浅沟槽隔离结构在所述衬底上划分出所述MOS晶体管器件的有源区；

在具有所述浅沟槽隔离结构的所述衬底上设置光刻胶；

对所述光刻胶进行图形化处理形成第一光刻胶掩膜，所述第一光刻胶掩膜具有一个或相互隔离的多个第二开口，所述第二开口位于所述有源区内欲设置所述栅极结构的所述衬底表面上；

在所述第一光刻胶掩膜的保护下，对所述衬底进行刻蚀形成一个或相互隔离的多个凹槽。

11.根据权利要求8所述的制作方法，其特征在于，所述步骤S1包括：

在所述衬底上设置光刻胶；

对所述光刻胶进行图形化处理形成第二光刻胶掩膜，所述第二光刻胶掩膜在欲设置浅沟槽隔离结构的位置具有第一开口，在欲设置所述栅极结构的位置具有一个或相互隔离的多个第二开口；

在所述第二光刻胶掩膜的保护下，对所述衬底进行刻蚀形成浅沟槽和凹槽，所述浅沟槽在所述衬底上划分出所述MOS晶体管器件的有源区，所述凹槽位于所述有源区内欲设置所述栅极结构的所述衬底表面上；

向所述浅沟槽和所述凹槽中填充隔离材料，并对所述隔离材料进行化学机械抛光，得到所述浅沟槽隔离结构和填充凹槽；

去除所述填充凹槽中的所述隔离材料，得到所述凹槽。

12.根据权利要求10或11所述的制作方法，其特征在于，刻蚀所述衬底的过程采用化学干法刻蚀或化学湿法刻蚀实施。

13.根据权利要求10或11所述的制作方法，其特征在于，所述第二开口沿所述第一方向延伸的边长为第一边长，所述第二开口沿所述第二方向延伸的边长为第二边长，所述第一边长大于所述第二边长。

14.根据权利要求13所述的制作方法，其特征在于，所述栅极结构沿所述第一方向延伸的长度小于或等于所述第一边长。

15.根据权利要求13所述的制作方法，其特征在于，所述第二开口为多个，且沿所述第二方向排列。

16.根据权利要求10或11所述的制作方法，其特征在于，所述凹槽的深度为所述衬底厚度的10～50％。

17.根据权利要求10或11所述的制作方法，其特征在于，所述制作方法在形成所述栅极结构之后还包括：

在所述栅极结构的侧壁上设置侧墙；

以所述栅极结构和所述侧墙为掩膜，进行源漏极注入，形成源极和漏极。