CN105049039A - 一种用于杂散抑制的小数分频电路 - Google Patents
一种用于杂散抑制的小数分频电路 Download PDFInfo
- Publication number
- CN105049039A CN105049039A CN201510394907.5A CN201510394907A CN105049039A CN 105049039 A CN105049039 A CN 105049039A CN 201510394907 A CN201510394907 A CN 201510394907A CN 105049039 A CN105049039 A CN 105049039A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency
- fractional
- frequency division
- division circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于信号源领域，具体公开了一种用于杂散抑制的小数分频电路。所述小数分频电路包括依次连接的鉴相器、环路滤波器和压控振荡器；此外，小数分频电路还包括分频器、同步模块和∑-Δ调制器；其中，压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；参考时钟信号分为两路，一路进行二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑-Δ调制器产生的分频比拍打入分频器；分频器产生的分频时钟信号一路进入鉴相器，另一路进入∑-Δ调制器并作为∑-Δ调制器的时钟信号。相对于现有技术中的小数分频电路，本发明增加了分频器和同步模块，同时在FPGA内部添加随机抖动模块抑制极限环现象，进一步减小了杂散。
Description
技术领域
本发明属于信号源领域，涉及一种用于杂散抑制的小数分频电路。
背景技术
随着现代雷达和无线电通信技术等的发展，各种电子设备对其内部应用或系统测试使用的频率合成器不断提出更高的要求。其中，重要的一点就是要有极高的频率分辨率和优良的相位噪声。如用于计量定标的高性能合成信号发生器通常就要求其频率合成器的输出频率分辨率达到赫兹量级甚至更高。为满足系统对高频率分辨率低噪声的要求，小数频率合成技术近年来得到了很多应用。然而，由于对环路反馈分频比的控制，必然会产生相位扰动和寄生信号，带来严重的小数杂散。其中，∑-Δ调制技术具有抑制杂散和相位噪声的能力。但是从国外推出的小数频率合成器集成芯片的技术指标来看，其频率分辨率、相位噪声和杂散抑制等都难以满足高品质信号源的要求。
锁相式小数分频频率合成器以在同样的参考频率下实现更高的频率分辨率的优点逐渐取代了传统的整数分频频率合成器。然而在现有的技术条件下，还无法实现小数分频，只能用可变整数分频器采用一种平均的方法来实现小数分频的功能。但这种平均式小数分频器本身存在一定缺陷。当环路锁定时，输入到鉴相器两端信号的频率之间存在一定的相位差，然而这个相位差会随着时间不断的积累，当相位差正好为2π时，会进入另外一个循环周期，由于相位误差信号是一个周期的阶梯型电压，其中的低频分量不受环路滤波器的影响直接调制在VCO上，使得VCO输出信号产生很大杂散。目前小数分频电路的基本结构如图1所示。
∑-Δ调制技术类似于一种抖动技术，通过控制分频器的分频比，打乱控制序列原有的周期性，从而达到消除杂散的目的，同时具有噪声整形的能力，能通过过采样将低频噪声能量推移到高频，使得频率合成器带内相位噪声大大降低。∑-Δ调制器虽然能够在一定程度上减小杂散，但由于数字表述的局限性，其归一化输入只能是有理分数，而调制器对归一化输入为有理分数非常敏感，其中最为敏感的为调制器输出序列的极限环现象(LimitCycle)，即调制器输出序列呈现周期性。从数字系统观点来看，调制器是由一系列数字运算单元和寄存器所组成的有限状态机，必然会产生周期性输出序列。因此，对于归一化输入为有理分数的调制器来说，周期性是其基本特征。输出序列的周期取决于输入，内部机制及其初始状态以及调制器的具体结构。党输出序列的周期非常短，量化噪声功率分布在采样频率有限个数频率点上，导致调制器量化噪声谱分量(IdleTone)的产生，进而恶化频率合成器输出信号的频谱纯度。综上，目前现有技术中的小数分频电路存在如下缺点：1、ASIC芯片频率合成器，周期长，成本高，小数频率精度不高，功能单一，无法进行调频调相等功能，内部的随进抖动方案尚未给出。2、电路板级数模混合电路的频率合成器，由于内部时钟抖动和电路延迟和数模混混合电路接口的不匹配等原因，输出分频比存在不稳定状态，造成输出信号杂散和相位噪声恶化。3、FPGA的∑-Δ调制器存在极限环现象，造成信号杂散恶化。
发明内容
针对现有技术中存在的上述技术问题，本发明提出了一种用于杂散抑制的小数分频电路，其采用如下技术方案：
一种用于杂散抑制的小数分频电路，包括依次连接的鉴相器、环路滤波器和压控振荡器；所述小数分频电路还包括分频器、同步模块和∑-Δ调制器；其中，
压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；
参考时钟信号分为两路，一路进行二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑-Δ调制器产生的分频比拍打入分频器；
分频器产生的分频时钟信号至少分为两路，一路进入鉴相器反馈鉴相信号，另一路进入∑-Δ调制器并作为所述∑-Δ调制器的时钟信号。
进一步，所述小数分频电路还包括随机抖动模块，用于产生1bit随机序列并输入到∑-Δ调制器内；分频器产生的分频时钟信号还有一路进入随机抖动模块并作为所述随机抖动模块的时钟信号。
进一步，所述随机抖动模块包括用于产生1bit随机序列的线性移位寄存器，线性移位寄存器的位数为5～12位。
进一步，所述1bit随机序列的输入位置为∑-Δ调制器内小数位的最低位或∑-Δ调制器内中累加器的进位端。
进一步，所述参考时钟信号由晶振产生，频率范围为2～200MHz。
进一步，所述环路滤波器采用有源积分滤波器。
进一步，所述压控振荡器的输出范围为3～10GHz。
进一步，所述分频器为整数可编程分频器，分频范围为1～512。
进一步，所述∑-Δ调制器采用三级或者四级调制。
本发明具有如下优点：
1、针对ASIC芯片的频率合成器，设计周期长，成本高，功能不灵活等缺点，本发明采用电路板级的数模混合电路实现低成本高性能频率合成器，成本大大降低，周期降低，小数分频精度和功能设计灵活，相位噪声和杂散水平大大提高；2、针对基于FPGA的∑-Δ调制器由于内部时钟抖动和电路延迟等原因造成的输出信号杂散和相位噪声恶化的问题，本发明采用外部分频比同步模块克服其缺点；3、针对∑-Δ调制器的极限环现象，本发明加入随机抖动模块，进一步打乱调制周期，大大抑制了杂散和相位噪声。
附图说明
图1为现有技术中小数分频电路的结构框图；
图2为本发明中一种用于杂散抑制的小数分频电路的结构框图；
其中，1-鉴相器，2-环路滤波器，3-压控振荡器，4-分频器，5-同步模块，6-∑-Δ调制器，7-随机抖动模块，8-二分频分频器，9-参考时钟信号。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
一种用于杂散抑制的小数分频电路，包括鉴相器1、环路滤波器2、压控振荡器3、分频器4、同步模块5、∑-Δ调制器6、随机抖动模块7和二分频分频器8。
其中，鉴相器1、环路滤波器2、压控振荡器3、分频器4、同步模块5和二分频分频器8均为模拟电路器件；∑-Δ调制器6和随机抖动模块7为数字电路器件，在FPGA中实现。
二分频分频器8、鉴相器1、环路滤波器2和压控振荡器3依次连接。
压控振荡器3的输出信号，一路直接输出，另一路反馈至分频器4。
参考时钟信号(CLK0)9由噪声很低的晶振产生，频率范围为2～200MHz。
参考时钟信号9分为两路：
一路经二分频分频器8进行二分频后进入鉴相器1作为鉴相参考时钟信号(CLK1)；
另一路作为同步模块5的时钟信号，用于将∑-Δ调制器6产生的分频比拍打入分频器4，以减小数字电路的时钟抖动和倾斜，进而减小杂散。
由于本发明在∑-Δ调制器6和分频器4中间加入了同步模块5，一方面抑制数字电路和模拟电路之间的串扰，另一方面对FPGA内部的延迟和抖动造成的分频比输出的不稳定状态有抑制作用，因此可抑制杂散。其中，同步模块5的时钟为鉴相参考时钟信号频率的两倍。
分频器4产生的分频时钟信号(CLK_DIV)一路进入鉴相器1反馈鉴相信号，另一路进入∑-Δ调制器6并作为∑-Δ调制器6的时钟信号。
环路滤波器2采用有源积分滤波器，压控振荡器3的输出范围为3～10GHz，分频器4为整数可编程分频器，分频范围为1～512。
∑-Δ调制器6为三级或者四级调制，用于打乱控制序列原有的周期性，进而抑制杂散。
随机抖动模块7包括线性移位寄存器，线性移位寄存器的位数为5～12位。线性移位寄存器用于产生1bit随机序列并输入到∑-Δ调制器6内。
该输入位置可以为∑-Δ调制器6内小数位的最低位或∑-Δ调制器6内中累加器的进位端。
随机抖动模块7是在∑-Δ调制器6的基础上抑制极限环现象，进一步打乱周期，从而具有更好的抑制杂散的能力。分频器4产生的分频时钟信号(CLK_DIV)还有一路进入随机抖动模块7，并作为随机抖动模块7的时钟信号。
本发明电路为杂散抑制的基础电路，在此电路基础上可添加扫频，调频调相同能。
当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。
Claims (9)
1.一种用于杂散抑制的小数分频电路，包括依次连接的鉴相器、环路滤波器和压控振荡器；其特征在于，所述小数分频电路还包括分频器、同步模块和∑-Δ调制器；其中，
压控振荡器的输出信号，一路直接输出，另一路反馈至分频器；
参考时钟信号分为两路，一路经过二分频后进入鉴相器作为鉴相参考时钟信号，另一路作为同步模块的时钟信号，用于将∑-Δ调制器产生的分频比拍打入分频器；
分频器产生的分频时钟信号至少分为两路，一路进入鉴相器反馈鉴相信号，另一路进入∑-Δ调制器并作为所述∑-Δ调制器的时钟信号。
2.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述小数分频电路还包括随机抖动模块，用于产生1bit随机序列并输入到∑-Δ调制器内；分频器产生的分频时钟信号还有一路进入随机抖动模块并作为所述随机抖动模块的时钟信号。
3.根据权利要求2所述的一种用于杂散抑制的小数分频电路，其特征在于，所述随机抖动模块包括用于产生1bit随机序列的线性移位寄存器，线性移位寄存器的位数为5～12位。
4.根据权利要求2所述的一种用于杂散抑制的小数分频电路，其特征在于，所述1bit随机序列的输入位置为∑-Δ调制器内小数位的最低位或∑-Δ调制器内中累加器的进位端。
5.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述参考时钟信号由晶振产生，频率范围为2～200MHz。
6.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述环路滤波器采用有源积分滤波器。
7.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述压控振荡器的输出范围为3～10GHz。
8.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述分频器为整数可编程分频器，分频范围为1～512。
9.根据权利要求1所述的一种用于杂散抑制的小数分频电路，其特征在于，所述∑-Δ调制器采用三级或者四级调制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510394907.5A CN105049039B (zh) | 2015-07-08 | 2015-07-08 | 一种用于杂散抑制的小数分频电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510394907.5A CN105049039B (zh) | 2015-07-08 | 2015-07-08 | 一种用于杂散抑制的小数分频电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105049039A true CN105049039A (zh) | 2015-11-11 |
| CN105049039B CN105049039B (zh) | 2017-12-01 |
Family
ID=54455276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510394907.5A Active CN105049039B (zh) | 2015-07-08 | 2015-07-08 | 一种用于杂散抑制的小数分频电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105049039B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106650877A (zh) * | 2016-11-25 | 2017-05-10 | 华东师范大学 | 最大化输出循环长度的输出反馈型增量总和调制器 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
| CN107248862A (zh) * | 2017-06-09 | 2017-10-13 | 芯海科技（深圳）股份有限公司 | 一种小数分频降低频率抖动电路及方法 |
| CN108566200A (zh) * | 2018-04-27 | 2018-09-21 | 上海顺久电子科技有限公司 | 一种分频器控制器电路、锁相环及芯片 |
| CN109936363A (zh) * | 2019-03-06 | 2019-06-25 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN110190847A (zh) * | 2019-04-26 | 2019-08-30 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| CN112039500A (zh) * | 2020-07-30 | 2020-12-04 | 博流智能科技（南京）有限公司 | 无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法 |
| WO2020244158A1 (en) * | 2019-06-05 | 2020-12-10 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| WO2021120836A1 (zh) * | 2019-12-20 | 2021-06-24 | 中兴通讯股份有限公司 | 一种频率合成器、频率合成方法、电子设备及存储介质 |
| CN113037282A (zh) * | 2021-02-25 | 2021-06-25 | 西安交通大学 | 一种基于电压均值的小数分频参考采样频率合成器 |
| CN114448525A (zh) * | 2021-12-28 | 2022-05-06 | 成都天贸科技有限公司 | 一种s频段扩频信号模拟源 |
| WO2023165216A1 (zh) * | 2022-03-03 | 2023-09-07 | 加特兰微电子科技(上海)有限公司 | 锁相环、雷达系统及随机化fmcw信号初始相位的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050216780A1 (en) * | 2004-03-29 | 2005-09-29 | Samsung Electronics Co., Ltd. | Clock signal generator circuit for serial bus communication |
| US20110050301A1 (en) * | 2009-08-25 | 2011-03-03 | Perrott Michael H | Phase Locked Loop Circuitry Having Switched Resistor Loop Filter Circuitry, and Methods of Operating Same |
| CN103155415A (zh) * | 2011-06-15 | 2013-06-12 | 旭化成微电子株式会社 | 分数-n频率合成器中用于消除环路增益改变时的相位跃变的消除系统 |
| CN104467826A (zh) * | 2014-12-18 | 2015-03-25 | 中国电子科技集团公司第五十四研究所 | 一种带加抖整形的△∑小数频率综合器 |
-
2015
- 2015-07-08 CN CN201510394907.5A patent/CN105049039B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050216780A1 (en) * | 2004-03-29 | 2005-09-29 | Samsung Electronics Co., Ltd. | Clock signal generator circuit for serial bus communication |
| US20110050301A1 (en) * | 2009-08-25 | 2011-03-03 | Perrott Michael H | Phase Locked Loop Circuitry Having Switched Resistor Loop Filter Circuitry, and Methods of Operating Same |
| CN103155415A (zh) * | 2011-06-15 | 2013-06-12 | 旭化成微电子株式会社 | 分数-n频率合成器中用于消除环路增益改变时的相位跃变的消除系统 |
| CN104467826A (zh) * | 2014-12-18 | 2015-03-25 | 中国电子科技集团公司第五十四研究所 | 一种带加抖整形的△∑小数频率综合器 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106650877B (zh) * | 2016-11-25 | 2019-08-23 | 华东师范大学 | 最大化输出循环长度的输出反馈型增量总和调制器 |
| CN106650877A (zh) * | 2016-11-25 | 2017-05-10 | 华东师范大学 | 最大化输出循环长度的输出反馈型增量总和调制器 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
| CN107248862A (zh) * | 2017-06-09 | 2017-10-13 | 芯海科技（深圳）股份有限公司 | 一种小数分频降低频率抖动电路及方法 |
| CN108566200A (zh) * | 2018-04-27 | 2018-09-21 | 上海顺久电子科技有限公司 | 一种分频器控制器电路、锁相环及芯片 |
| CN109936363A (zh) * | 2019-03-06 | 2019-06-25 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN109936363B (zh) * | 2019-03-06 | 2023-08-04 | 北京中创锐科信息技术有限公司 | 宽带小数分频锁相环系统及其杂散优化方法 |
| CN110190847B (zh) * | 2019-04-26 | 2023-06-02 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| CN110190847A (zh) * | 2019-04-26 | 2019-08-30 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| WO2020244158A1 (en) * | 2019-06-05 | 2020-12-10 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| US10879916B1 (en) | 2019-06-05 | 2020-12-29 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| WO2021120836A1 (zh) * | 2019-12-20 | 2021-06-24 | 中兴通讯股份有限公司 | 一种频率合成器、频率合成方法、电子设备及存储介质 |
| CN112039500A (zh) * | 2020-07-30 | 2020-12-04 | 博流智能科技（南京）有限公司 | 无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法 |
| CN113037282A (zh) * | 2021-02-25 | 2021-06-25 | 西安交通大学 | 一种基于电压均值的小数分频参考采样频率合成器 |
| CN114448525A (zh) * | 2021-12-28 | 2022-05-06 | 成都天贸科技有限公司 | 一种s频段扩频信号模拟源 |
| WO2023165216A1 (zh) * | 2022-03-03 | 2023-09-07 | 加特兰微电子科技(上海)有限公司 | 锁相环、雷达系统及随机化fmcw信号初始相位的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105049039B (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105049039B (zh) | 一种用于杂散抑制的小数分频电路 | |
| US8395428B2 (en) | Reference clock sampling digital PLL | |
| US8384452B1 (en) | Integrated jitter compliant low bandwidth phase locked loops | |
| US9543970B2 (en) | Circuit for digitizing phase differences, PLL circuit and method for the same | |
| US9479185B2 (en) | Modified delta-sigma modulator for phase coherent frequency synthesis applications | |
| US8891725B2 (en) | Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler | |
| CN105634481B (zh) | 一种应用于分数分频锁相环的低杂散线性化电路结构 | |
| CN103493377A (zh) | 锁相环中的杂散抑制 | |
| CN105024701B (zh) | 一种用于杂散抑制的分频比调制器 | |
| CN101217277B (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
| US12381563B2 (en) | Digital phase-locked loop and related merged duty cycle calibration scheme for frequency synthesizers | |
| US8995599B1 (en) | Techniques for generating fractional periodic signals | |
| CN102340308B (zh) | 一种小数分频频率合成器 | |
| JP7562411B2 (ja) | 周波数ロックループ、電子機器及び周波数生成方法 | |
| US20150116011A1 (en) | High-speed divide-by-1.5 circuit with 50 percent duty cycle | |
| WO2012173573A1 (en) | Frequency shift keying transmitter | |
| US8736325B1 (en) | Wide frequency range clock generation using a single oscillator | |
| EP2818946A1 (en) | Low quantization noise time-to-digital conversion | |
| US8390358B2 (en) | Integrated jitter compliant clock signal generation | |
| CN104702277A (zh) | 锁相环电路 | |
| WO2019178748A1 (zh) | 频率产生器 | |
| US8575973B1 (en) | Frequency synthesizer with zero deterministic jitter | |
| TWI411236B (zh) | 相位鎖定迴路電路 | |
| Tulisi et al. | Performance limits for open-loop fractional dividers | |
| Huang et al. | A wide-tuning-range and reduced-fractional-spurs synthesizer combining Σ-Δ fractional-N and integer Flying-Adder techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190225 Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province Patentee after: China Electronics Technology Instrument and Meter Co., Ltd. Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong Patentee before: The 41st Institute of CETC |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province Patentee after: CLP kesiyi Technology Co.,Ltd. Address before: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd. |