[go: up one dir, main page]

CN105009307B - 制造纳米结构的半导体发光元件的方法 - Google Patents

制造纳米结构的半导体发光元件的方法 Download PDF

Info

Publication number
CN105009307B
CN105009307B CN201480010929.0A CN201480010929A CN105009307B CN 105009307 B CN105009307 B CN 105009307B CN 201480010929 A CN201480010929 A CN 201480010929A CN 105009307 B CN105009307 B CN 105009307B
Authority
CN
China
Prior art keywords
layer
nanocores
light emitting
openings
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480010929.0A
Other languages
English (en)
Other versions
CN105009307A (zh
Inventor
车南求
金东浩
柳建旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105009307A publication Critical patent/CN105009307A/zh
Application granted granted Critical
Publication of CN105009307B publication Critical patent/CN105009307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供了一种制造纳米结构的半导体发光元件的方法，根据本发明的一方面的该方法包括步骤：在基层上形成具有多个开口的掩模；通过在基层的暴露的区域上生长第一导电半导体层来形成多个纳米芯，以填充其上的多个开口；部分地去除掩模，以暴露出多个纳米芯的侧部；在部分地去除掩模之后对多个纳米芯进行热处理；在热处理之后，通过在多个纳米芯的表面上依次生长有源层和第二导电半导体层来形成多个纳米发光结构；以及对多个纳米发光结构的上端进行平坦化，以暴露出纳米芯的上表面。

Description

制造纳米结构的半导体发光元件的方法
技术领域
本发明构思涉及一种用于制造纳米结构半导体发光装置的方法。
背景技术
诸如发光二极管(LED)的半导体发光装置作为包括发射光的材料的装置，可将在结半导体中通过电子和空穴的复合产生的能量转换为将要从其中发射的光。发光二极管广泛地用在照明装置和显示装置中并且用作光源，因此加速了其发展。
发明内容
技术问题
本发明构思的一方面提供了一种通过利用纳米结构所提供的优点来制造具有稳定发光效率的纳米结构半导体发光装置的方法。
技术方案
根据本发明构思的一方面，提供了一种制造纳米结构半导体发光装置的方法，包括以下步骤：在基层上形成具有多个开口的掩模；在所述基层的暴露的区域上生长第一导电类型的半导体层，使得所述多个开口被填充，从而形成多个纳米芯；部分地去除所述掩模，以暴露出所述多个纳米芯的侧表面；在部分地去除所述掩模之后对所述多个纳米芯进行热处理；在所述热处理之后，在所述多个纳米芯的表面上依次生长有源层和第二导电类型的半导体层，以形成多个发光纳米结构；以及对所述多个发光纳米结构的上部分进行平坦化，以暴露出所述多个纳米芯的上表面。
可在从600℃至1200℃的温度范围内执行所述热处理。
在所述热处理之前，所述多个纳米芯可具有实质上圆柱形的形状，并且在所述热处理之后，所述多个纳米芯可具有实质上六棱柱的形状。
形成所述多个纳米芯的步骤可包括：在所述第一导电类型的半导体层的生长过程中在使所述第一导电类型的半导体层的生长暂时中断之后执行热处理的晶体稳定化操作。
所述方法还可包括：在平坦化工艺之前，在所述多个发光纳米结构的表面上形成接触电极。这里，所述方法还可包括：在形成所述接触电极之后，形成绝缘层以填充所述多个发光纳米结构之间的空间。
所述方法还可包括：部分地去除所述接触电极以使得所述接触电极的高度低于所述多个发光纳米结构的上表面。
所述多个纳米芯的侧表面的晶面可垂直于所述基层的上表面。这里，所述多个发光纳米结构和所述基层可为氮化物单晶体，并且所述多个纳米芯的侧表面可为非极性面(m面)。
所述掩模可包括位于所述基层上的第一材料层和位于所述第一材料层上并且蚀刻率大于所述第一材料层的蚀刻率的第二材料层，并且部分地去除所述掩模的步骤包括：去除所述第二材料层以仅保留所述第一材料层。
所述多个开口可分类为属于两个或更多个组，两个或更多个组在所述多个开口的直径和所述多个开口之间的间隔中的至少一个方面彼此不同，各组中的开口可具有实质上相同的直径和间隔，位于不同组的开口中的发光纳米结构可发射具有不同波长的光，并且位于相同组的开口中的发光纳米结构可发射具有实质上相同波长的光。
从位于不同组的开口中的发光纳米结构发射的不同波长的光可被组合以形成白光。
根据本发明构思的一方面，还提供了一种制造纳米结构半导体发光装置的方法，该方法包括以下步骤：在基层上形成具有多个开口的掩模；在所述基层的暴露的区域上生长第一导电类型的半导体层，使得所述多个开口被填充，从而形成多个纳米芯；在所述多个纳米芯的表面上依次生长有源层和第二导电类型的半导体层，以形成多个发光纳米结构；在所述多个发光纳米结构的表面上形成接触电极；对所述多个发光纳米结构的上部分进行平坦化，以暴露出所述多个纳米芯的上表面；以及部分地去除所述接触电极，使得所述接触电极的高度低于所述多个发光纳米结构的上表面。
所述方法还可包括：在形成所述接触电极的步骤与平坦化的步骤之间，形成绝缘层以填充所述多个发光纳米结构之间的空间。
所述掩模可包括位于所述基层上的第一材料层和位于所述第一材料层上并且蚀刻率大于所述第一材料层的蚀刻率的第二材料层，并且所述方法还可包括：在形成所述多个发光纳米结构之前，去除所述第二材料层，以暴露出所述多个纳米芯的侧表面并且仅保留所述第一材料层。
有益效果
即使在使用3D纳米结构的情况下，也可在相同晶面上设置有源层，从而可获得优秀的发光特性。
另外，即使在由于在3D晶体结构的生长工艺中生长速度根据3D纳米结构的直径(或宽度)或分布而不同从而导致纳米结构的生长高度不同的情况下，可应用平坦化工艺，可形成具有均匀高度的纳米结构，从而向发光装置的制造提供优点。具体地说，这种工艺可有效地用于为了实现多种波长的光(例如，白光)而使纳米结构的截面面积(或直径)和/或纳米结构之间的间隔不同的情况。
从以下结合特定实施例的具体实施方式中，将更清楚地理解以上和其它方面、特征和其它优点。
附图说明
图1是根据本发明构思的实施例的纳米结构半导体发光装置的剖视图；
图2和图3是分别示出在本发明构思的实施例中采用的纳米芯的示例的示图；
图4至图8是示出根据本发明构思的实施例的制造纳米结构半导体发光装置的方法中的主要工艺的剖视图；
图9至图13是示出针对图8的所得产品的电极形成工艺中的主要工艺的剖视图；
图14至图22是示出根据本发明构思的另一实施例的制造纳米结构半导体发光装置的方法中的主要工艺的剖视图；
图23和图24是分别示出应用于图17和图18的热处理工艺的模拟图；
图25和图26是示出可在本发明构思的实施例中采用的掩模中形成的开口的形状的侧剖视图；
图27至图30是示出在利用图25所示的掩模获得纳米芯的过程中的顺序工艺的剖视图；
图31是通过对实验性示例中采用的掩模进行成像获得的扫描电子显微镜(SEM)照片；
图32中的(a)和(b)是通过对利用实验性示例中采用的掩模而生长的纳米芯的平面排列和横截面结构进行成像获得的SEM照片；
图33中的(a)和(b)是通过对实验性示例中的经热处理的纳米芯的平面排列和横截面结构进行成像获得的SEM照片；
图34至图40是示出根据本发明构思的实施例的制造纳米结构半导体发光装置的方法中的主要工艺的剖视图；
图41和图42是示出根据本发明构思的实施例的采用半导体发光装置的背光单元的示图；
图43是示出根据本发明构思的实施例的采用半导体发光装置的照明装置的示例的示图；以及
图44是示出根据本发明构思的实施例的采用半导体发光装置的照明灯的示例的示图。
具体实施方式
下文中，将参照附图详细描述各实施例。
然而，实施例可按照许多不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明构思的范围全面传递给本领域技术人员。在附图中，为了清楚起见，可夸大元件的形状和尺寸，并且相同的标号将始终用于指代相同或相似的元件。
图1是根据本发明构思的实施例的纳米结构半导体发光装置的剖视图。
如图1所示，根据本实施例的纳米结构半导体发光装置10可包括由第一导电类型的半导体材料形成的基层12和形成在基层12上的多个发光纳米结构15。
基层12可形成在衬底11上，可提供用于发光纳米结构15的生长表面，并且可电连接至多个发光纳米结构15。
衬底11可为绝缘衬底、导电衬底或半导体衬底。例如，衬底11可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。
衬底11可具有其上形成有具有半球形(凸起)形状的不规则图案S的上表面。不规则图案S的形状可不限于半球形形状，而是可被不同地修改。例如，不规则图案S可具有呈三角形形状、四边形形状或梯形形状的截面。通过引入不规则图案S，光提取效率可提高，并且缺陷密度可降低。考虑到这种效果，可不同地选择诸如截面的形状、不规则图案S的大小和/或分布之类的因素。
基层12可为满足AlxInyGa1-x-yN的氮化物半导体，其中0≤x＜1、0≤y＜1并且0≤x+y＜1，并且具体地说，基层12可掺杂有诸如硅(Si)的n型杂质，以具有特定导电类型。例如，针对纳米芯15a的生长提供的基层12的厚度可等于或大于1μm。考虑到后续电极形成工艺等，基层12的厚度可在3μm至10μm的范围内。基层12可包括具有1×1018/cm3或更大的n型杂质浓度的GaN。在基层12形成之前，可额外形成缓冲层。在特定示例中，衬底11可为硅衬底，并且在这种情况下，AlyGa(1-y)N(其中0≤y≤1)可用作缓冲层的材料。例如，缓冲层可具有其中具有不同组成的两层或更多层重复堆叠多次的结构。缓冲层可具有其中铝(Al)的组成逐渐减小或增大的分级结构。
具有开口H的绝缘层13可设置在基层12上，并且开口H可提供为用于发光纳米结构15的生长。基层12可通过开口H被部分地暴露，并且纳米芯15a可形成在基层12的暴露的区域上。绝缘层可用作用于纳米芯15a的生长的掩模。例如，绝缘层13可由诸如SiO2或SiNx的可用于半导体形成工艺中的绝缘材料形成。
发光纳米结构15可包括由第一导电类型的半导体形成的纳米芯15a和依次形成在纳米芯15a的表面上的有源层15b和第二导电类型的半导体层15c。
有源层15b可具有其中量子阱和量子势垒层交替地堆叠的多量子阱(MQW)结构。例如，在有源层15b由氮化物半导体形成的情况下，可使用GaN/InGaN结构，但是也可使用单量子阱(SQW)结构。第二导电类型的半导体层15c可为满足p型AlxInyGa1-x-yN的晶体，其中0≤x＜1、0≤y＜1并且0≤x+y＜1。第二导电类型的半导体层15c在其与有源层15b相邻的部分中可包括电子阻挡层(未示出)。电子阻挡层(未示出)可具有其中具有不同组成的AlxInyGa1-x-yN(其中，0≤x＜1、0≤y＜1并且0≤x+y＜1)的多个层堆叠的多层结构，或者可包括由AlyGa(1-y)N构成的至少一层，其中0≤y＜1。电子阻挡层(未示出)可具有比有源层15b的带隙更大的带隙，以防止电子流入第二导电类型(p型)的半导体层15c中。
如图1所示，纳米芯15a的上表面可设为发光纳米结构15的上表面(P)的一部分，并且根据需要，发光纳米结构15的上表面(P)可通过研磨工艺具有平坦表面(例如，c面)。
在该结构中，有源层15b可仅存在于纳米芯15a的侧表面上，并且可不存在于纳米芯15a的上表面上。由于纳米芯15a可由如上所述的第一导电类型的半导体形成并且其侧表面可为相同晶面，因此有源层15b可形成在相同晶面上。因此，可解决有源层15b的发光特性根据晶面而改变的缺点。
将参照图2和图3更详细地描述可在该实施例中采用的纳米芯(平坦化之前)的形状。
如图2所示，沿着生长方向纳米芯15a'可包括提供具有第一晶面的侧表面的主体部分M和提供具有与第一晶面不同的第二晶面的表面的上部分T。
在纳米芯15a'包括具有诸如氮化物单晶体的六方晶系的晶体结构的情况下，第一晶面可为非极性面(m面)，第二晶面可为多个半极性面(r面)。纳米芯15a'可理解为具有其中上部分T具有六棱锥形状的杆结构。
即使在利用相同工艺在纳米芯15a'的表面上生长有源层的情况下，有源层的组成(具体地说，当InGaN层生长时铟的含量)也由于晶面的特征之间的差异而变化，并且由纳米芯15a'的上部分(r面)上生长的有源层部分所产生的光的波长和由纳米芯15a'的侧表面(m面)所产生的光的波长会不同。结果，发射的光的波长的半宽度会增大，使得难以准确地实现具有期望波长的光。另外，由于半导体层(有源层和第二导电类型的半导体层)在具有半极性面的上部分中生长为相对薄，因此漏电流会集中。
为了解决该问题，如图1所示，可去除位于纳米芯15a'的上部分上的有源层和第二导电类型的半导体层的部分以减小漏电流，结果，可提高发光效率。另外，由于位于纳米芯15a'的上部分上的有源层部分不参与光发射，因此可准确地设计发射的光的波长。
除图2所示的纳米芯15a'之外，还可将前述方案有利地应用于任何纳米芯，所述纳米芯具有其上部分具有与其侧表面的晶面不同的晶面的各种晶体结构和形状。例如，如图3所示，即使纳米芯的上部分不具有非极性面，也可相似地应用前述方案。
如图3所示，与图2的情况相似，纳米芯15a”具有提供具有第一晶面(m面)的侧表面的主体部分M，而上部分T具有与第一晶面(m面)不同的晶面c'，但是该晶面不是完全的非极性面。
即使在该构造中，由于晶面的特性差异，有源层也可具有不同组成，并且半导体生长层具有不同厚度，从而导致发射的光具有不同波长以及导致漏电流。如以上参照图1的描述，可去除位于纳米芯15a”的上部分T上的有源层和第二导电类型的半导体的区域。结果，可解决由于漏电流的产生和发射的光的波长的差异导致的问题，以提供高度有效的纳米结构半导体发光装置。
按照这种方式，如图1所示，由于纳米芯15a的侧表面可提供相同的晶面，并且有源层15b可仅形成在纳米芯15a的侧表面上，因此可防止由于晶面的差异导致产生发光特性的差异。
根据实施例的纳米结构半导体发光装置10可包括形成在发光纳米结构之间的空间中的接触电极16。可通过在发光纳米结构15的表面上形成种子层(未示出)然后在种子层上执行电镀获得接触电极16。种子层(未示出)可由与第二导电类型的半导体层15c形成欧姆接触的合适材料形成。
用于欧姆接触的材料可包括ZnO、石墨层、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au中的至少一个，并且种子层可为单层或多层。例如，在Ag/Ni/Cr层形成为种子层之后，Cu/Ni可被电镀以形成期望的接触电极16。
本实施例中使用的接触电极层16可为将光沿着朝着衬底的方向导向的反射金属层，但是本发明构思不限于此，并且接触电极层16可由诸如铟锡氧化物(ITO)的透明电极材料形成，以沿着朝着发光纳米结构15的方向提取光。
如图1所示，接触电极层16可具有基本与发光纳米结构15的上表面P共面的上表面，但是，在另一示例中，接触电极层16可具有比发光纳米结构15的上表面P更低的表面。将在以下实施例中更详细地描述这一点。
钝化层17可形成在发光纳米结构15的上表面P上。钝化层17可防止有源层15b的露出和不期望的电连接。
由第一导电类型的半导体形成的基层12的一部分可被暴露，并且第一电极19a可形成在基层12的暴露的部分上。形成在发光纳米结构之间的接触电极16可延伸至基层12上方的特定位置，并且第二电极19b可形成在接触电极16的延伸部分上。
按照这种方式，在图1的纳米结构半导体发光装置中，由于纳米芯15a的侧表面具有相同侧表面(例如，m面)，并且有源层15b形成在纳米芯15a的侧表面上，因此有源层15b可形成在相同的晶面上。可通过应用平坦化工艺以使得发光纳米结构15的上表面P基本与纳米芯15a的上表面共面来获得这种结构。可通过研磨工艺和/或蚀刻工艺来实现平坦化工艺。
按照这种方式，可利用平坦化工艺来实现在纳米芯的相同晶面上以限制方式提供有源层的方法。图4至图8是示出根据本发明构思的实施例的制造纳米结构半导体发光装置的方法中的主要工艺的剖视图。
如图4所示，绝缘层23可在由第一导电类型的半导体形成的基层22a上形成为掩模，并且多个纳米芯25a可形成在基层22的暴露的区域上。
基层22可形成在衬底21上并且电连接至发光纳米结构25，以及提供用于在其上生长纳米芯25a的晶体生长表面。因此，基层22可形成为具有电导率的单晶体半导体。在基层22直接生长的情况下，衬底21可为晶体生长衬底。
基层22可为满足AlxInyGa1-x-yN的氮化物半导体，其中0≤x＜1、0≤y＜1和0≤x+y＜1，并且可掺杂有诸如硅(Si)的n型杂质。在这种情况下，衬底21可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。
绝缘层23可具有多个开口H，基层22的各区域可通过所述多个开口H暴露出来。绝缘层23可通过在基层22上沉积绝缘材料之后形成的多个开口H将基层22的各区域暴露出来。绝缘层23可由诸如SiO2或SiN的绝缘材料形成。
开口H可具有以发光纳米结构的期望尺寸为考虑而设计的尺寸(宽度或直径)。例如，开口H可形成为具有600nm或更小的宽度(直径)。此外，开口H可形成为具有50nm至500nm范围内的宽度(直径)。开口H的截面形状和排列可不同地形成，并且例如，开口H可具有诸如多边形形状、四边形形状、椭圆形状、圆形形状等的各种截面形状。
可通过利用绝缘层23作为掩模选择性地生长第一导电类型的半导体来获得纳米芯25a。纳米芯25a的第一导电类型的半导体可为n型氮化物半导体，并且例如可为满足n型AlxInyGa1-x-yN的晶体，其中0≤x＜1、0≤y＜1并且0≤x+y＜1。构成纳米芯25a的第一导电类型的半导体可与基层22的第一导电类型的半导体相同。例如，基层22和纳米芯25a可包括n型GaN。
可利用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成构成纳米芯25a的氮化物单晶体。由于晶体可仅在基层22的通过开口暴露的区域上生长，而非形成在绝缘层23上，因此可提供期望的纳米芯25a。纳米芯25a的上部分T可具有与纳米芯25a的侧表面不同的晶面。本实施例例示了具有杆形的纳米芯，但是不限于此。例如，纳米芯可具有诸如六棱锥形状的多棱锥形状或圆锥形状。例如，可通过调整诸如生长温度、生长压力和源气体的流量的生长条件来控制纳米芯的形状。
接着，如图5所示，有源层25b和第二导电类型的半导体层25c可依次生长在多个纳米芯25a的表面上。
通过上述工艺，发光纳米结构25可具有芯-壳结构，其中第一导电类型的半导体设为纳米芯25a，并且包围各个纳米芯25a的有源层25b和第二导电类型的半导体层25c设为壳层。
有源层25b可具有其中量子阱层和量子势垒层交替地堆叠的多量子阱(MQW)结构，例如，就氮化物半导体而言可具有GaN/InGaN结构。这里，有源层25b还可具有单量子阱(SQW)结构。
第二导电类型的半导体层25c可为满足p型AlxInyGa1-x-yN的晶体，其中0≤x＜1、0≤y＜1并且0≤x+y＜1。第二导电类型的半导体层25c在其邻近于有源层25b的部分中可包括电子阻挡层(未示出)。电子阻挡层(未示出)可具有其中具有不同组成的AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的多个层堆叠的多层结构，或者可具有由AlyGa(1-y)N(其中0≤y＜1)构成的至少一层。电子阻挡层(未示出)可具有比有源层25b的带隙更大的带隙，因此防止电子流动至第二导电类型的(p型)半导体层25c。
如图5所示，沿着生长方向多个纳米芯25a中的每一个可包括提供具有第一晶面的侧表面的主体部分和提供具有与第一晶面不同的第二晶面的上表面的上部分。
当基层22是包括具有c面的上表面的氮化物单晶体时，主体部分的侧表面可为垂直于基层22的生长表面的晶面，即，非极性m面，并且上部分的上表面可具有垂直于m面的r面。按照这种方式，纳米芯15a的表面可具有多个不同的晶面。
具体地说，虽然通过相同工艺生长有源层25b，但是生长在纳米芯25a的上部分的表面(r面)上的有源层25b的部分II的铟的含量可低于生长在纳米芯25a的侧表面(m面)上的有源层25b的部分I的铟的含量。结果，生长在纳米芯25a的上部分的表面(r面)上的有源层25b的部分II可发射波长比期望波长范围更长的光。
另外，即使在相同的工艺条件下，位于纳米芯25a的上部分T中的有源层部分II也会生长为比位于纳米芯25a的侧表面(m面)上的有源层部分I更薄。因此，在位于纳米芯25a的上部分T中的有源层部分II中会产生漏电流。
为了减轻该问题，在该实施例中，可额外采取去除存在于其它晶面上的有源层部分II的工艺。在图6和图8中示出了上述工艺。
首先，如图6所示，接触电极26可形成在发光纳米结构25上。另外，保护性绝缘层27可形成在接触电极26上。如图6所示，保护性绝缘层27可形成为填充发光纳米结构25之间的空间。
接触电极26可由与第二导电类型的半导体层形成欧姆接触的材料形成。例如，接触电极26可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au中的至少一个，并且可设为单层或多层。
保护性绝缘层27可由能够通过半导体工艺提供钝化结构的电绝缘材料形成。由SiO2或SiNx形成的保护性绝缘层可用作保护性绝缘层27。详细地说，保护性绝缘层27可由正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)、CVD-SiO2、旋涂玻璃(SOG)或旋涂电介质(SOD)材料形成，以容易地填充发光纳米结构25之间的空间。
在该实施例中，示出了接触电极26沿着发光纳米结构25的表面设为薄层，并且用作钝化层的保护性绝缘层27填充发光纳米结构25之间的空间，但是可替代地，像图1所示的结构，接触电极也可形成为厚膜以填充发光纳米结构25之间的空间。
在这种示例中，可通过形成能够在发光纳米结构25的表面上形成欧姆接触的种子层、然后在种子层上执行电镀，来获得接触电极26。例如，在溅射Ag/Ni/Cr层作为种子层之后，可通过电镀Cu/Ni形成期望的接触电极26。
在该实施例中，保护性绝缘层27在后续平坦化工艺中可用作用于发光纳米结构的支承件。可替代地，在电极材料用作用于发光纳米结构25的支承件(请参照图1的结构)的情况下，填充电极材料可在后续平坦化工艺中用作支承件。
接着，可执行以下工艺，即执行研磨至一个水平L，以去除形成在纳米芯25a的另一晶面(上表面)上的有源层的部分。结果，如图7所示，位于纳米芯25a的另一晶面(上表面)上的有源层的部分可被去除，并且有源层25b的其余部分可仅形成在纳米芯25a的侧表面上。由于纳米芯25a的侧表面可为相同晶面P，因此可合适地实现期望的波长特征。另外，可减小在位于纳米芯25a的上部分中的有源层部分中容易发生的漏电流问题。
在纳米芯25a中，由于与其上表面相比，其侧表面可通常具有更大的面积，因此由于发光面积的减小导致的影响会不显著。具体地说，就具有高纵横比的纳米芯25a而言，发光特性的提高会显著，而非由于发光面积的减小导致的影响变得显著。
然后，如图8所示，可选择性地蚀刻接触电极26的上部。
在本蚀刻工艺中，接触电极26可具有布置得比发光纳米结构25的平坦化的上表面P更低的凹陷R。由于通过先前的研磨工艺产生的接触电极26的材料残留在平坦化的表面上或者由于在后续工艺中位于上部的接触电极26，会引起漏电流问题。可通过本蚀刻工艺减小由于接触电极导致的这种漏电流问题。
可将本蚀刻工艺作为干蚀刻工艺或湿蚀刻工艺执行，以选择性地去除接触电极26，这里，可根据接触电极26的材料选择性地使用合适的蚀刻工艺和蚀刻剂。例如，在接触电极26是ITO并且发光纳米结构25是氮化物单晶体的情况下，可使用等离子体蚀刻工艺，这里，Cl2、BCl3、Ar或它们的任何组合可用作等离子体气体。另外，可调整蚀刻剂的选择(类型或混合比)和工艺条件。
在图8的纳米结构半导体发光装置中，电极可形成为具有各种结构。图9至图13是示出电极形成工艺的示例中的主要工艺的剖视图。
如图9所示，第一钝化层28a形成在发光纳米结构25上。
第一钝化层28a可形成为覆盖发光纳米结构25和保护性绝缘层27的平坦化的上表面。第一钝化层28a可由与用于保护性绝缘层27的材料相同或相似的材料形成。
接着，如图10所示，可选择性地去除保护性绝缘层27和第一钝化层28，以暴露出基层22的部分O。
暴露的区域e1可提供将要形成第一电极的区域。可利用光刻工艺执行本去除工艺。在特定示例中，尽管可以去除位于期望的暴露的区域e1中的发光纳米结构25的一部分，但是可以不在将要形成电极的区域中生长纳米芯25a，使得本工艺中要去除的发光纳米结构25不存在(请参见图15)。
然后，如图11所示，可形成具有第一开口e1和第二开口e2的光致抗蚀剂PR。第一开口e1和第二开口e2可限定第一电极形成区域和第二电极形成区域。在本工艺中，第一开口e1可将基层22的一部分暴露出来，并且第二开口e2可将接触电极26的一部分暴露出来。
然后，如图12所示，第一电极29a和第二电极29b分别形成在第一开口和第二开口中。在本工艺中使用的电极材料可由第一电极29a和第二电极29b的共同电极材料形成。例如，用于第一电极29a和第二电极29b的材料可包括Au、Ag、Al、Ti、W、Cu、Sn、Ni、Pt、Cr、ZnO、ITO、石墨烯、Sn、TiW、AuSn或它们的共晶金属。
接着，如图13所示，可形成额外的第二钝化层28b。第二钝化层28b可与第一钝化层28a一起提供保护层28。第二钝化层28b可牢固地保持第一电极29a和第二电极29b，以及覆盖以保护暴露的半导体区域。
第二钝化层28b可由与第一钝化层28a的材料相同或相似的材料形成。
根据本发明构思的实施例的制造方法可不同地修改。例如，可有利地使用利用掩模作为模制结构来填充纳米芯以生长纳米芯的工艺。图14至图22是示出根据本发明构思的另一实施例的制造纳米结构半导体发光装置的方法中的主要工艺的剖视图。
如图14所示，可通过在衬底51上生长第一导电类型的半导体来提供基层52。
基层52可提供用于在其上生长发光纳米结构的晶体生长表面，并且可用于将发光纳米结构55彼此电连接。因此，基层52可由具有电导率的单晶体半导体形成。在直接生长基层52的情况下，衬底51可为晶体生长衬底。
基层52可为满足AlxInyGa1-x-yN的氮化物半导体，其中0≤x＜1、0≤y＜1、0≤x+y＜1，并且可掺杂有诸如硅(Si)的n型杂质。在这种情况下，衬底51可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。
在衬底由硅(Si)形成的情况下，由于GaN与硅之间的热膨胀系数的差异，衬底可能变形或损坏，或者由于晶格常数的差异而可能增加缺陷的发生。因此，在这种情况下，由于需要在提供应力控制以抑制变形的同时抑制缺陷，因此可使用具有复合结构的缓冲层。缓冲层可为不包括镓(Ga)的晶体以防止硅衬底的硅元素与镓(Ga)之间反应。例如，缓冲层可由AlN或SiC形成。另外，在使用多个AlN层的情况下，可将AlGaN中间层插入它们之间，以控制GaN的中心的应力。
在生长LED结构之前或之后，在芯片制造工艺中可将衬底51完全或部分地去除或图案化，以改进LED芯片的光发射或电学特征。
例如，当衬底51是蓝宝石衬底时，可利用激光剥离(LLO)工艺分离衬底51，以及当衬底51由硅或碳化硅形成时，可通过诸如研磨或蚀刻的方法去除衬底51。
在去除衬底51的情况下，可使用另一个支承衬底。在支承衬底中，可附着反射金属，或者可在结合层中间插入反射结构，以提高LED芯片的光提取效率。
当将衬底51图案化时，在单晶体生长之前或之后，可在衬底的主表面或两个侧表面上形成凹凸的或倾斜的表面，以提高光提取效率和结晶性能。图案的大小可选自5nm至500μm的范围，并且可使用任何图案结构，只要图案结构可利用规则或不规则图案提高光提取效率即可。图案可不同地形成，例如，图案可具有柱状、峰-谷形状、半球形形状等。
接着，如图15所示，具有多个开口H和插入其中的蚀刻停止层的掩模53可形成在基层52上。
根据本实施例的掩模53可包括形成在基层52上的第一材料层53a和形成在第一材料层53a上并且具有比第一材料层53a的蚀刻率更大的蚀刻率的第二材料层53b。
第一材料层53a可设为蚀刻停止层。也就是说，在第二材料层53b的蚀刻条件下，第一材料层53a的蚀刻率可低于第二材料层53b的蚀刻率。至少第一材料层53a可由具有电绝缘特性的材料形成，并且第二材料层53b也可根据需要由绝缘材料形成。
第一材料层53a和第二材料层53b可由不同材料形成，以获得所要求的蚀刻率差异。例如，第一材料层53a可为SiN层，并且第二材料层53b可为SiO2层。与此不同的是，第二材料层53b或者第一材料层53a和第二材料层53b二者可由具有多孔结构的材料形成，以利用多孔性的差异确保蚀刻率的差异。在这种情况下，第一材料层53a和第二材料层53b可由相同材料形成。
考虑到纳米结构的期望高度，可以设计第一材料层53a和第二材料层53b的总厚度。第一材料层53a的厚度可小于第二材料层53b的厚度。根据第一材料层53a的蚀刻停止水平可以为这样一个点，其与基层52的表面的距离等于或小于掩模53的总高度(即，第一材料层53a和第二材料层53b的总厚度)的1/3。换句话说，第一材料层53b的厚度可等于或小于第一材料层53a和第二材料层53b的总厚度的1/3。
掩模53的总高度，即，第一材料层53a和第二材料层53b的总厚度范围可为10nm至100μm。
在第一材料层53a和第二材料层53b依次形成在基层52上之后，多个开口H可形成在第一材料层和第二材料层中，以通过它们暴露出基层52的各区域(图15)。暴露出基层52的表面的每个开口H的大小可以考虑发光纳米结构的期望大小而进行设计。例如，开口H可具有600nm或更小的宽度(直径)，具体地，其范围为50nm至500nm。
形成有开口H的区域是其中将要生长纳米芯，即，发光纳米结构的区域，因此，可预先设置将要形成电极的区域E1和区域E2，并且开口H可不形成在区E1和E2中。在这种情况下，在后续电极形成工艺中可不需要执行去除发光纳米结构的工艺。
掩模53的开口H可通过例如深蚀刻工艺的半导体工艺形成，以具有相对高的纵横比。开口H可实现为具有5:1或更高(具体地说，10:1或更高)的纵横比。虽然根据蚀刻条件变化，但是通常，第一材料层53a和第二材料层53b中的开口H可具有沿着朝着基层的方向减小的宽度(请参见下面的实验性示例和图31)。
通常，在深蚀刻工艺中，可使用等离子体产生的反应离子或在高真空中产生的离子束。与湿蚀刻相比，深蚀刻工艺是允许在微结构上精加工而没有几何约束的干蚀刻。针对掩模53的氧化膜蚀刻，可使用基于CF的气体。例如，可使用通过将O2和Ar中的至少一个与诸如CF4、C2F6、C3F8、C4F8或CHF3的气体组合获得的蚀刻剂。
开口H的截面形状及其对齐方式可不同地实现。例如，开口H可具有诸如多边形、四边形、椭圆形或圆形的各种截面形状。虽然示出了图15所示的开口H具有杆形的情况，但是实施例不限于此。开口H可利用合适的蚀刻工艺多样地成形。
接着，如图16所示，在基层52的暴露的区域上生长第一导电类型的半导体，以使得多个开口H填充有第一导电类型的半导体，从而形成多个纳米芯55a。
纳米芯55a的第一导电类型的半导体可为n型氮化物半导体，例如，可为满足n型AlxInyGa1-x-yN的晶体，其中0≤x＜1、0≤y＜1、0≤x+y＜1。构成纳米芯的第一导电类型的半导体可由与基层52的第一导电类型的半导体的材料相同的材料形成。例如，基层52和纳米芯55a可由n型GaN形成。
可利用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成构成纳米芯55a的氮化物单晶体。掩模53可用作用于生长的氮化物单晶体的模具，以提供具有与开口的形状相对应的形状的纳米芯55a。也就是说，氮化物单晶体可在基层52的通过利用掩模53暴露于开口H的区域上选择性地生长，以填充开口H。在基层52的暴露于开口H的区域上选择性地生长的氮化物单晶体可具有与开口H的形状相对应的形状。
接着，如图17所示，可利用第一材料层53a作为蚀刻停止层部分地去除掩模53，以暴露出多个纳米芯55a的侧表面。
在本实施例中，可按照仅可选择性地去除第二材料层53b同时保留第一材料层53a的方式执行蚀刻工艺。在本蚀刻工艺中，第一材料层53a可用作蚀刻停止层，而在后续工艺中，第一材料层53a可防止有源层55b和第二导电类型的半导体层55c接触基层52。
如在本实施例中，在通过利用设有开口的掩模作为模具制造发光纳米结构的工艺中，还可包括热处理工艺以提高结晶性。图18示出了经热处理以具有改进的结晶性的纳米芯55'。
在去除掩模之后，纳米芯55a的表面可在预定条件下受到热处理，以使得纳米芯55a的晶面可改变为适于晶体生长的稳定表面，诸如半极性或非极性晶面。可参照图23和图24解释这种工艺。
图23和图24是分别示出可应用于图17的工艺的热处理工艺的模拟图。
图23可示出在图17的工艺中获得的纳米芯55a。纳米芯中的每一个可具有根据开口的截面形状确定的晶面。虽然获得的纳米芯55a具有根据开口H的截面形状确定的晶面，但是如上述设置的纳米芯55a的晶面可能相对不稳定，这可能是使后续晶体生长条件劣化的因素。
如在本实施例中，在开口具有圆柱形杆形的情况下，纳米芯55a的侧表面可具有弯曲表面而非如图23所示的特定晶面。
当该纳米芯受到热处理时，其表面上的不稳定晶体可再对齐，从而可形成诸如半极性或非极性的稳定晶面，如图24所示。可在600℃或更高的温度下执行热处理，或者在特定示例中在800℃至1200℃的范围内的温度下执行几秒至几十分钟(1秒至60分钟)的热处理，从而将不稳定的晶面转换为稳定晶面。
在热处理工艺中，如果衬底温度低于600℃，则难以生长和再排列纳米芯的晶体，从而难以获得热处理效果，并且如果衬底温度高于1200℃，则氮(N)从GaN晶面蒸发，降低了晶体质量。另外，对于比1秒更短的时间段，难以获得足够的热处理效果，并且对于比几十分钟(例如，60分钟)更长的时间段的热处理，就制造工艺和制造成本而言并非理想的。
例如，当纳米芯55利用蓝宝石衬底的C(0001)面(在硅衬底的情况下为(111)面)生长时，可在如上所述的合适的温度范围对图23所示的具有圆柱形形状的纳米芯55a进行热处理，以将弯曲表面(侧表面)、不稳定晶面转换为具有作为稳定晶面的非极性面(m面)的六方晶柱(图24中的55a')。可通过高温下执行的热处理工艺来实现晶面的稳定化。
虽然难以明确解释这种原理，但是在相对高温下位于表面上的晶体再对齐或源气体残留在腔室中的情况下，可以理解，通过残留源气体的沉积执行部分再生长以具有稳定晶面。
具体地说，鉴于再生长，可在源气体残留在腔室中的气氛下执行热处理工艺，或者可在有意地供应相对少量的源气体的条件下执行热处理。例如，如图23所示，就MOCVD腔室而言，TMGa和NH3残留，并且在该残余气氛中，执行热处理以使得源气体与纳米芯表面反应，因此实现部分再生长，以具有稳定晶面。由于该再生长，相对于在热处理工艺之前的纳米芯55a的宽度，经热处理的纳米芯55a'的宽度可稍微增大(请参见图23和图24)。
按照这种方式，可通过引入额外热处理工艺提高纳米芯的结晶度。也就是说，通过热处理工艺，可去除在去除掩模之后存在于纳米芯的表面上的非均匀性(例如，缺陷等)，并且内部晶体的稳定性可通过再排列极大地提高。在去除掩模之后，可在与腔室内的纳米芯的生长工艺的条件相似的条件下执行热处理工艺。例如，可在800℃至1200℃的范围内的温度(例如，衬底温度)下执行热处理工艺，但是通过在等于或高于600℃的温度下执行的热处理工艺也可获得相似效果。
接着，如图19所示，有源层55b和第二导电类型的半导体层55c可依次生长在多个纳米芯55a'的表面上。
通过上述工艺，发光纳米结构55可具有芯-壳结构，其中第一导电类型的半导体设为纳米芯55a'，以及包围各个纳米芯55a'的有源层55b和第二导电类型的半导体层55c设为壳层。
有源层55b可具有其中量子阱层和量子势垒层交替地堆叠的多量子阱(MQW)结构，例如，就氮化物半导体而言，可具有GaN/InGaN或GaN/AlGaN结构。这里，有源层55b还可具有单量子阱(SQW)结构。
第二导电类型的半导体层55c可为满足p型AlxInyGa1-x-yN的晶体，其中0≤x＜1、0≤y＜1和0≤x+y＜1。第二导电类型的半导体层55c在其邻近于有源层55b的部分中可包括电子阻挡层(未示出)。电子阻挡层(未示出)可具有其中具有不同组成的AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1、0≤x+y＜1)的多个层堆叠的多层结构，或者可具有由AlyGa(1-y)N构成的至少一层，其中0≤y＜1。电子阻挡层(未示出)可具有比有源层55b的带隙更大的带隙，因此防止电子流动至第二导电类型的(p型)半导体层55c。
纳米芯55a'中的每一个沿着生长方向可包括提供具有第一晶面的侧表面的主体部分和提供具有与第一晶面不同的第二晶面的上表面的上部分。
当基层52是包括具有c面的上表面的氮化物单晶体时，主体部分的侧表面可具有垂直于基层52的生长表面的晶面，即，非极性m面，并且上部分的表面可具有与m面不同的半极性r面。按照这种方式，纳米芯55a的表面可具有多个不同的晶面。
因此，如上所述，即使在有源层55b通过相同工艺生长在纳米芯55a'的表面上的情况下，有源层55b的组成(具体地说，铟的含量)可根据各个晶面而不同。另外，形成在上部分中的有源层部分可相对薄。因此，为了解决该问题，可额外进行去除形成在纳米芯55a'的上部分上的有源层的工艺，如图20至图22所示。
首先，如图20所示，接触电极56形成在发光纳米结构55上。另外，保护性绝缘层57可形成在接触电极56上。保护性绝缘层57可形成为填充发光纳米结构55之间的空间。
接触电极56可由与第二导电类型的半导体层55c形成欧姆接触的材料形成。保护性绝缘层57可由能够通过半导体工艺提供钝化结构的电绝缘材料形成。由SiO2或SiNx形成的保护性绝缘层可用作保护性绝缘层57。
然后，可执行以下工艺，即执行研磨至一个水平L，以去除形成在纳米芯55a'的上表面上的有源层部分。结果，如图21所示，可去除位于纳米芯55a'的另一晶面(上表面)上的有源层部分，并且其余有源层55b可仅位于纳米芯55a'的侧表面上。由于纳米芯55a'的侧表面具有相同晶面，因此其余有源层55b可允许获得期望的波长特征。可减少在位于纳米芯55'的上部分中的有源层部分中容易发生的漏电流问题。
然后，如图22所示，可选择性地蚀刻接触电极56的上部。
在本蚀刻工艺中，接触电极56可具有布置为比发光纳米结构55的平坦化的上表面P更低的凹陷R。由于通过先前的研磨工艺产生的接触电极56的材料残留在平坦化的表面上或者由于在后续工艺中位于上部的接触电极26，会引起漏电流问题。可通过本蚀刻工艺减小由于接触电极导致的这种漏电流问题。
本蚀刻工艺可作为干蚀刻工艺或湿蚀刻工艺执行，以选择性地去除接触电极56，这里，可根据接触电极56的材料选择性地使用合适的蚀刻工艺和蚀刻剂。例如，在接触电极56是ITO并且发光纳米结构55是氮化物单晶体的情况下，可使用等离子体蚀刻工艺，这里，Cl2、BCl3、Ar或它们的任何组合可用作等离子体气体。另外，可调整蚀刻剂(类型或混合比)的选择和工艺条件。
上述的本实施例提供了在前述实施例中采用的基层上的掩模由两个材料层构成的情况，但是实施例不限于此。也就是说，可采用三个或更多个材料层。
例如，就包括依次形成在基层上的第一材料层至第三材料层的掩模而言，第二材料层可设为蚀刻停止层，并且可由与第一材料层和第三材料层的材料不同的材料形成。第一材料层和第三材料层可根据需要由相同材料形成。
在第三材料层的蚀刻条件下，由于至少第二材料层的蚀刻率低于第三材料层的蚀刻率，因此第二材料层可用作蚀刻停止层。至少第一材料层可由具有电绝缘特性的材料形成，并且第二材料层或第三材料层可根据需要由绝缘材料形成。
已经描述了在去除掩模53之后执行在前述实施例中引入的热处理工艺。然而，也可在完成纳米芯的生长之后在去除掩模53之前应用热处理工艺，以有助于提高发光纳米芯(进一步说，发光纳米结构)的结晶度。可在与生长温度相似的条件下执行在去除掩模之前引入的热处理工艺，并且与在去除掩模之后执行的热处理工艺相比，即使通过更短的时间段，也可获得足够的效果。可以理解，在去除掩模之前执行的热处理工艺从晶体的再排列方面而言提高了纳米芯的结晶度。下文中，将参照实施例详细描述这一点。
在前述实施例中，示出了发光纳米结构的侧表面基本垂直于基层的表面，但是其侧表面也可具有预定倾角。
可按照各种方式制造具有倾斜侧表面的发光纳米结构。例如，在利用掩模作为模制结构的方法中，掩模的开口可具有提供合适的斜表面的形状。可提供具有倾斜侧表面的纳米芯。
详细地说，图25和图26示出了具有不同形状的掩模。在图25中，包括第一材料层63a和第二材料层63b的掩模63可具有开口H，该开口H具有截面面积沿着朝着其下部的方向减小的柱形结构。在图26中，包括第一材料层63a'和第二材料层63b'的掩模63'可具有开口H，该开口H具有截面面积沿着朝着其下部的方向增大的柱形结构。
通常，当形成具有高纵横比的开口时，在深蚀刻工艺中获得的开口可具有向下缩窄的形状。当然，开口不限于这种结构，并且可在蚀刻工艺中使用具有沿着厚度方向具有不均匀的宽度的各种形状的开口。
图27至图30是示出在利用图25所示的掩模63形成发光纳米结构的过程中的顺序工艺的剖视图。
如图27所示，纳米芯65a可利用掩模63生长在基层62上。掩模63具有开口，开口的宽度朝着其下部减小。纳米芯65a可生长为具有与开口的形状相对应的形状。
为了进一步提高纳米芯65a的晶体质量，在纳米芯65a的生长过程中，可将热处理工艺执行一次或多次。具体地说，各个纳米芯65a的上部分的表面可再排列，以具有六棱锥晶面，因此获得稳定的晶体结构，并且确保在后续工艺中生长的晶体的高质量。
可在上述温度条件下执行热处理工艺。例如，为了工艺方便，可在与纳米芯65a的生长温度相同或相似的温度下执行热处理工艺。另外，可按照以下方式执行热处理工艺，即停止诸如TMGa的金属源，同时保持压强和温度等于或近似纳米芯65a的生长压强和温度。热处理工艺可持续几秒至几十分钟(例如，5秒至30分钟)，但是即使通过大约10秒至60秒范围内的时间段也可获得足够的效果。
在纳米芯65a的生长工艺中引入的热处理工艺可防止当快速生长纳米芯65a时导致的结晶度衰退，因此，可促进快速晶体生长和优秀的晶体质量。
热处理工艺部分的时间和用于稳定化的热处理工艺的数量可根据最终纳米芯的高度和直径不同地修改。例如，在各个开口的宽度范围为300nm至400nm并且各个开口的高度(掩模的厚度)为大约2.0μm的情况下，可在中点(即，大约1.0μm)处插入大约10秒至60秒范围内的稳定化时间段，以生长具有期望的高质量的芯。根据芯生长条件可省略稳定化工艺。
接着，如图28所示，作为高电阻层的电流抑制中间层64可形成在纳米芯65a的上部分上。
在纳米芯65a形成为具有期望的高度之后，电流抑制中间层64可在掩模63保持原样的情况下形成在纳米芯65a的上部分的表面上。因此，由于按原样使用掩模63，因此电流抑制中间层64可容易地形成在纳米芯65a的期望的区域(上部分的表面)中，而不用形成额外掩模。
电流抑制中间层64可为非故意掺杂的半导体层，或者可为掺杂有与纳米芯65a的杂质的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米芯65a是n型GaN的情况下，电流抑制中间层64可为未掺杂的GaN或掺杂有作为p型杂质的镁(Mg)的GaN。在这种情况下，通过在相同的生长工艺中改变杂质的类型，可连续地形成纳米芯65a和电流抑制中间层64。例如，在停止硅(Si)掺杂、注入镁(Mg)以及在与n型GaN纳米芯的生长条件相同的条件下生长大约1分钟的情况下，可形成厚度范围为大约200nm至300nm的电流抑制中间层64，并且这种电流抑制中间层64可有效地阻挡几μA或更大的漏电流。按照这种方式，如在本实施例中那样，在模制类型工艺中可简单地形成电流抑制中间层。
接着，如图29所示，去除掩模层63的到达作为蚀刻停止层的第一材料层63a的部分，以暴露出多个纳米芯65a的侧表面。
在本实施例中，通过应用选择性地去除第二材料层63b的蚀刻工艺，可仅去除第二材料层63b，而可保留第一材料层63a。残余的第一材料层63a可用于在后续生长工艺中防止有源层和第二导电类型的半导体层连接至基层62。
在本实施例中，可在利用具有开口的掩模作为模具形成发光纳米结构的工艺中引入额外热处理工艺，以提高结晶度。
在去除掩模63的第二材料层63b之后，纳米芯65a的表面可在预定条件下经热处理，以将纳米芯65a的不稳定晶面改变为稳定晶面(请参照图23和图24)。具体地说，在本实施例中，纳米芯65a生长在具有倾斜的侧壁的开口上，以具有与开口的形状对应的倾斜的侧壁。然而，在执行热处理工艺之后，晶体再排列并且再生长，从而纳米芯65a'可具有基本均匀的直径(或宽度)。另外，纳米芯65a的上部分在生长之后立即可具有不完整的六棱锥形状，但是热处理工艺之后的纳米芯65a'可包括具有均匀表面的六棱锥形状。按照这种方式，在去除掩模之后具有非均匀宽度的纳米芯可通过热处理工艺再生长(和再排列)以具有宽度均匀的六棱锥柱形结构。
下文中，将通过特定实验性示例描述上述基于热处理工艺的纳米芯的再生长(再排列)的结果。
实验性示例(热处理工艺)
两层SiN/SiO2形成在n型GaN基层上，并且形成开口。这里，SiN层(图31中的“a”)形成为具有大约100nm的厚度，并且SiO2层(图31中的“b”)形成为具有2500nm的厚度。通过光致抗蚀(位于图31中的“b”上的层)工艺利用将C4F8、O2和Ar组合获得的等离子体执行大约5分钟的蚀刻，来形成掩模的开口。图31是通过对由所述工艺获得的开口的截面进行成像获得的扫描电子显微镜(SEM)照片。如图31所示，掩模中的开口的宽度朝着其下部减小。
可利用MOCVD工艺在掩模的开口上生长纳米芯。这里，TMGa和NH3用作源气体，并且纳米芯生长大约20分钟，而衬底的温度保持在大约1100℃。
为了提高纳米芯的晶体质量，在纳米芯的生长过程中额外执行稳定化工艺(热处理工艺)。也就是说，当纳米芯35a生长以达到大约1.0μm的高度(纳米芯的期望的中间点，大约10分钟)时，TMGa源的供应停止，并且在与生长过程中衬底的温度相似的温度(大约1100°)下在NH3气氛下执行大约30秒至50秒的热处理。
在期望的纳米芯的生长完成之后，去除掩模的氧化膜部分。对应于开口的形状的纳米芯呈现为具有倾斜的侧壁的圆柱形形状(请参见图32)。具有圆柱形结构的纳米芯确定为具有大约2467nm的高度和大约350nm的直径。
在去除掩模之后，应用热处理工艺。也就是说，在大约1100℃(1000℃至1200℃)的衬底温度下执行大约20分钟(15分钟至25分钟)的热处理工艺。
在热处理工艺之后，纳米芯的晶体再生长和再排列，并且确认在热处理工艺之后沿着高度方向不均匀的直径改变为基本均匀的直径，并且纳米芯的上部分的不完整的六棱锥形状改变为具有均匀表面的六棱锥形状(请参见图33)。
详细地说，在热处理工艺之前的各个纳米芯的直径w1为350nm，但是在热处理工艺之后，增加了大约60nm，宽度(w2：六边形的界面间隔)为大约410nm。另外，经确认，虽然增大的程度较小，但是各个纳米芯的高度从2467nm改变为2470nm，从而表现出大约3nm的增加。
如在实验性示例中，经确认，在去除掩模之后具有不均匀宽度的纳米芯通过热处理工艺再生长(和再排列)，以具有宽度均匀的六棱锥柱形结构。
在先前的热处理工艺中，纳米芯在再生长之后的大小和形状可根据热处理工艺温度(也就是说，衬底温度)和热处理工艺时间、是否供应源气体、或者供应的源气体的量而相对地改变。例如，在源气体的供应停止的状态下，可在1000℃或更高的温度下执行5分钟或更久的热处理，晶体可在纳米芯的表面上再排列，从而由于蚀刻效果(即，N蒸发)而减小纳米芯的尺寸变化。考虑到处理时间、条件和成本，纳米芯的直径的变化可保持在10％或更小的水平。如上所述，纳米芯的直径(或宽度)的均匀度可保持在95％或更大。在这种情况下，在掩模的开口的尺寸相等的组中生长的各个纳米芯的直径可基本相等。
上述实施例例示了制造纳米结构半导体发光装置的方法，以通过利用具有开口的掩模作为模具生长纳米芯。然而，可在各个实施例中修改或改进根据上述实施例的方法。
多个纳米芯中的至少一部分纳米芯可设计为使得所述至少一部分纳米芯之间的截面面积(或直径)和间隔中的至少一个与其余纳米芯的那些不同。
通过将发光结构的截面面积(或直径)和它们之间的间隔中的任一个设计为有区别的，即使应用相同的有源层形成工艺，也可发出多种不同波长的光。如上所述，由于通过使纳米结构的设计不同来发射多种不同波长的光，因此可在单个装置中获得白光。图34至图40是示出根据本发明构思的另一实施例(引入研磨工艺)的制造白色纳米结构半导体发光装置的方法中的主要工艺的剖视图。
首先，如图34所示，具有多个开口H和插入其中的蚀刻停止层的掩模123形成在基层122上，基层122形成在衬底121上。
根据本实施例的掩模123可包括形成在基层122上的第一材料层123a和形成在第一材料层123a上并且蚀刻率大于第一材料层123a的蚀刻率的第二材料层123b。
开口H可形成为具有不同图案。详细地说，在本实施例中，可形成三个不同组的开口。第二组A2的开口之间的间隔d1与第一组A1的开口之间的间隔d1相同，并且第二组A2的开口的宽度w2可大于第一组A1的开口的宽度w1。第三组A3的开口的宽度w1可与第一组A1的开口的宽度w1相同，并且第三组A3的开口之间的间隔d2可大于第一组A1的开口之间的间隔d1。
大体上，开口之间的间隔增大指示对于相同面积的源气体的接触量相对增加，因此，纳米芯125a的生长速度可相对快。开口的宽度增大指示在相同面积中的源气体的接触量相对减少，因此，纳米芯125a的生长速度可相对慢。
在该实施例中，示出了开口之间的间隔d和开口的宽度w有区分的构造，但是也可通过仅使开口之间的间隔d和开口的宽度w中的任一个不同来形成两个或更多个组。例如，当形成开口之间具有不同间隔d的两个或更多个组时，开口的宽度w可相同，而当形成具有不同开口宽度的两个或更多个组时，开口之间的间隔d可均匀。
这里，从两个或更多个组发射的光可彼此互补，或者两个或更多个组可被构造为当组合时发射白光。例如，就两组的情况而言，该两组可设计为当一组发射蓝光时，另一组发射黄光。就三组的情况而言，开口之间的间隔d和开口的宽度w中的任一个可不同地设计，以分别发射蓝光、绿光和红光。
随着开口之间的间隔d增大，光的波长增大，因此，可从开口之间的间隔d相对小的组中获得发射蓝光的有源层，并且可从开口之间的间隔d相对大的组中获得发射红光的有源层。随着开口之间的间隔d增大，有源层和/或第二导电类型的半导体层的厚度(相对于芯的侧面方向)倾向于增大。因此，通常，发射红光的发光纳米结构(纳米芯、有源层和第二导电类型的半导体层)的直径可大于发射蓝光和绿光的发光纳米结构的直径，并且发射绿光的发光纳米结构的直径可大于发射蓝光的发光纳米结构的直径。
如上所述，由于根据开口的宽度和开口之间的间隔的纳米芯125a的生长速度的差异，针对各个组(例如，三个组)纳米芯125a可具有不同的高度，如图35所示。为了改进非均匀高度，在本工艺中可执行平坦化至合适的水平L1，如图36所示，从而实现各个组的纳米芯125a的均匀高度。
如上所述，由于掩模123在平坦化工艺中用作支承纳米芯125a的结构，因此可容易地执行平坦化工艺而不损坏纳米芯125a。可在形成芯-壳结构和接触电极之后执行平坦化工艺，并且在这种情况下，根据装置结构在该工艺中可省略平坦化工艺。
如图36所示，可利用蚀刻停止层部分地去除掩模123，以暴露出平坦化的纳米芯125a的侧表面。也就是说，在本工艺中，可仅去除第二材料层123b并且可保留第一材料层123a。
接着，有源层125b和第二导电类型的半导体层125c可依次生长在多个纳米芯125a的表面上，如图37所示。
通过上述工艺，发光纳米结构125可具有芯-壳结构，其中第一导电类型的半导体设为纳米芯125a，以及包围纳米芯125a的有源层125b和第二导电类型的半导体层125c设为壳层。
如图38所示，接触电极126形成在发光纳米结构125上，并且保护性绝缘层127可额外形成在接触电极126上。
保护性绝缘层127可形成为填充发光纳米结构125之间的空间。保护性绝缘层127可由能够通过半导体工艺提供钝化结构的电绝缘材料形成。详细地说，保护性绝缘层127可由TEOS、BPSG、CVD-SiO2、SOG或SOD材料形成，以容易地填充发光纳米结构125之间的空间。
然后，可执行以下工艺，即执行平坦化以到达水平L2，以去除形成在纳米芯125a的另一晶面(上表面)上的有源层部分。结果，如图39所示，形成在纳米芯125a的另一晶面(上表面)上的有源层部分可被去除，并且有源层125b的其余部分可仅形成在纳米芯125a的侧表面上。由于纳米芯125a的侧表面具有相同的晶面，因此有源层125b的其余部分可准确地呈现出期望的波长特征。位于纳米芯125a的上部分中的有源层部分中容易发生的漏电流问题可减少。
然后，如图40所示，可选择性地蚀刻接触电极126的上部。
在本蚀刻工艺中，接触电极126可具有位于比发光纳米结构125的平坦化的上表面P更低的凹陷R。由于残留在平坦化的表面上的接触电极126的材料或由于在后续工艺中位于上部中的接触电极126而可能导致的漏电流问题会减少。
可执行本蚀刻工艺作为干蚀刻工艺或湿蚀刻工艺，以选择性地去除接触电极126，这里，可根据接触电极126的材料选择性地使用合适的蚀刻工艺和蚀刻剂。例如，在接触电极126是ITO并且发光纳米结构125是氮化物单晶体的情况下，可使用等离子体蚀刻工艺，这里，Cl2、BCl3、Ar或它们的任何组合可用作等离子体气体。另外，可调整蚀刻剂的选择(类型或混合比)和工艺条件。
在该实施例中，描述了执行两次平坦化工艺的示例，但是可省略第一平坦化工艺(图35和图36)，并且可仅执行第二平坦化工艺(图38和图39)。在这种情况下，通过第二平坦化工艺，可去除位于纳米芯125a的上部分中的有源层部分，并且可均匀地控制其它组的发光纳米结构的高度。
图41和图42是示出根据本发明构思的实施例的采用半导体发光装置的背光单元的示图。
参照图41，背光单元1000包括安装在衬底1002上的光源1001和设置在光源1001上方的一个或多个光学片1003。前述半导体发光装置或采用该半导体发光装置的封装件可用作光源1001。
与光源1001朝着设置有液晶显示器的上侧发射光的图41中的背光单元1000不同，作为图42所示的另一示例的背光单元2000被构造为使得安装在板2002上的光源2001沿着横方发射光，并且发射的光可入射至导光板2003，以转换为表面光源。经过导光板2003的光向上发射，并且为了提高光提取效率，可将反射层2004设置在导光板2003的下表面上。
图43是示出根据本发明构思的实施例的采用半导体发光装置的照明装置的示例的示图。
在图43中，照明装置3000示为例如灯泡型灯，并且包括发光模块3003、驱动单元3008和外部连接单元3010。
另外，照明装置3000还可包括诸如外部壳体3006和内部壳体3009以及盖单元3007的外部结构。发光模块3003可包括具有前述半导体发光装置封装件结构相同或相似结构的光源3001和安装有光源3001的电路板3002。例如，前述半导体发光装置的第一电极和第二电极可电连接至电路板3002的电极图案。在本实施例中，示出了单个光源3001被安装在电路板3002上，但是也可根据需要安装多个光源。
外部壳体3006可用作散热单元，并且可包括设置为与发光模块3003直接接触以改进散热的散热板3004和包围照明装置3000的侧表面的散热片3005。另外，盖单元3007可安装在发光模块3003上，并且具有凸透镜形状。驱动单元3008安装在内部壳体3009中，并且连接至具有插孔结构的外部连接单元3010，以从外部电源接收电力。另外，驱动单元3008可用于将电力转换为用于驱动发光模块3003的半导体发光装置3001的合适的电流源，并提供该电流源。例如，驱动单元3008可被构造为AC-DC转换器或整流电路组件。
图44是示出根据本发明构思的实施例的采用半导体发光装置的照明灯的示例的示图。
参照图44，用作车灯等的照明灯4000可包括光源4001、反射单元4005和透镜盖单元4004。透镜盖单元4004可包括中空导向件4003和透镜4002。光源4001可包括前述半导体发光装置或包括该半导体发光装置的封装件。
照明灯4000还可包括用于将光源4001产生的热向外消散的散热单元4012。为了有效地散热，散热单元4012可包括散热器4010和冷却扇4011。另外，照明灯4000还可包括固定地支承散热单元4012和反射单元4005的壳体4009，并且壳体4009可具有形成在其一个表面上的中心孔4008，其中散热单元4012连接至该中心孔4008。
壳体4009可具有形成在一体地连接至所述一个表面并且沿着直角方向弯曲的另一表面上的前孔4007。前孔4007可允许反射单元4005固定地布置在光源4001上方。因此，前侧通过反射单元4005敞开，并且反射单元4005固定至壳体4009，以使得敞开的前侧对应于前孔4007，并且通过反射单元4005反射的光可通过前孔4007以向外出射。
虽然已经结合实施例示出和描述了本发明，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可作出变型和改变。

Claims (15)

1.一种制造纳米结构半导体发光装置的方法，该方法包括步骤：
在基层上形成具有多个开口的掩模；
在所述基层的暴露的区域上生长第一导电类型的半导体层，使得所述多个开口被填充，从而形成多个纳米芯；
部分地去除所述掩模，以暴露出所述多个纳米芯的侧表面；
在部分地去除所述掩模之后对所述多个纳米芯进行热处理；
在所述热处理之后，在所述多个纳米芯的表面上依次生长有源层和第二导电类型的半导体层，以形成多个发光纳米结构；以及
对所述多个发光纳米结构的上部分进行平坦化，以去除所述多个纳米芯的上表面上的有源层的部分。
2.根据权利要求1所述的方法，其中，在从600℃至1200℃的温度范围内通过供应用于所述第一导电类型的半导体层的源气体来执行所述热处理。
3.根据权利要求1所述的方法，其中，在所述热处理之前，所述多个纳米芯具有圆柱形的形状，并且所述多个纳米芯的形状通过所述热处理转换为六棱柱的形状。
4.根据权利要求1所述的方法，其中，形成所述多个纳米芯的步骤包括晶体稳定化操作，所述晶体稳定化操作为：在所述第一导电类型的半导体层的生长过程中在使所述第一导电类型的半导体层的生长暂时中断之后执行热处理。
5.根据权利要求1所述的方法，还包括：在平坦化工艺之前，在所述多个发光纳米结构的表面上形成接触电极。
6.根据权利要求5所述的方法，还包括：在形成所述接触电极之后，形成绝缘层以填充所述多个发光纳米结构之间的空间。
7.根据权利要求6所述的方法，还包括：部分地去除所述接触电极以使得所述接触电极的高度低于所述多个发光纳米结构的上表面。
8.根据权利要求1所述的方法，其中，所述多个纳米芯的侧表面的晶面垂直于所述基层的上表面。
9.根据权利要求8所述的方法，其中，所述多个发光纳米结构和所述基层是氮化物单晶体，并且所述多个纳米芯的侧表面是非极性面。
10.根据权利要求1所述的方法，其中，所述掩模包括位于所述基层上的第一材料层和位于所述第一材料层上并且蚀刻率大于所述第一材料层的蚀刻率的第二材料层，并且部分地去除所述掩模的步骤包括：去除所述第二材料层以保留所述第一材料层。
11.根据权利要求1所述的方法，其中，所述多个开口分类为属于两个或更多个组，所述两个或更多个组在以下中的至少一个方面彼此不同：所述多个开口的直径和所述多个开口之间的间隔，各组中的开口具有相同的直径和间隔，位于不同组的开口中的发光纳米结构发射具有不同波长的光，并且位于相同组的开口中的发光纳米结构发射具有相同波长的光。
12.根据权利要求11所述的方法，其中，从位于不同组的开口中的发光纳米结构发射的不同波长的光被组合以形成白光。
13.一种制造纳米结构半导体发光装置的方法，该方法包括步骤：
在基层上形成具有多个开口的掩模；
在所述基层的暴露的区域上生长第一导电类型的半导体层，使得所述多个开口被填充，从而形成多个纳米芯；
在所述多个纳米芯的表面上依次生长有源层和第二导电类型的半导体层，以形成多个发光纳米结构；
在所述多个发光纳米结构的表面上形成接触电极；
对所述多个发光纳米结构的上部分进行平坦化，以去除所述多个纳米芯的上表面上的有源层的部分；以及
部分地去除所述接触电极，使得所述接触电极的高度低于所述多个发光纳米结构的上表面。
14.根据权利要求13所述的方法，还包括：在形成所述接触电极的步骤与平坦化的步骤之间，形成绝缘层以填充所述多个发光纳米结构之间的空间。
15.根据权利要求13所述的方法，其中，所述掩模包括位于所述基层上的第一材料层和位于所述第一材料层上并且蚀刻率大于所述第一材料层的蚀刻率的第二材料层，并且
所述方法还包括：在形成所述多个发光纳米结构之前，去除所述第二材料层，以暴露出所述多个纳米芯的侧表面并且保留所述第一材料层。
CN201480010929.0A 2013-01-29 2014-01-28 制造纳米结构的半导体发光元件的方法 Active CN105009307B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20130010112 2013-01-29
KR10-2013-0010112 2013-01-29
KR1020130147783A KR102022266B1 (ko) 2013-01-29 2013-11-29 나노구조 반도체 발광소자 제조방법
KR10-2013-0147783 2013-11-29
PCT/KR2014/000810 WO2014119909A1 (ko) 2013-01-29 2014-01-28 나노구조 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
CN105009307A CN105009307A (zh) 2015-10-28
CN105009307B true CN105009307B (zh) 2018-02-02

Family

ID=51262563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010929.0A Active CN105009307B (zh) 2013-01-29 2014-01-28 制造纳米结构的半导体发光元件的方法

Country Status (5)

Country Link
US (4) US9385266B2 (zh)
KR (1) KR102022266B1 (zh)
CN (1) CN105009307B (zh)
DE (1) DE112014000595B4 (zh)
WO (1) WO2014119909A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
FR3011381B1 (fr) 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102252991B1 (ko) * 2014-08-08 2021-05-20 삼성전자주식회사 나노구조 반도체 발광소자
KR102285786B1 (ko) * 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
TWI548113B (zh) * 2014-03-11 2016-09-01 國立臺灣大學 半導體發光元件及其製造方法
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
WO2016022824A1 (en) * 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
WO2016049507A1 (en) 2014-09-26 2016-03-31 Glo Ab Monolithic image chip for near-to-eye display
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
KR102237149B1 (ko) * 2014-11-18 2021-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
FR3029015B1 (fr) * 2014-11-24 2018-03-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels et son procede de fabrication
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
CN105932121A (zh) * 2016-05-05 2016-09-07 太原理工大学 一种三维led外延结构及其制备方法
CN106229394B (zh) * 2016-10-19 2019-06-07 武汉华星光电技术有限公司 微发光二极管及其制造方法和显示器
EP3352228B1 (en) 2017-01-24 2019-09-25 OSRAM Opto Semiconductors GmbH Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
KR102345618B1 (ko) * 2017-09-01 2021-12-31 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
CN107749437A (zh) * 2017-11-17 2018-03-02 广州市香港科大霍英东研究院 可挠性发光二极管制程及其结构
JP6988460B2 (ja) 2017-12-26 2022-01-05 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
KR20190079787A (ko) * 2017-12-28 2019-07-08 삼성전자주식회사 반도체 발광소자의 제조 방법
DE102018105786A1 (de) * 2018-03-13 2019-09-19 Osram Opto Semiconductors Gmbh Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
KR102532278B1 (ko) * 2018-06-14 2023-05-15 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
FR3080487B1 (fr) * 2018-04-20 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif optoelectronique a matrice de diodes
US20200091388A1 (en) * 2018-09-19 2020-03-19 Vuereal Inc. Highly efficient microdevices
US10910006B2 (en) 2018-10-03 2021-02-02 Seagate Technology Llc Double loop heater
GB201816455D0 (en) * 2018-10-09 2018-11-28 Univ Sheffield LED Arrays
FR3089687B1 (fr) * 2018-12-05 2021-04-30 Commissariat Energie Atomique Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
JP7207012B2 (ja) * 2019-02-27 2023-01-18 セイコーエプソン株式会社 発光装置の製造方法、発光装置、およびプロジェクター
KR102175400B1 (ko) 2019-04-02 2020-11-06 레이놀리지 주식회사 나노 구조 반도체 발광소자
KR102746085B1 (ko) 2019-06-24 2024-12-26 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
GB201910348D0 (en) 2019-07-19 2019-09-04 Univ Sheffield LED Arrays
JP7236078B2 (ja) * 2019-09-10 2023-03-09 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
GB202007350D0 (en) * 2020-05-18 2020-07-01 Univ Cork Semiconductor heterostructure
FR3111016B1 (fr) * 2020-06-01 2023-01-13 Aledia Dispositif optoélectronique et procédé de fabrication
KR20210155693A (ko) 2020-06-16 2021-12-23 삼성전자주식회사 플랫 탑을 갖는 나노로드 반도체층과 이를 이용한 마이크로 led와 이를 포함하는 화소 플레이트와 이를 포함하는 디스플레이 장치와 전자장치들
KR102370021B1 (ko) 2020-07-07 2022-03-04 레이놀리지 주식회사 나노구조 반도체 발광소자 제조 방법
CN111987194A (zh) * 2020-09-30 2020-11-24 中国科学院长春光学精密机械与物理研究所 一种垂直量子阱结构AlGaN深紫外LED及其制备方法
JP2023139643A (ja) * 2022-03-22 2023-10-04 セイコーエプソン株式会社 発光装置、プロジェクター、ディスプレイ、およびヘッドマウントディスプレイ
US20230369535A1 (en) * 2022-05-10 2023-11-16 Meta Platforms Technologies, Llc Nanowire architecture for micro-displays
US12446385B2 (en) 2023-11-03 2025-10-14 Snap Inc. Monolithic RGB microLED array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
KR20120058137A (ko) * 2010-11-29 2012-06-07 삼성엘이디 주식회사 발광소자 및 그 제조방법

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0858110B1 (en) 1996-08-27 2006-12-13 Seiko Epson Corporation Separating method, method for transferring thin film device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100470904B1 (ko) 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
ATE486374T1 (de) 2003-08-08 2010-11-15 Kang Sang Kyu Nitrid-mikrolicht-emissionsdiode mit grosser helligkeit und herstellungsverfahren dafür
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
US20070037365A1 (en) * 2005-08-15 2007-02-15 Ranganath Tirumala R Semiconductor nanostructures and fabricating the same
KR100668964B1 (ko) 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
KR100661960B1 (ko) 2005-09-28 2006-12-28 엘지전자 주식회사 발광 다이오드 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
EP1791186A1 (en) 2005-11-25 2007-05-30 Stormled AB Light emitting diode and method for manufacturing the same
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR20070081184A (ko) 2006-02-10 2007-08-16 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR101019941B1 (ko) 2006-03-10 2011-03-09 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
TWI304278B (en) 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
JP4986137B2 (ja) 2006-12-13 2012-07-25 独立行政法人産業技術総合研究所 ナノ構造体を有する光学素子用又はナノ構造体用成形型の製造方法
WO2008085813A2 (en) * 2007-01-03 2008-07-17 Nanosys, Inc, Et Al. Methods for nanopatterning and production of nanostructures
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
TWI340481B (en) 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20090012493A (ko) 2007-07-30 2009-02-04 삼성전기주식회사 광자결정 발광소자
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US20090112024A1 (en) * 2007-10-29 2009-04-30 Wai Mun Lee Stabilization of hydroxylamine containing solutions and method for their preparation
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP5211352B2 (ja) * 2008-10-17 2013-06-12 国立大学法人北海道大学 半導体発光素子アレー、およびその製造方法
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101061150B1 (ko) * 2009-05-22 2011-08-31 서울대학교산학협력단 발광 디바이스와 이의 제조 방법
US8129728B2 (en) 2009-10-22 2012-03-06 Walsin Lihwa Corporation Light emitting device and method for enhancing light extraction thereof
KR101622308B1 (ko) 2009-11-17 2016-05-18 삼성전자주식회사 발광소자 및 그 제조방법
EP2509119B1 (en) * 2009-12-01 2017-03-08 National University Corporation Hokkaido University Light emitting element and method for manufacturing same
DE102010012711A1 (de) * 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
TWI459460B (zh) 2010-11-24 2014-11-01 國立臺灣大學 半導體微奈米柱的製作方法與應用
KR20120057298A (ko) 2010-11-26 2012-06-05 서울옵토디바이스주식회사 발광 소자 및 그 제조 방법
KR101258582B1 (ko) 2011-09-02 2013-05-02 삼성전자주식회사 나노로드 발광소자
KR101285164B1 (ko) 2011-10-14 2013-07-11 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101269053B1 (ko) 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20130069035A (ko) * 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
US9054233B2 (en) * 2013-06-07 2015-06-09 Glo Ab Multicolor LED and method of fabricating thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
KR20120058137A (ko) * 2010-11-29 2012-06-07 삼성엘이디 주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
DE112014000595B4 (de) 2021-01-14
US9871164B2 (en) 2018-01-16
WO2014119909A1 (ko) 2014-08-07
DE112014000595T5 (de) 2015-11-26
CN105009307A (zh) 2015-10-28
US20150364642A1 (en) 2015-12-17
KR102022266B1 (ko) 2019-09-18
KR20140096970A (ko) 2014-08-06
US9385266B2 (en) 2016-07-05
US20160293797A1 (en) 2016-10-06
US20170040489A1 (en) 2017-02-09
US20140246647A1 (en) 2014-09-04
US9508893B2 (en) 2016-11-29
US9853185B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN105009307B (zh) 制造纳米结构的半导体发光元件的方法
CN105009309B (zh) 制造纳米结构半导体发光器件的方法
CN105190917B (zh) 纳米结构半导体发光元件
US9099573B2 (en) Nano-structure semiconductor light emitting device
US9660139B2 (en) Nanostructure semiconductor light emitting device
US9461199B2 (en) Nanostructure semiconductor light-emitting device
US9461205B2 (en) Nanostructure semiconductor light emitting device
US9748438B2 (en) Nanostructure semiconductor light emitting device
KR102337405B1 (ko) 나노구조 반도체 발광소자
CN105765741B (zh) 纳米结构半导体发光器件
JP2009147140A (ja) 発光素子および発光素子の製造方法
US9842960B2 (en) Method of manufacturing nanostructure semiconductor light-emitting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant