[go: up one dir, main page]

CN104916637B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104916637B
CN104916637B CN201510108864.XA CN201510108864A CN104916637B CN 104916637 B CN104916637 B CN 104916637B CN 201510108864 A CN201510108864 A CN 201510108864A CN 104916637 B CN104916637 B CN 104916637B
Authority
CN
China
Prior art keywords
region
resistor structure
drain region
drain
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510108864.XA
Other languages
English (en)
Other versions
CN104916637A (zh
Inventor
霍克孝
杨富智
蔡俊琳
陈益民
詹智元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104916637A publication Critical patent/CN104916637A/zh
Application granted granted Critical
Publication of CN104916637B publication Critical patent/CN104916637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H10W20/498—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一些实施例涉及半导体器件。半导体器件包括漏极区和围绕漏极区的沟道区。源极区围绕沟道区，使得沟道区将漏极区与源极区分离。栅电极布置在沟道区上方，并且具有接近漏极的内边缘。由弯曲或多边形路径的电阻材料构成的电阻器结构布置在漏极上方，并且连接至漏极。电阻器结构以栅电极的内边缘为外围边界。本发明实施例涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明实施例涉及半导体器件及其制造方法。
背景技术
功率MOSFET是设计成处理重要功率电平的特定类型的金属氧化物半导体场效应晶体管(MOSFET)。与其他功率半导体器件(例如，绝缘栅双极晶体管(IGBT))相比，其主要优点在于在低电压时的高通信速度和良好的效率。
通过CMOS技术(在20世纪70年代末为了制造集成电路而开发)的演进，功率MOSFET的制造成为可能。功率MOSFET与其低功率类似物横向MOSFET共享其操作原理。
功率MOSFET可能是最广泛使用的低压(例如，小于200V)开关。其可以在很多电源、DC到DC转换器、以及电动机控制器中找到。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个实施例，提供了一种半导体器件，包括：漏极区；沟道区，围绕所述漏极区；源极区，围绕所述沟道区，其中，所述沟道区将所述漏极区与所述源极区分离；栅电极，布置在所述沟道区上方并且具有接近所述漏极的内边缘；以及电阻器结构，由弯曲或多边形路径的电阻材料构成，所述电阻器结构布置在所述漏极上方并且连接至所述漏极，所述电阻器结构以所述栅电极的所述内边缘为外围边界。
根据本发明的另一实施例，还提供了一种半导体器件，包括：漏极区，布置在半导体衬底中；漂移区，布置在所述半导体衬底中并且围绕所述漏极区；沟道区，布置在所述半导体衬底中并且围绕所述沟道区，其中，所述漂移区将所述漏极区与所述沟道区分离；源极区，布置在所述半导体衬底中并且围绕所述沟道区，其中，所述沟道区将所述源极区与所述漂移区分离；栅电极，布置在所述沟道区上方；以及电阻器结构，由连接至漏极并且在所述漏极区上方对准或者在所述漂移区上方对准的弯曲或多边形路径的电阻材料构成。
根据本发明的又一实施例，还提供了一种方法，包括：提供半导体衬底；将第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成掩埋阱区；将第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成主体区；将所述第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成将所述掩埋阱区与所述主体区分离的浅阱区；形成导电栅电极，所述导电栅电极在所述主体区上方延伸并且通过栅极电介质与所述主体区分离；形成电阻器结构，所述电阻器结构以所述导电栅电极的内边缘为外围边界；以及将所述第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成源极区和漏极区，其中，所述漏极区以所述导电栅电极的内边缘为外围边界。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的高压器件的示意图。
图2示出了根据一些实施例的包括位于漏极区上方的电阻器的高压器件的顶视图。
图3示出了根据一些实施例的图2的高压器件的截面图。
图4示出了根据一些实施例的包括位于漏极区上方的电阻器并且在器件的漂移区上方对准的高压器件的顶视图。
图5示出了根据一些实施例的图4的高压器件的截面图。
图6示出了根据一些实施例的包括漏极区上方的电阻器的高压器件的顶视图。
图7示出了根据一些实施例的图6的高压器件的截面图。
图8示出了根据一些实施例的包括位于漏极区上方的电阻器的高压器件的顶视图。
图9示出了根据一些实施例的图8的高压器件的截面图。
图10示出了根据一些实施例的包括位于漏极区上方的电阻器的高压器件的顶视图。
图11示出了根据一些实施例的包括位于漏极区上方的电阻器的高压器件的顶视图。
图12示出了根据一些实施例的示出用于形成深沟槽电容器的制造方法的流程图。
图13至图20示出了根据一些实施例的共同示出形成高压器件的方法的一系列截面图。
具体实施方式
参考附图作出本文中的描述，其中，贯穿附图，类似参考标号通常用于指代类似元件，并且其中，各种结构不必按比例绘制。在以下描述中，为了解释的目的，阐述了大量具体细节，以便于理解。然而，明显地，可以在较少程度的这些具体细节的情况下实践本文中描述的一个或多个方面。在其他情况下，已知结构和器件以框图形式示出，以便于理解。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
传统的横向MOSFET装配太差而不能处理高电流情况。例如，功率骤增可能发生在传统的横向MOSFET中，并且吹破(blow out)栅极氧化物，熔化器件的有源区，或者导致互连件的熔化或电迁移故障。本公开提供了布置在高压MOSFET的漏极区的顶部上以在功率骤增或者其他高压电流和/或高压操作条件的事件中保护高压器件的电阻器结构。这些结构很好地适用于例如通过约100V或者超过100V的偏置电压操作的器件，但是还可以在较低电压下使用这些结构。
图1示出了高压晶体管器件100的一些实施例的示意图，其包括具有源极区(S)、漏极区(D)、和栅电极(G)的晶体管102。电阻器结构104串联连接至漏极区(D)。现在以下提供与该示意图一致的多个实例。
现在同时参考的图2至图3示出了根据一些实施例的包括电阻器结构的高压器件200的一个实例。器件200包括布置在半导体衬底206中并且通过沟道区208相互分离的源极区202和漏极区204。源极区202同心地围绕沟道区208，并且沟道区208又同心地围绕漏极区204。通过栅极电介质212与沟道区208分离的栅电极210布置在沟道区208上方，并且具有最接近漏极区204的内边缘210a。电阻器结构211由弯曲或多边形路径的电阻材料构成，其布置在漏极区204上方并且连接至漏极区204。电阻器结构211以栅电极内边缘210a为外围边界。漏极接触件214从漏极区204向上延伸，并且连接至诸如金属-1层的金属互连层216。接触件或通孔218从金属互连层216向下延伸至电阻器结构211。
在操作期间，电阻器结构211通过帮助跨过比先前可用的距离更长的距离消耗功率骤增而提高器件的击穿电压。因此，这允许器件200及其紧密连接的电阻器结构211承受与先前可实现的功率骤增相比的明显更大的功率骤增。特别地，图2至图3示出电阻器结构211是螺旋形结构的实例，其包括连续弯曲路径，当其接近中心区域220时，具有不断减小的曲率半径。在一些实施例中，螺旋的宽度w在整个螺旋形结构上可以是连续的，以容易制造器件，同时在其他实施例中，例如由于螺旋的端部处的锥形，螺旋宽度w可以改变。当其限制电场“弯曲”或者“尖峰”时，从上面看呈现不存在尖锐棱角的该实施例以及其他实施例是有利的。通过限制电场“弯曲”或者“尖峰”，弯曲边缘帮助限制热载流子效应和局部加热，并且由此可以改进器件性能和可靠性。
图4至图5示出了根据一些实施例的高压半导体器件400的另一个实例。该器件再次包括同心地布置在半导体衬底206中并且通过沟道区208相互分离的源极区202和漏极区204。在该实施例中，漂移区402同心地布置在漏极区204周围，并且使漏极区204与沟道区208分离。在该实例中，源极区和漏极区202、204具有第一掺杂浓度(例如，n+)的第一掺杂类型(例如，n-型)，同时沟道区208具有第二掺杂类型(例如，p-型)。漂移区402具有第一掺杂类型(例如，n-型)，但是掺杂浓度比源极/漏极区202、204的掺杂浓度低。在该实例中，电阻器结构211在漂移区402上方对准，并且通过场氧化物404与漂移区402分离。在该结构中，不仅电阻器结构211提供抵抗功率骤增(例如，漏极上的大电流)的增强保护，而且在漂移区402上方的电阻器结构211的放置使漂移区402中的器件的电场变平滑，其可能限制热载流子效应和局部加热，并且由此可以改进器件性能和可靠性。
图6至图7示出了根据一些实施例的高压半导体器件600的另一个实例。在该实例中，漏极区204是环形的，并且具有在其中心开口中对准的场氧化物区602。电阻器结构211在场氧化物层602上方对准，并且以场氧化物区602的外边缘602a为外围边界。
图8至图9示出了根据一些实施例的高压半导体器件800的另一个实例。在该实例中，半导体衬底802具有第一导电类型(例如，p-)。具有第二导电类型(例如，n-)的掩埋阱区804布置在半导体衬底中。具有第一导电类型(例如，p)的主体区806布置在衬底802中，并且在结处接触掩埋阱区804。该结被掩埋在半导体衬底802的上表面下面。具有第二导电类型并且在一些实例中可以称为高压阱(例如，高压n-阱(HVNW))的浅阱区810布置在主体区806内。漏极区812具有第二导电类型并且布置在浅阱区810中。源极区814具有第二导电类型并且布置在主体区806中。隔离结构816可以横向界定器件800，以隔离器件与其他相邻器件。栅电极818形成在主体区806中的沟道区820上方，并且通过栅极氧化物822与沟道区820分离。电阻器结构824形成在场氧化物828上方，场氧化物828位于用作器件的漂移区的浅阱区810上面。因此，在操作期间，电流基于栅极电压是否超过器件的阈值电压而通过沟道区820在源极区814和漏极区812之间选择性地流动。还示出了主体接触件830。
为了清楚起见，在图9上添加了示例性掺杂类型，然而，将理解，所示掺杂类型可以在图9的其他实施例中被“翻转”并且用于本文中公开的所有实施例。例如，虽然图9示出了n型源极和漏极区812、814和p型主体区806；但是在其他实施例中，源极和漏极区812、814可以是p型的，并且主体区806可以是n型的，所提供的其他区域的导电类型被类似地翻转。
如图10中所示，虽然先前实施例将电阻结构示出为螺旋结构，但是本发明的理念不限于螺旋结构。由此，图10示出了电阻结构是C-形结构1000的另一个实例，C-形结构1000还可以插入到图1至图9的先前示出的实施例中代替其中所示的螺旋电阻结构。
而且，如图11中所示，虽然已经提及使用没有尖锐棱角的弯曲表面可以帮助避开电场尖峰形成，但是多边形电阻结构还预期落入本公开的范围内。因此，图11示出了包括具有不断缩短的长度以形成螺旋形状的多个线性部分的电阻结构1100的实例。线性部分还可以布置成形成C形、U形、或G形结构，其中所有这些都预期落在本公开的范围内。
无论使用怎样的特定结构，这些电阻结构的宽度和长度以及用于电阻结构的材料帮助确定电阻结构的电阻。其他因素相等，具有较长长度的电阻结构倾向于比具有较短长度的电阻结构提供更大的电阻。类似地，具有较小宽度的电阻结构倾向于比具有较大宽度的电阻结构提供更大的电阻。因此，当由相同材料制成时，具有多个窄且紧凑间隔的线圈的第一螺旋将倾向于比具有较宽的较少线圈的第二螺旋有利地呈现更大电阻。然而，在高压应用中使用器件的应用中，例如，在源极区和漏极区之间大于100V，电阻器的宽度应该足够大且足够宽，以在不经受熔化、局部加热或者电迁移问题的情况下可靠地抵挡可能发生的高电流或电压。在一些实施例中，电阻器结构的材料是多晶硅，并且线圈的几何结构选择为使得电阻器元件具有在约20欧姆和约50欧姆之间的电阻。而且，虽然图2至图9中所示的漏极区具有形状为圆形的弯曲表面，但是其他漏极区可以是椭圆形、或者环形，或者具有更复杂的弯曲或圆形表面，诸如，具有多个指状物的器件。当利用多边形形状时，也是如此。
图12示出了根据一些实施例的制造高压半导体器件的方法。方法开始于步骤1202，提供半导体衬底。在步骤1204中，将第一掺杂物类型的掺杂物杂质注入到衬底内，以形成掩埋阱区。在步骤1206中，将第一掺杂物类型的掺杂物杂质注入到半导体衬底内，以形成主体区。在步骤1208中，将第一掺杂物类型的掺杂物杂质注入到半导体衬底内，以形成诸如高压阱区的浅阱区。在步骤1210中，形成栅极电介质。在步骤1212中，形成多晶硅电阻器结构，以在漏极区上方建立栅电极和电阻器结构。电阻器结构以栅极结构的内边缘为外围边界。在步骤1214中，将第二掺杂物类型的掺杂物杂质注入到半导体衬底内，以形成源极区和漏极区。漏极区以栅电极的内边缘为外围边界。在步骤1216中，在栅极结构上方形成层间电介质(ILD)。在步骤1218中，执行后段制程(BEOL)处理，诸如执行互连件的形成。
在图13中，提供半导体衬底1300。在图13的所示实例中，为了清楚起见，将衬底示出为p型衬底，但是将理解，还可以使用n型衬底或其他衬底。半导体器件可以是块状半导体(例如，硅)晶圆、二元化合物衬底(例如，GaAs晶圆)、三元化合物衬底(例如，AlGaAs)、或更高阶化合物晶圆等。而且，半导体衬底1300还可以包括非半导体材料，诸如，绝缘体上硅(SOI)中的氧化物、部分SOI衬底、多晶硅、非晶硅、或有机材料等。在一些实施例中，半导体衬底还可以包括堆叠或者以其他方式粘合在一起的多个晶圆或管芯。半导体衬底1300可以包括从硅锭切割的晶圆、和/或形成在下面的衬底上的任何其他类型的半导体/非半导体和/或沉积或生长(例如，外延)的层。
现在转到图14至图20，可以看到示出为一系列截面图的器件制造的方法。将理解，不是所有示出的步骤都是必需的，并且在其他实施例中，可以省略这些步骤中的一些。而且，在其他实施例中，可以存在本文中未示出的额外的处理步骤。而且，仍然在其他实施例中，可以重新布置所示处理步骤的顺序，例如，可以调换图15和图16中所示的操作，图15和图16中所示的操作可以为其他步骤。所有这样的实施例都预期落在本公开的范围内。
在图14中，执行离子注入1400，以在半导体衬底1300中形成掩埋阱区1402。在所示实例中，掩埋阱区示出为掩埋n-阱区(BNW)，并且深注入到衬底内，以在深度dbw处具有峰值掺杂。诸如退火的随后的热处理导致BNW向外扩散，以具有高度hbw，但是p衬底可以仍然使掩埋阱区1402与上部半导体衬底表面1302分离。
在图15中，执行浅阱注入1500，以在掩埋n-阱1402上方形成浅阱区1502。在所示实例中，浅阱区1502示出为高压n-阱区(HVNW)。浅阱区1502比掩埋阱区1402浅，并且也比掩埋阱区窄。因此，在一些实施例中，掩埋阱区可以在所有方向上横向延伸超过浅阱的外侧。
在图16中，执行主体注入1600，以在衬底1300中形成主体区1602。在所示实例中，主体区1602示出为p型主体区。主体区1602设置在浅阱1502之下并且设置在掩埋阱1402之上，并且横向围绕浅阱1502。
在图17中，在工件的表面上方形成栅极电介质1700。在一些实施例中，栅极电介质是高k电介质，但是在其他实施例中，可以使用诸如二氧化硅(SiO2)的其他介电层。在一些实施例中，可以(例如，在熔炉中或者外延地)生长或者可以旋涂栅极电介质1700。
在图18中，在栅极电介质1700上方形成多晶硅的层。然后，在多晶硅层1800上方形成并且图案化掩模层(未示出)，并且利用处于适当位置的掩模执行蚀刻，以形成图案化的栅电极1800。在所示实施例中，栅电极1800的内边缘1802在场氧化物区1804上方向上延伸。在场氧化物1804上方对准的栅电极1800的区域可以称为场板，并且可以帮助使最终制造的器件的漂移区中的电场线平滑。在形成栅电极1800的同时，在场氧化物上方图案化电阻器结构1806。如前所述，在一些实施例中，从上面看，电阻器结构1806可以是螺旋形状或多边形形状。
在图19中，执行离子注入1900，以形成与栅电极1800的边缘自对准的源极区1902、以及形成布置在场氧化物1804的中心区域中的漏极区1904。所示源极/漏极区示出为高掺杂n-型区(N++)。还利用处于适当位置的单独掩模(未示出)执行离子注入，以形成主体接触区1906。所示主体接触区示出为高掺杂p型区(P+)。
在图20中，在结构上方形成层间介电(ILD)层2000，并且在ILD中形成接触开口、通孔开口和/或沟槽。然后，形成接触件和/或通孔2002、以及第一金属层2004，以使漏极区1904与电阻器结构1806串联连接。
因此，将理解，本公开提供涉及与场效应晶体管器件的漏极区串联布置的电阻器结构的技术。电阻器结构还布置在漏极上方，以便以栅电极的内边缘为外围边界，可以在漏极区本身上方对准和/或在器件的漂移区上方对准。与其他方法相比，这些电阻器结构提供改进的功率骤增保护。因此，与比其他方法相比，这些电阻器结构可以提供改进的性能和/或更长的器件寿命。
本公开的一些实施例涉及一种半导体器件。该器件包括漏极区、同心地围绕漏极区的沟道区、以及同心地围绕沟道区的源极区。沟道区使漏极区与源极区分离。栅电极布置在沟道区上方并且具有接近漏极的内边缘。电阻器结构由弯曲或多边形路径的电阻材料构成，电阻器结构布置在漏极上方并且连接至漏极，电阻器结构以栅电极的内边缘为外围边界。
其他实施例涉及一种半导体器件。半导体器件具有布置在半导体衬底中的漏极区。漂移区布置在半导体衬底中并且围绕漏极区。沟道区布置在半导体衬底中并且围绕漏极区。漂移区使漏极区与沟道区分离。源极区布置在半导体衬底中并且围绕沟道区。沟道区使漏极区与源极区分离。栅电极布置在沟道区上方。由弯曲或多边形路径的电阻材料构成的电阻器结构在漏极或漂移区上方对准并且连接至漏极。
根据本发明的一个实施例，提供了一种半导体器件，包括：漏极区；沟道区，围绕所述漏极区；源极区，围绕所述沟道区，其中，所述沟道区将所述漏极区与所述源极区分离；栅电极，布置在所述沟道区上方并且具有接近所述漏极的内边缘；以及电阻器结构，由弯曲或多边形路径的电阻材料构成，所述电阻器结构布置在所述漏极上方并且连接至所述漏极，所述电阻器结构以所述栅电极的所述内边缘为外围边界。
在上述半导体器件中，所述电阻器结构包括多晶硅。
在上述半导体器件中，所述弯曲或多边形路径是螺旋形或者C-形。
在上述半导体器件中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
在上述半导体器件中，还包括：漂移区，将所述漏极区和所述沟道区分离，其中，所述电阻器结构在所述漂移区上方对准。
在上述半导体器件中，所述电阻器结构在所述漂移区上方对准，而不在所述漏极区上方对准。
在上述半导体器件中，所述漏极区是环形的，并且其中，场氧化物区在环形漏极区的中心开口中对准，其中，所述电阻器结构以所述场氧化物区的外边缘为外围边界。
在上述半导体器件中，还包括：漏极接触件，从所述漏极区向上延伸；金属互连层，连接至所述漏极接触件并且在所述衬底上方水平地延伸；以及接触件或通孔，从所述金属互连层向下延伸至所述弯曲或多边形路径的电阻材料。
在上述半导体器件中，所述电阻器结构具有在约20欧姆和约50欧姆之间的电阻。
根据本发明的另一实施例，还提供了一种半导体器件，包括：漏极区，布置在半导体衬底中；漂移区，布置在所述半导体衬底中并且围绕所述漏极区；沟道区，布置在所述半导体衬底中并且围绕所述沟道区，其中，所述漂移区将所述漏极区与所述沟道区分离；源极区，布置在所述半导体衬底中并且围绕所述沟道区，其中，所述沟道区将所述源极区与所述漂移区分离；栅电极，布置在所述沟道区上方；以及电阻器结构，由连接至漏极并且在所述漏极区上方对准或者在所述漂移区上方对准的弯曲或多边形路径的电阻材料构成。
在上述半导体器件中，所述电阻器结构以所述栅电极的内边缘为外围边界。
在上述半导体器件中，所述半导体衬底具有第一导电类型，并且还包括：掩埋阱区，具有第二导电类型，布置在所述半导体衬底中；主体区，具有所述第一导电类型，布置在所述衬底中并且在所述半导体衬底的上表面下面掩埋的结处接触所述掩埋阱区；浅阱区，具有所述第二导电类型，布置在所述主体区内；其中，所述漏极区具有所述第二导电类型，并且布置在所述浅阱区中；以及其中，所述源极区具有所述第二导电类型，并且布置在所述主体区中。
在上述半导体器件中，所述电阻器结构是螺旋形或者C-形。
在上述半导体器件中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
在上述半导体器件中，所述电阻器结构包括多晶硅。
根据本发明的又一实施例，还提供了一种方法，包括：提供半导体衬底；将第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成掩埋阱区；将第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成主体区；将所述第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成将所述掩埋阱区与所述主体区分离的浅阱区；形成导电栅电极，所述导电栅电极在所述主体区上方延伸并且通过栅极电介质与所述主体区分离；形成电阻器结构，所述电阻器结构以所述导电栅电极的内边缘为外围边界；以及将所述第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成源极区和漏极区，其中，所述漏极区以所述导电栅电极的内边缘为外围边界。
在上述方法中，所述电阻器结构与所述导电栅电极同时形成。
在上述方法中，所述电阻器结构是螺旋形或C-形。
在上述方法中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
在上述方法中，还包括：在所述电阻器结构和所述导电栅电极上方形成层间介电(ILD)层；在所述ILD层中形成接触开口或通孔开口，所述接触开口或通孔开口向下延伸穿过所述ILD层，以暴露所述漏极区和所述电阻器结构；和在所述接触开口或通孔开口中形成接触件或通孔；以及形成第一金属层，所述第一金属层将所述接触件或所述通孔彼此连接，以将所述电阻器结构与所述漏极区串联连接。
以上概述了多个实施例的特征，使得本领域技术人员可以更好地理解本公开的多个方面。本领域技术人员应该想到，他们可以容易地使用本公开作为用于设计或修改用于实现与在此介绍的实施例相同的目的和/或实现与其相同优点的其他处理和结构的基础。本领域技术人员还将认识到，这样的等同结构不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，他们在此可以作出多种改变、替换和更改。

Claims (19)

1.一种半导体器件，包括：
漏极区；
沟道区，围绕所述漏极区；
源极区，围绕所述沟道区，其中，所述沟道区将所述漏极区与所述源极区分离；
栅电极，布置在所述沟道区上方并且具有接近所述漏极区的内边缘；
漂移区，同心地布置在所述漏极区周围，从上面看，所述栅电极通过所述内边缘与所述漂移区交界；以及
电阻器结构，由弯曲或多边形路径的电阻材料构成，所述电阻器结构布置在所述漏极区上方并且连接至所述漏极区，所述电阻器结构以所述栅电极的所述内边缘为外围边界且在所述漂移区上方对准，并且所述电阻器结构包裹环绕所述漏极区且不与所述源极区和栅电极电连接。
2.根据权利要求1所述的半导体器件，其中，所述电阻器结构包括多晶硅。
3.根据权利要求1所述的半导体器件，其中，所述弯曲或多边形路径是螺旋形或者C-形。
4.根据权利要求1所述的半导体器件，其中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
5.根据权利要求1所述的半导体器件，其中，
所述漂移区将所述漏极区和所述沟道区分离。
6.根据权利要求5所述的半导体器件，其中，所述电阻器结构在所述漂移区上方对准，而不在所述漏极区上方对准。
7.根据权利要求1所述的半导体器件，还包括：
漏极接触件，从所述漏极区向上延伸；
金属互连层，连接至所述漏极接触件并且在衬底上方水平地延伸；以及
接触件或通孔，从所述金属互连层向下延伸至所述弯曲或多边形路径的电阻材料。
8.根据权利要求1所述的半导体器件，其中，所述电阻器结构具有在20欧姆和50欧姆之间的电阻。
9.一种半导体器件，包括：
漏极区，布置在半导体衬底中；
漂移区，布置在所述半导体衬底中并且同心地布置在所述漏极区周围；
沟道区，布置在所述半导体衬底中并且围绕所述漏极区，其中，所述漂移区将所述漏极区与所述沟道区分离；
源极区，布置在所述半导体衬底中并且围绕所述沟道区，其中，所述沟道区将所述源极区与所述漂移区分离；
栅电极，布置在所述沟道区上方并且具有接近所述漏极区的内边缘，在顶视图中，所述栅电极通过所述内边缘与所述漂移区交界；以及
电阻器结构，由连接至漏极区并且在所述漏极区上方对准或者在所述漂移区上方对准的弯曲或多边形路径的电阻材料构成，并且所述电阻器结构包裹环绕所述漏极区且不与所述源极区和栅电极电连接。
10.根据权利要求9所述的半导体器件，其中，所述电阻器结构以所述栅电极的内边缘为外围边界。
11.根据权利要求9所述的半导体器件，其中，所述半导体衬底具有第一导电类型，并且还包括：
掩埋阱区，具有第二导电类型，布置在所述半导体衬底中；
主体区，具有所述第一导电类型，布置在所述半导体衬底中并且在所述半导体衬底的上表面下面掩埋的结处接触所述掩埋阱区；
浅阱区，具有所述第二导电类型，布置在所述主体区内；
其中，所述漏极区具有所述第二导电类型，并且布置在所述浅阱区中；以及
其中，所述源极区具有所述第二导电类型，并且布置在所述主体区中。
12.根据权利要求9所述的半导体器件，其中，所述电阻器结构是螺旋形或者C-形。
13.根据权利要求12所述的半导体器件，其中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
14.根据权利要求13所述的半导体器件，其中，所述电阻器结构包括多晶硅。
15.一种形成半导体器件的方法，包括：
提供半导体衬底；
将第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成掩埋阱区；
将第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成主体区；
将所述第一掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成将所述掩埋阱区与所述主体区分离的浅阱区；
形成导电栅电极，所述导电栅电极在所述主体区上方延伸并且通过栅极电介质与所述主体区分离；
形成电阻器结构，所述电阻器结构以所述导电栅电极的内边缘为外围边界；
将所述第二掺杂物类型的掺杂物杂质注入所述半导体衬底内，以形成源极区和漏极区，其中，所述漏极区以所述导电栅电极的内边缘为外围边界；以及
形成同心地布置在所述漏极区周围的漂移区，从上面看，所述导电栅电极通过所述内边缘与所述漂移区交界，所述电阻器结构在所述漂移区上方对准，并且所述电阻器结构包裹环绕所述漏极区且不与所述源极区和栅电极电连接。
16.根据权利要求15所述的方法，其中，所述电阻器结构与所述导电栅电极同时形成。
17.根据权利要求15所述的方法，其中，所述电阻器结构是螺旋形或C-形。
18.根据权利要求16所述的方法，其中，从上面看，所述电阻器结构呈现不存在尖锐棱角。
19.根据权利要求15所述的方法，还包括：
在所述电阻器结构和所述导电栅电极上方形成层间介电(ILD)层；
在所述层间介电层中形成接触开口或通孔开口，所述接触开口或通孔开口向下延伸穿过所述层间介电层，以暴露所述漏极区和所述电阻器结构；和
在所述接触开口或通孔开口中形成接触件或通孔；以及
形成第一金属层，所述第一金属层将所述接触件或通孔彼此连接，以将所述电阻器结构与所述漏极区串联连接。
CN201510108864.XA 2014-03-13 2015-03-12 半导体器件及其制造方法 Active CN104916637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/208,791 US9941268B2 (en) 2014-03-13 2014-03-13 Series resistor over drain region in high voltage device
US14/208,791 2014-03-13

Publications (2)

Publication Number Publication Date
CN104916637A CN104916637A (zh) 2015-09-16
CN104916637B true CN104916637B (zh) 2018-12-21

Family

ID=54069734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510108864.XA Active CN104916637B (zh) 2014-03-13 2015-03-12 半导体器件及其制造方法

Country Status (3)

Country Link
US (5) US9941268B2 (zh)
KR (1) KR101653065B1 (zh)
CN (1) CN104916637B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947653B2 (en) * 2016-06-16 2018-04-17 Vangaurd International Semiconductor Corporation High-voltage semiconductor devices
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
US11152454B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor
US11152356B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
CN111063685B (zh) * 2019-12-18 2023-04-14 电子科技大学 一种新型互补mos集成电路基本单元
US11201091B2 (en) * 2020-03-30 2021-12-14 Nanya Technology Corporation Semiconductor structure implementing series-connected transistor and resistor and method for forming the same
US11605701B2 (en) * 2020-07-17 2023-03-14 Infineon Technologies Austria Ag Lateral coreless transformer
TWI834037B (zh) * 2021-05-12 2024-03-01 新唐科技股份有限公司 半導體裝置
US20240405019A1 (en) * 2023-06-01 2024-12-05 Globalfoundries U.S. Inc. Polysilicon resistor aligned between gate structures
CN118431301A (zh) * 2024-03-29 2024-08-02 海信家电集团股份有限公司 二极管模块和二极管模块的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
CN103545311A (zh) * 2012-07-17 2014-01-29 台湾积体电路制造股份有限公司 具有平行电阻器的高压器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69224827T2 (de) 1992-05-28 1998-09-10 Cons Ric Microelettronica Auf einem Halbleitersubstrat integrierter Spiralwiderstand
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7709908B2 (en) 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
WO2009078274A1 (ja) * 2007-12-14 2009-06-25 Fuji Electric Device Technology Co., Ltd. 集積回路および半導体装置
US20120292740A1 (en) * 2011-05-19 2012-11-22 Macronix International Co., Ltd. High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device
US8759912B2 (en) * 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
US8541848B2 (en) * 2011-10-12 2013-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOSFETs having current diversion region in substrate near fieldplate
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
CN103545311A (zh) * 2012-07-17 2014-01-29 台湾积体电路制造股份有限公司 具有平行电阻器的高压器件

Also Published As

Publication number Publication date
US20200043912A1 (en) 2020-02-06
US20180226396A1 (en) 2018-08-09
KR101653065B1 (ko) 2016-08-31
US20210175227A1 (en) 2021-06-10
KR20150107583A (ko) 2015-09-23
US10867990B2 (en) 2020-12-15
CN104916637A (zh) 2015-09-16
US11410991B2 (en) 2022-08-09
US10923467B2 (en) 2021-02-16
US20150262995A1 (en) 2015-09-17
US10483259B2 (en) 2019-11-19
US20200027874A1 (en) 2020-01-23
US9941268B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
CN104916637B (zh) 半导体器件及其制造方法
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US9257979B2 (en) Embedded JFETs for high voltage applications
US9018700B2 (en) Direct-drain trench FET with source and drain isolation
CN103531619B (zh) 具有低寄生bjt增益和稳定阈值电压的横向绝缘栅极双极型晶体管结构
US11183495B2 (en) Power semiconductor devices
US9780003B2 (en) Bipolar junction transistor formed on fin structures
WO2018082455A1 (zh) 功率器件及其制造方法
KR20130024364A (ko) 전력 반도체 소자
TW201824539A (zh) 高電壓積體電路的高電壓終端結構
JP6234715B2 (ja) 半導体装置
TWI624058B (zh) 半導體裝置及其製造方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
TWI747235B (zh) 高壓半導體裝置
TWI509792B (zh) 半導體裝置及其操作方法
US20150364585A1 (en) Power semiconductor device
CN108878505B (zh) 半导体装置及其制造方法
TWI863441B (zh) 高壓半導體裝置
TW202025437A (zh) 用於側向電晶體裝置之靜電放電處理
JP2019091822A (ja) 半導体装置
JP2018011089A (ja) 半導体装置
CN107026203A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant