[go: up one dir, main page]

CN104916605A - 具有锥形端通孔的封装件 - Google Patents

具有锥形端通孔的封装件 Download PDF

Info

Publication number
CN104916605A
CN104916605A CN201410441989.XA CN201410441989A CN104916605A CN 104916605 A CN104916605 A CN 104916605A CN 201410441989 A CN201410441989 A CN 201410441989A CN 104916605 A CN104916605 A CN 104916605A
Authority
CN
China
Prior art keywords
hole
dielectric layer
moulding material
molding material
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410441989.XA
Other languages
English (en)
Other versions
CN104916605B (zh
Inventor
陈宪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palabelen Strategic Opportunities Fund LLC
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104916605A publication Critical patent/CN104916605A/zh
Application granted granted Critical
Publication of CN104916605B publication Critical patent/CN104916605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W70/093
    • H10W20/082
    • H10P72/74
    • H10P72/7448
    • H10W70/60
    • H10W90/00
    • H10P72/7436
    • H10W70/09
    • H10W70/099
    • H10W72/073
    • H10W72/07307
    • H10W72/241
    • H10W72/354
    • H10W72/59
    • H10W72/874
    • H10W72/884
    • H10W72/9413
    • H10W74/00
    • H10W74/014
    • H10W74/019
    • H10W74/117
    • H10W90/722
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种封装件,包括:器件管芯;模制材料,用于在其中模制器件管芯;通孔,基本穿过模制材料,其中,通孔包括一端。所述一端为锥形且包括圆滑的侧壁表面。该封装件还包括重分布线,电连接至通孔。

Description

具有锥形端通孔的封装件
技术领域
本发明总体上涉及半导体领域,更具体地,涉及具有锥形端通孔的封装件。
背景技术
在集成电路的封装工艺中,有各种各样的封装方法和结构。例如,在传统的堆叠封装(Package-on-Package,POP)工艺中,顶部封装件连接至底部封装件。顶部封装件和底部封装件还可以有封装在其中的器件管芯。通过应用PoP工艺,增大了封装件的集成度。
在现存的PoP工艺中,首先形成底部封装件,其包括接合至封装衬底的器件管芯。模制复合物被模制在封装衬底上,其中,器件管芯被模制在模制复合物中。封装衬底进一步包括形成在其上的焊球,其中,焊球和器件管芯位于封装衬底的同一侧上。焊球用于将顶部封装件连接至底部封装件。
发明内容
为解决上述问题,本发明提供了一种封装件,包括:器件管芯;模制材料,用于在其中模制器件管芯;通孔,基本穿过模制材料,其中,通孔包括第一端,以及其中,第一端为锥形且包括圆滑的侧壁表面;以及重分布线,电连接至通孔。
其中,通孔包括第二端,第二端与第一端相对,以及其中,第二端具有基本竖直的边。
该封装件进一步包括:介电层,位于模制材料的一侧上;以及孔,穿过介电层,其中,孔与通孔和重分布线互连,以及其中,孔与通孔和重分布线均接触。
其中,孔与通孔之间的接口是圆滑的。
其中,介电层包括延伸进入模制材料的部分,以及其中,孔延伸进入介电层的部分。
其中,孔进一步包括延伸进入模制材料的部分,以及其中,孔的部分的整体的侧壁与模制材料接触。
其中,孔与通孔的平坦表面接触。
此外,还提供了一种封装件,包括:至少一个第一介电层;第一多条重分布线,位于至少一个第一介电层中;器件管芯,位于第一多条重分布线上方并与第一多条重分布线电连接;模制材料,用于在其中模制器件管芯;通孔,位于模制材料中,其中,通孔的顶端部分包括圆滑的侧壁;至少一个第二介电层,位于器件管芯上方;以及第二多条重分布线,位于至少一个第二介电层中,其中,第二多条重分布线中的一条穿过通孔电连接至第一多条重分布线中的一条。
其中,通孔的顶端部分包括平坦的顶部表面,顶端部分的顶部表面与模制材料的顶端表面齐平。
其中,通孔的顶端部分包括圆滑的顶部表面,顶端部分的顶部表面低于模制材料的顶端表面。
该封装件包括:介电层,位于模制材料上方;以及孔,穿过介电层,其中,孔包括与通孔的顶端部分接触的底部。
其中,介电层包括延伸进入模制材料的部分,以及其中,孔进一步延伸进入介电层的部分。
其中,孔进一步包括延伸进入模制材料的部分,以及其中,孔的部分的整体的侧壁与模制材料接触。
该封装件进一步包括:多个焊料区域,位于第一多条重分布线下并与第一多条重分布线电连接,其中,多个焊料区域将封装件连接至印刷电路板(PCB)。
此外,还提供了一种方法,包括:在载体上方形成通孔;在载体上方放置器件管芯;在模制材料中模制器件管芯和通孔;平坦化模制材料,以暴露通孔和器件管芯的金属柱中的至少一个;以及在通孔上方形成金属部件,其中,在金属部件以及通孔之间形成接口,以及其中,通孔的临近接口的顶部具有圆滑的侧壁。
其中,在平坦化模制材料的步骤之后,通孔的剩余部分具有圆滑的侧壁和平坦的顶部表面。
其中,在平坦化模制材料的步骤之后,通孔被模制材料的表面部分覆盖,以及其中,形成金属部件的步骤包括:在模制材料的上方形成介电层;蚀刻介电层和模制材料,以形成开口,其中,通孔的顶部表面向着开口暴露;以及形成金属部件,其中,金属部件包括位于开口中的通孔以及介电层上方的重分布线。
其中,在平坦化模制材料之后,暴露通孔,以及其中,形成金属部件的步骤包括:蚀刻通孔以使通孔凹陷,其中,凹陷形成在模制材料中;在模制材料上方形成介电层,其中,介电层延伸进入凹陷;蚀刻介电层,以暴露通孔;以及形成金属部件,其中,金属部件包括位于凹陷的孔以及介电层上方的重分布线。
其中,蚀刻通孔的步骤包括湿蚀刻。
其中,形成通孔的步骤包括:在载体上方形成晶种层;在晶种层上方施加光刻胶;在光刻胶中形成开口,以暴露晶种层;电镀开口中的通孔;以及移除光刻胶和晶种层中被光刻胶覆盖的部分。
附图说明
通过附图及下文详细的描述,我们能更为了解本发明的各个方面。应注意,根据工业上的标准实践,各部件并非是按比例绘制的。实际上,为了清楚的讨论,各部件的尺寸可以任意地增大或缩小。
图1示出了根据一些实施例的封装件的截面图;
图2至19示出了形成根据一些实施例的封装件的过程中的中间阶段的截面图;以及
图20示出了根据一些实施例的重分布线(RDL)垫(pad)的底视图,其中,RDL垫包括主垫区和连接至主垫区的鸟嘴式区。
具体实施方式
以下公开内容提供用于实现本发明的不同特征的多个不同实施例或实例。下面描述了组件和布置的特定实例以简化本发明。当然,这些仅是实例,并且不旨在进行限定。此外,本发明可以在多个实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的,并且其本身不指示所论述的多个实施例和/或配置之间的关系。而且,以下描述中,在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例,并且还可以包括在第一工艺和第二工艺之间可以执行附加工艺的实施例。为了简单和清楚起见,多种部件可以按不同比例任意绘制。而且,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例,并且还可以包括在第一部件和第二部件之间可以形成附加部件,使得第一部件和第二部件可以不直接接触的实施例。
而且,为了便于描述,诸如“下面”、“之下”、“下部”、“之上”、“上部”等的空间相对术语在此可以用于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的定向之外,空间相对术语旨在包括器件在使用或操作过程中的不同定向。例如,如果附图中的器件进行翻转,则描述为在其他元件或部件“之下”或“下面”的元件将被定向为在其他元件或部件“之上”。因此,示例性术语“之下”可以包括之上和之下的定向。器件可以以其他方式定向(旋转90度或为其他定向),并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明根据多个示例性实施例提供了一种封装件以及形成该封装件的方法。本文讨论了实施例的变形。在这些视图和实施例中,相同的参考标号用于表示相同的部件。
图1示出了根据一些实施例的封装件20的截面图。封装件20包括封装件100以及位于封装件100且与之接合的封装件200。在一些实施例中,封装件100包括器件管芯102,其中,器件管芯102的前侧面向且接合至重分布线(RDL)132、134、136。在备选实施例中,封装件100包括单个器件管芯或者两个以上的器件管芯。器件管芯102可以包括半导体衬底108以及位于半导体衬底108的前表面(正对的表面)处的集成电路器件104(诸如包含晶体管的有源器件)。器件管芯102可以包括逻辑管芯,诸如中央处理器(CPU)管芯、图形处理器(GPU)管芯、移动应用管芯等。
器件管芯102模制在模制材料120中,其包围了每个器件管芯102。模制材料120可以是模制复合物、模制底部填充、树脂等。模制材料120的表面120A可以与器件管芯102的底部末端齐平。模制材料120的表面120B可以与半导体衬底108的后表面108A齐平或比它高。在一些实施例中,半导体衬底108的后表面108A与管芯附着膜110接触,其为将器件管芯102贴附至叠加的介电层118的电介质膜。器件管芯102进一步包括电连接至RDL132的金属柱/衬垫106(其可以包括例如铜柱)。
封装件100可以包括位于器件管芯102下方的底侧RDL132、134、136以及位于器件管芯102上方的顶侧RDL116。底侧RDL132、134、136形成在介电层114中,而顶侧RDL116形成在介电层118中。RDL132、134、136以及116可以由铜、铝、镍、钛、其合金或其多层形成。在一些实施例中,介电层114和118由诸如多聚物的有机材料形成,其可进一步包括聚苯并恶唑、苯并环丁烯、聚酰亚胺等。在备选实施例中,介电层114和118由诸如氧化硅、氮化硅、氮氧化硅等的无机材料形成。
通孔122形成在模制材料120中且可以基本穿过该材料。在一些实施例中,通孔122具有与模制材料120的表面120B齐平的第一表面(图1中的顶表面)和与模制材料120的表面120A基本齐平的第二表面(图1中的底表面)。通孔122将底侧RDL132、134、136电连接至顶侧RDL116。通孔122还可以与孔131和顶侧RDL116物理接触。在一些实施例中,通孔122的底端是锥形和/或弯曲的,其中,底部截面面积小于上面堆叠的部分的截面面积。
UBM124(由无焊料金属材料形成)形成在封装件100的底表面旁边。UBM124可以包括铜、铝、钛、镍、钯、金、或其多层。在一些实施例中,UBM124的底表面延伸至底部介电层114的底表面下方,如图1所示。焊料区域126可以附接至UBM124的底表面。
在一些实施例中,RDL132、134、136包括位于一个以上金属层中的部分(包括132和134)以及使不同金属层中的RDL互连的孔136。例如,图1示出了RDL132,其距离通孔122最近。通孔122的底表面与孔131接触。此外,器件管芯102的金属柱106还与孔131接触。UBM124电连接至(且可以物理接触)RDL134。因此,RDL134可以位于金属层中,该金属层距离UBM124最近。孔136设置在RDL132和RDL134之间并与之电性互连。
图20示出了RDL134中的一个的底视图。示出的RDL134包括主垫区域138、金属痕(metal trace)142、以及连接主垫区域138和金属痕142的鸟嘴式区域140。根据一些实施例,主垫区域138在底视图中具有圆形。在备选实施例中,主垫区域138可以具有其他可应用的形状,包括但不限于长方形、六边形、八边形等。鸟嘴式区域140是宽度逐渐和/或连续从主垫区域138的宽度到金属痕142的宽度变化的区域。金属痕142的一端连接至孔136的一端,其连接至RDL132(图1)。
图2至图19示出了形成根据一些示例性实施例的封装件100的过程中的中间阶段的截面图。参照图2,提供了载体410,而粘附层412设置在载体410上。载体410可以是白玻璃(blank glass)载体、白陶瓷(blank ceramic)载体等。粘附层412可以由诸如紫外(UV)胶、热光转换(LTHC)胶等的粘附剂形成,当然,还可以使用其他类型的粘附剂。
缓冲层414形成在粘附层412上方。缓冲层414是介电层,其可以是包含多聚物的多聚物层。例如,多聚物可以是聚酰亚胺、PBO、BCB、ABF(Ajinomoto Buildup Film)、SR(Solder Resist film)等。缓冲层414是具有均匀厚度的平坦的层,可以大于约2μm,也可以在约2μm到约40μm之间。缓冲层414的顶面和底面也都是平坦的。在备选实施例中,也可以不形成缓冲层414。
晶种层416(例如,通过物理气象沉积PVD或金属箔层压)形成在缓冲层414上方。晶种层416可以包括铜、铝、钛、或其多层。在一些实施例中,晶种层416包括钛层(未示出)和位于钛层上方的铜层(未示出)。在备选实施例中,晶种层416是单铜层。
参照图3,光刻胶418应用在晶种层416上方,之后进行图案化。因此,开口420形成在光刻胶418中,经此处露出晶种层416的一些部分。
如图3所示,通过孔122通过镀工艺(其可以是电镀或非电镀)形成在光刻胶418中。通过孔122被镀在晶种层416的露出部分上。通过孔122可以包括铜、铝、钨、镍、或其合金。通过孔122的顶视图形状可以是长方形、正方形、圆形等。通过孔122的高度由随后放置的管芯102(图1)决定,其中,在一些实施例中,通过孔122的高度大于、等于、或小于管芯102的厚度。
在一些实施例中,可以调整用于形成通过孔122的工艺条件,从而使通过孔122具有锥形的、基本圆滑的顶端。例如,通过孔122的下部122A具有接触光刻胶418的侧壁,而通过孔122的这些部分具有宽度W1(其可以是直径)。下部122A为杆状,具有基本平均的宽度W1。在一些实施例中,宽度W1在约100μm到约300μm的方位内。此外,通过孔122的下部122A具有基本垂直的侧壁。通过孔122的上部122B具有圆滑的顶面和圆滑的侧表面,其中,上部122B的顶面和侧表面不与光刻胶48接触。上部122B的宽度W2(其可以是直径)小于宽度W1。此外,上部122B的更接近顶端123的部分比上部122B的下部要越来越窄。
在通过孔122的镀工艺之后,移除光刻胶418,其最终结构如图5所示。此外,露出了晶种层416中被光刻胶418覆盖的部分。执行蚀刻步骤以去除晶种层416的露出的部分,其中,蚀刻可以是各向异性蚀刻。另一方面,晶种层416中与通过孔122重叠的部分仍保持不被蚀刻。在本说明书中,晶种层416的剩余的部分被称为通过孔122的底部。尽管晶种层416被示出为具有与通过孔122的上方部分可区别的界面,但当晶种层416由与相应的上方通过孔122相似或相同的材料形成时,晶种层416可通过不好区分的界面来与通过孔122合并。在备选实施例中,在晶种层416和通过孔122的上方电镀的部分之间存在可区别的界面。
图6示出了再缓冲层414上方放置器件管芯102。器件管芯102可以通过粘附层110粘附到缓冲层414。器件管芯102可以是其中包含逻辑晶体管的逻辑器件管芯。在一些示例性实施例中,器件管芯102被设计用于移动应用,并且可以是中央处理器(CPU)管芯、电源管理集成电路(PMIC)管芯、收发器(TRX)管芯等。每个器件管芯102均包括与粘附层110接触的半导体衬底108(例如,半导体衬底)。其中,半导体衬底108的后表面与粘附层110接触。
在一些示例性实施例中,金属柱106(诸如铜杆)被形成为器件管芯102的顶部,且电连接至器件管芯102中的诸如晶体管(未示出)的器件上。在一些实施例中,介电层107形成在相应器件管芯102的顶面处,其中,金属柱106的整体或至少下部位于介电层107中。在一些实施例中,金属柱106的顶面还可以与介电层107的顶面齐平。备选地,不形成介电层107,金属柱106向上突出超过相应器件管芯102的顶部介电层。
参照图7,在器件管芯102和通孔122上模制模制材料120。模制材料120填充在器件管芯102和通孔122之间的间隙内,并且可以与缓冲层414接触。此外,当金属柱106是突出的金属柱时,模制材料120填充进入金属柱106之间的间隙。模制材料120可以包括模制化合物、模制底部填充、环氧树脂、或树脂。模制材料120的顶面高于金属柱106和通孔122的顶端。
之后,执行诸如化学机械抛光(CMP)的平坦化步骤或碾磨步骤,以便打薄模制材料120,直至露出通孔122。在一些实施例中,如图8所示,由于碾磨也露出了通孔122。在备选实施例中,如图11所示,在碾磨之后,通孔122仍保持全部嵌入在模制材料120中,其中,模制材料的表面层覆盖通孔122。
再次参照图8,由于碾磨,通孔122的顶端123’与金属柱106的顶端106A基本齐平(共面),并且与模制材料120的顶面120A基本齐平(共面)。顶端123’可以是平坦表面。
参照图9,形成介电层114A。在一些实施例中,介电层由诸如PBO、聚酰亚胺等的聚合物形成。在备选实施例中,介电层114A由氮化硅、氧化硅等形成。
之后,参照图10,形成再分布线(RDL)132以连接至金属柱106和通孔122。RDL132也可以与金属柱106和通孔122互连。孔131形成在介电层114A中以连接至通孔132。在一些实施例中,以镀工艺形成孔131和RDL132,其中,孔131和RDL132中的每一个均包括晶种层(未示出)和位于晶种层上方的镀金属材料。晶种层和镀材料可以由相同材料或不同材料形成。
在如图10所示的结构中,通孔122的连接至孔131的顶端部分122B具有锥形和/或圆滑的侧壁表面。孔131与通孔122的平坦的顶表面相接触。位于通孔122和孔131之间的接口处测得的横向尺寸从宽度为W1(也参照图4)的下部122A的基本垂直的侧壁(在每侧)减少(凹进)距离W3。在一些实施例中,凹进距离W3大于约3.5μm,且可以在大约3.5μm到大约15μm的范围内。此外,圆滑的(和/或锥形的)端部122B的长度L1在大约5μm到大约20μm的范围内。
图11到图13示出了一些备选实施例。除非另有所指,这些实施例中部件的形成方法和材料均基本等同于在图8到图10中示出的实施例中由相同参考标号表示的相同的部件。因此,关于图11至图13中示出的部件的形成工艺和材料的细节可以在图8到图10中示出的实施例的讨论中找到。这些实施例的初始步骤与图1至图7中所示的基本相同。
图11示出了在碾磨模制材料120之后的结构的截面图。在一些实施例中,在碾磨之后,露出金属柱106,同时不露出通孔122。之后,如图12所示,在模制材料120上方形成介电层114A。之后执行图案化步骤以蚀刻介电层114A和模制材料120的部分,从而形成开口424。通过开口424露出通孔122。之后,如图13所示,例如通过镀工艺形成RDL132和孔131。
在图13中所示的结构中,孔131延伸进入介电层114A和模制材料120。通孔122的顶端低于金属柱106的顶端。此外,孔131与通孔122的圆滑顶面(如图6详细示出)相接触,其中,接口也是圆滑的。由于相对侧(其中,一侧是孔131,而另一侧是通孔122)上的材料可以由不同材料形成,例如,当使用X射线成像观察时,接口可以彼此不同。此外,通孔122的端部也横向凹进,凹进距离为W3,其中,凹进发生在长度L1中。凹进距离W3和长度L2的值均参照图10所述的结构进行了讨论。模制材料120中孔131的部分具有接触模制材料120的侧壁。
图14至图16示出了一些备选实施例。因此,关于图14至图16中示出的部件的形成工艺和材料的一些细节可以在图8到图13中示出的实施例的讨论中找到。这些实施例的初始步骤与图1至图7中所示的基本相同。
图14示出了在碾磨模制材料120之后的结构的截面图。在这些实施例中,在碾磨之后,同时露出通孔122和金属柱106。此外,如图4中所示的锥形端部122B也可以通过碾磨移除,仅剩下底部122A。通孔122的剩余部分具有基本垂直的边缘。
图15示出了用于蚀刻通孔122的蚀刻工艺。应理解,虽然金属柱106也进行了蚀刻和凹进,并且可以具有与通孔122相似的顶表面形状,但是并未详细示出金属柱106的细节。可以使用湿蚀刻(例如使用HF基溶液作为蚀刻剂)来执行蚀刻。由于蚀刻,在模制材料120中形成凹进430。通孔122的顶端部变圆滑,且可以具有如图13所示的类似圆滑的形状。此外,通孔122的顶端向下凹进,以低于模制材料120的顶端。在一些实施例中,凹进深度D2大于约3μm。
图16示出了介电层114A和孔131的形成过程。在图16中示出的结构中,介电层114A和孔131延伸进入模制材料120,其中,介电层114A和孔131的底面与通孔122的圆滑顶面相接触。通孔122的顶端低于模制材料120的顶面。此外,孔131与通孔122的圆滑顶面相接触,其中,接口也是圆滑的。由于相对侧(其中,一侧是孔131,而另一侧是通孔122)上的材料可以由不同材料形成,例如,当使用X射线成像观察时,接口可以彼此不同。此外,通孔122的端部也横向凹进,凹进距离为W3,其中,凹进发生在长度L1中。凹进距离W3和长度L2的值均参照图10所述的结构进行了讨论。
之后,从图10、图13、或图16中示出的结构开始继续制造工艺。随后的图17到图19示出了从图10的结构开始形成的结构。然后,本领域技术人员在接受到本申请披露的技术方案的教导之后,应能够实现使用了图13或图16中结构的形成工艺。参照图17,根据各种实施例,在图10、图13、或图16中示出的结构上方形成一个或多个介电层114(标为114B),其中,RDL134形成在介电层114中。在一些实施例中,形成每层RDL134均包括:形成空白铜晶种层;在空白铜晶种层上方形成和图案化掩膜层;执行镀工艺以形成RDL134;移除掩膜层;以及执行闪蚀刻以移除空白铜晶种层中未被RDL134覆盖的部分。RDL134可以包括金属或含铝、铜、钨、和/或其合金的金属合金。图17示出了一个RDL层134,但也可以存在多余一个的RDL层134,这取决于相应封装的布线需求。这些实施例中的介电层114B可以包括诸如聚酰亚胺、BCB、聚苯并恶唑PBO等的聚合物。备选地,介电层114B可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等的非有机介电材料。
图18示出了根据一些示例性实施例的UBM124和电连接件126的形成。电连接件126的形成可以包括将焊球放置在UBM124的露出部分,之后,回流焊球。在备选实施例中,电连接件126的形成包括执行镀工艺以在RDL134上方形成焊料去,之后回流焊料区。电连接件126还可以包括金属柱、或金属柱和焊帽,其也可通过镀工艺形成。在本文描述中,结合的结构包括器件管芯102、通孔122、模制材料120、覆盖的RDL132/134/136,介电层114A和114B被称为封装件50,其可以是合成晶元。
之后,将封装件50从载体410上解接合(de-bond)。粘附层412和缓冲层414(如存在)也可以从封装件50上清除。最后成型的结构在图19中示出。封装件50进一步通过粘附剂428粘附至载体426,其中,电连接件126面朝粘附剂428并可与之接触。之后,形成介电层118和RDL116,以完成封装件100的形成。封装件100之后可以接合至封装部件200和/或300,且最终结构如图1所示。
本公开的实施例具有一些优点。通过为通孔形成锥形或圆滑的端部,可以减少由通孔施加给RDL的压力。例如,在通孔不具有锥形或圆滑端部的传统结构中,如图20所示的RDL痕迹142就可能会被损坏,这可能损坏由于压力而导致介电层114(图1)损坏而引起的。使用端部为圆形或锥形的通孔端部,RDL的损坏会减小,最终封装件的可靠性会得到提升。
根据本发明的一些实施例,一种封装件包括:器件管芯;模制材料,用于在其中模制器件管芯;通孔,基本穿过模制材料,其中,通孔包括一端。通孔的一端为锥形且包括圆滑的侧壁表面。封装件还包括重分布线,电连接至通孔。
根据本发明的一些实施例,一种封装件包括:至少一个第一介电层;第一多条重分布线,位于至少一个第一介电层中;器件管芯,位于第一多条重分布线上方并与第一多条重分布线电连接;模制材料,用于在其中模制器件管芯;通孔,位于模制材料中,其中,通孔的顶端部分包括圆滑的侧壁;至少一个第二介电层,位于器件管芯上方;以及第二多条重分布线,位于至少一个第二介电层中,其中,第二多条重分布线中的一条穿过通孔电连接至第一多条重分布线中的一条。
根据本发明的一些实施例,一种方法,包括:在载体上方形成通孔;在载体上方放置器件管芯;在模制材料中模制器件管芯和通孔;平坦化模制材料,以暴露通孔和器件管芯的金属柱中的至少一个;以及在通孔上方形成金属部件,其中,在金属部件以及通孔之间形成接口,以及其中,通孔的临近接口的顶部具有圆滑的侧壁。
尽管已经详细地描述了本发明的实施例及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变,替换和更改。而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、手段、方法和步骤的特定实施例。作为本领域普通技术人员应理解,根据本发明,可以使用现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、手段、方法或步骤。因此,附加的权利要求意指包括这些工艺、机器、制造、材料组分、手段、方法或步骤的范围。此外,每个权利要求构成一个独立的实施例,并且不同权利要求及实施例的组合均在本公开的范围之内。

Claims (10)

1.一种封装件,包括:
器件管芯;
模制材料,用于在其中模制所述器件管芯;
通孔,基本穿过所述模制材料,其中,所述通孔包括第一端,以及其中,所述第一端为锥形且包括圆滑的侧壁表面;以及
重分布线,电连接至所述通孔。
2.根据权利要求1所述的封装件,其中,所述通孔包括第二端,所述第二端与所述第一端相对,以及其中,所述第二端具有基本竖直的边。
3.根据权利要求1所述的封装件,进一步包括:
介电层,位于所述模制材料的一侧上;以及
孔,穿过所述介电层,其中,所述孔与所述通孔和所述重分布线互连,以及其中,所述孔与所述通孔和所述重分布线均接触。
4.根据权利要求3所述的封装件,其中,所述孔与所述通孔之间的接口是圆滑的。
5.根据权利要求3所述的封装件,其中,所述介电层包括延伸进入所述模制材料的部分,以及其中,所述孔延伸进入所述介电层的所述部分。
6.根据权利要求3所述的封装件,其中,所述孔进一步包括延伸进入所述模制材料的部分,以及其中,所述孔的所述部分的整体的侧壁与所述模制材料接触。
7.根据权利要求1所述的封装件,其中,所述孔与所述通孔的平坦表面接触。
8.一种封装件,包括:
至少一个第一介电层;
第一多条重分布线,位于所述至少一个第一介电层中;
器件管芯,位于所述第一多条重分布线上方并与所述第一多条重分布线电连接;
模制材料,用于在其中模制所述器件管芯;
通孔,位于所述模制材料中,其中,所述通孔的顶端部分包括圆滑的侧壁;
至少一个第二介电层,位于所述器件管芯上方;以及
第二多条重分布线,位于所述至少一个第二介电层中,其中,所述第二多条重分布线中的一条穿过所述通孔电连接至所述第一多条重分布线中的一条。
9.根据权利要求8所述的封装件,其中,所述通孔的所述顶端部分包括平坦的顶部表面,所述顶端部分的顶部表面与所述模制材料的顶端表面齐平。
10.一种方法,包括:
在载体上方形成通孔;
在所述载体上方放置器件管芯;
在模制材料中模制所述器件管芯和所述通孔;
平坦化所述模制材料,以暴露所述通孔和所述器件管芯的金属柱中的至少一个;以及
在所述通孔上方形成金属部件,其中,在所述金属部件以及所述通孔之间形成接口,以及其中,所述通孔的临近所述接口的顶部具有圆滑的侧壁。
CN201410441989.XA 2014-03-12 2014-09-02 具有锥形端通孔的封装件 Active CN104916605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/206,248 2014-03-12
US14/206,248 US9735134B2 (en) 2014-03-12 2014-03-12 Packages with through-vias having tapered ends

Publications (2)

Publication Number Publication Date
CN104916605A true CN104916605A (zh) 2015-09-16
CN104916605B CN104916605B (zh) 2018-02-27

Family

ID=54069684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410441989.XA Active CN104916605B (zh) 2014-03-12 2014-09-02 具有锥形端通孔的封装件

Country Status (3)

Country Link
US (4) US9735134B2 (zh)
KR (1) KR101643054B1 (zh)
CN (1) CN104916605B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684048A (zh) * 2015-11-10 2017-05-17 台湾积体电路制造股份有限公司 多堆叠叠层封装结构
TWI633632B (zh) * 2015-10-15 2018-08-21 矽力杰半導體技術(杭州)有限公司 Wafer stacked package structure and stacked package method
CN109786348A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 形成具有凹槽的金属接合件
CN110416095A (zh) * 2018-04-30 2019-11-05 台湾积体电路制造股份有限公司 封装件及其形成方法
CN111052365A (zh) * 2017-07-07 2020-04-21 德克萨斯仪器股份有限公司 嵌入式管芯封装多芯片模块
CN107665852B (zh) * 2016-07-29 2020-06-05 台湾积体电路制造股份有限公司 形成半导体器件的方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
US9576926B2 (en) 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
TWI566348B (zh) * 2014-09-03 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
US9520385B1 (en) * 2015-06-29 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming same
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9893042B2 (en) 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US9966360B2 (en) * 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
US10177078B2 (en) 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10366953B2 (en) 2016-12-05 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer structures for integrated circuit package
US10002852B1 (en) * 2016-12-15 2018-06-19 Dyi-chung Hu Package on package configuration
US10672729B2 (en) 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10290605B2 (en) * 2017-06-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out package structure and method for forming the same
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10515921B2 (en) * 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10854570B2 (en) * 2017-07-27 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of fabricating the same
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10453821B2 (en) 2017-08-04 2019-10-22 Samsung Electronics Co., Ltd. Connection system of semiconductor packages
US10535643B2 (en) 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
KR101942737B1 (ko) * 2017-08-04 2019-01-29 삼성전기 주식회사 반도체 패키지 연결 시스템
KR101942736B1 (ko) * 2017-08-04 2019-04-17 삼성전기 주식회사 반도체 패키지 연결 시스템
US20190067145A1 (en) 2017-08-22 2019-02-28 Micron Technology, Inc. Semiconductor device
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
DE102017128535B4 (de) 2017-09-29 2025-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Packages und Verfahren für deren Bildung
US10276480B1 (en) * 2017-10-26 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor structure
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10381309B2 (en) * 2017-11-21 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having connecting module
KR102061852B1 (ko) 2017-12-18 2020-01-02 삼성전자주식회사 반도체 패키지
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10937743B2 (en) * 2018-04-30 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mixing organic materials into hybrid packages
US10930633B2 (en) 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration
US11101176B2 (en) 2018-06-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
US10763208B2 (en) 2018-08-13 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US10867879B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US10777518B1 (en) * 2019-05-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11088079B2 (en) 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
KR102788530B1 (ko) * 2019-07-31 2025-03-31 삼성전자주식회사 반도체 패키지
US11251119B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11508633B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having taper-shaped conductive pillar and method of forming thereof
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US12489075B2 (en) * 2020-10-20 2025-12-02 Texas Instruments Incorporated Enhanced mold compound thermal conductivity
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
KR102914981B1 (ko) * 2021-06-14 2026-01-21 삼성전자주식회사 반도체 패키지
KR20230035171A (ko) * 2021-09-03 2023-03-13 삼성전자주식회사 반도체 패키지
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
WO2009017835A2 (en) * 2007-07-31 2009-02-05 Tessera, Inc. Semiconductor packaging process using through silicon vias
CN101719488A (zh) * 2008-10-09 2010-06-02 台湾积体电路制造股份有限公司 具有锥形轮廓的再分布线的焊垫连接
CN101719484A (zh) * 2008-10-09 2010-06-02 台湾积体电路制造股份有限公司 具有再分布线的tsv的背连接
US20110027962A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223380B (en) * 2003-07-14 2004-11-01 Nanya Technology Corp Semiconductor device and method of fabricating the same
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR100721592B1 (ko) * 2006-01-06 2007-05-23 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택 형성 방법
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US7927917B2 (en) * 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8300423B1 (en) * 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
GB2489100A (en) * 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US8513057B2 (en) * 2011-09-16 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US9029962B1 (en) * 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9105483B2 (en) * 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US20130241057A1 (en) * 2012-03-14 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Direct Connections to Through Vias
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
TWI483364B (zh) * 2012-08-31 2015-05-01 南茂科技股份有限公司 半導體裝置及其製造方法
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US8903210B2 (en) * 2013-04-29 2014-12-02 International Business Machines Corporation Vertical bend waveguide coupler for photonics applications
US20160104672A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Low capacitance ballistic conductor signal lines
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連(pti)型態半導體封裝構造及其製造方法
KR20170036878A (ko) * 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
WO2009017835A2 (en) * 2007-07-31 2009-02-05 Tessera, Inc. Semiconductor packaging process using through silicon vias
CN101719488A (zh) * 2008-10-09 2010-06-02 台湾积体电路制造股份有限公司 具有锥形轮廓的再分布线的焊垫连接
CN101719484A (zh) * 2008-10-09 2010-06-02 台湾积体电路制造股份有限公司 具有再分布线的tsv的背连接
US20110027962A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
CN102931173A (zh) * 2011-08-10 2013-02-13 台湾积体电路制造股份有限公司 多芯片晶圆级封装

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633632B (zh) * 2015-10-15 2018-08-21 矽力杰半導體技術(杭州)有限公司 Wafer stacked package structure and stacked package method
US10784248B2 (en) 2015-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11462531B2 (en) 2015-11-10 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11462530B2 (en) 2015-11-10 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10490540B2 (en) 2015-11-10 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
CN106684048A (zh) * 2015-11-10 2017-05-17 台湾积体电路制造股份有限公司 多堆叠叠层封装结构
CN107665852B (zh) * 2016-07-29 2020-06-05 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN111052365A (zh) * 2017-07-07 2020-04-21 德克萨斯仪器股份有限公司 嵌入式管芯封装多芯片模块
US10854574B2 (en) 2017-11-15 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
US10685935B2 (en) 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
CN109786348B (zh) * 2017-11-15 2021-03-16 台湾积体电路制造股份有限公司 形成具有凹槽的金属接合件
CN109786348A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 形成具有凹槽的金属接合件
CN110416095B (zh) * 2018-04-30 2021-05-25 台湾积体电路制造股份有限公司 封装件及其形成方法
CN110416095A (zh) * 2018-04-30 2019-11-05 台湾积体电路制造股份有限公司 封装件及其形成方法
US11532540B2 (en) 2018-04-30 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Planarizing RDLS in RDL-first processes through CMP process

Also Published As

Publication number Publication date
US9735134B2 (en) 2017-08-15
US20180330984A1 (en) 2018-11-15
US10026646B2 (en) 2018-07-17
US10629476B2 (en) 2020-04-21
KR101643054B1 (ko) 2016-07-26
US11043410B2 (en) 2021-06-22
US20150262909A1 (en) 2015-09-17
US20200227310A1 (en) 2020-07-16
KR20150106815A (ko) 2015-09-22
US20170330793A1 (en) 2017-11-16
CN104916605B (zh) 2018-02-27

Similar Documents

Publication Publication Date Title
CN104916605B (zh) 具有锥形端通孔的封装件
CN110942999B (zh) 集成电路封装件和形成封装件的方法
US10157808B2 (en) Package structure and method of forming package structure
CN111769093B (zh) 使用埋入式架桥硅穿通孔内连件的半导体封装
US10672647B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
TWI721233B (zh) 封裝結構及其形成方法
CN107039287B (zh) 双侧集成扇出封装件
US8766456B2 (en) Method of fabricating a semiconductor package
CN106057768A (zh) 具有不连续聚合物层的扇出pop结构
CN106409810A (zh) 具有堆叠通孔的再分布线
TW201810565A (zh) 封裝、半導體元件及封裝的形成方法
CN105679741A (zh) 半导体封装件及其形成方法
CN103681360A (zh) 封装器件及方法
CN103681533A (zh) 包括块体金属的扇出封装件
TW202021085A (zh) 半導體封裝
TW202117952A (zh) 半導體封裝件及製造方法
CN108695242A (zh) 形成封装结构的方法
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
US20250125249A1 (en) Semiconductor package dielectric susbtrate including a trench

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20250127

Address after: texas

Patentee after: Palabelen Strategic Opportunities Fund LLC

Country or region after: U.S.A.

Address before: China Taiwan

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.

Country or region before: TaiWan, China

TR01 Transfer of patent right