CN104810320B

CN104810320B - 半导体组件及其制作方法

Info

Publication number: CN104810320B
Application number: CN201410663929.2A
Authority: CN
Inventors: 林文强; 王家忠
Original assignee: Bridge Semiconductor Corp
Current assignee: Bridge Semiconductor Corp
Priority date: 2013-11-20
Filing date: 2014-11-19
Publication date: 2017-11-17
Anticipated expiration: 2034-11-19
Also published as: TWI594346B; CN104810320A; TW201523754A; US20150137338A1; US9299651B2

Abstract

本发明是关于一种半导体组件的制作方法，其具有下述特征步骤：将一芯片‑中介层堆叠次组体贴附至一基底载体，并使该芯片插入该基底载体的一贯穿开口中，且中介层侧向延伸于贯穿开口外。该基底载体可作为该芯片‑中介层堆叠次组体贴附用的平台，而该中介层提供该芯片的初级扇出路由。此外，在此制作方法中，增层电路电性耦接至中介层，且可选择性提供盖板或另一增层电路于该芯片上。

Description

半导体组件及其制作方法

技术领域

本发明是关于一种半导体组件及其制作方法，尤指一种将半导体元件设置于基底载体的贯穿开口中且电性连接至中介层的半导体组件及其制作方法。

背景技术

为了整合移动、通信以及运算功能，半导体封装产业面临极大的散热、电性以及可靠度挑战。尽管在文献中已报导许多嵌埋半导体芯片于电路板中的技术，但该些技术仍然存在许多制造与性能不足的问题。举例来说，美国专利案号No.6,555,906、6,586,822、6,734,534、6,825,063、7,405,103、7,768,119、以及7,829,987中所揭露的半导体组件，其是将半导体芯片设置于芯层开口中，并于芯片I/O垫上形成微盲孔以电性连接至增层电路。然而，随着芯片制造技术的进步，芯片的I/O垫数目持续地增加，造成I/O垫的间隔(间距)减小。因此，使用微盲孔的技术会因为微盲孔彼此非常靠近，而导致相邻微盲孔短路。

上述组件会造成另一严重的缺点是在芯片插入时，会造成嵌埋芯片的位移。如美国专利案号No.7,880,296、8,058,718、以及8,035,127中描述的芯片位移会造成不完全的微盲孔金属化，其恶化电性连接的质量，因此降低组件的可靠度及生产合格率。

为了上述理由及以下所述的其他理由，目前亟需发展一种用于互连芯片的新装置与方法，以将芯片设置于芯层板的穿孔中，并避免于I/O垫上形成微盲孔，以改善芯片的可靠度以及制造合格率。

发明内容

本发明的主要目的是提供一种半导体组件，其中芯片或3D堆叠芯片通过多个凸块与中介层组装，以形成芯片-中介层堆叠次组件，避免于芯片I/O垫上直接使用激光或光显像工艺，以改善半导体组件的生产合格率及可靠度。

本发明的另一目的是提供一种半导体组件，其中中介层对于接置其上的芯片提供扇出路由。因为芯片电性连接至中介层的一侧，并且通过该中介层扇出，因此增层电路可连接至中介层具有较大接触垫间距的另一侧，以解决芯片I/O垫间彼此过于靠近的问题，以改善半导体组件的生产合格率及可靠度。

本发明的再一目的是提供一种半导体组件，其中基底载体作为芯片-中介层堆叠次组体贴附用的平台，并使芯片插入基底载体的贯穿开口中，且中介层靠在基底载体上并位于贯穿开口外，以在设置增层电路前，对插入于贯穿开口中的芯片提供充分的机械性支撑力。

依据上述及其他目的，本发明提出一半导体组件，其包括半导体元件、中介层、黏着剂、基底载体、以及增层电路。中介层通过多个凸块互连至半导体元件，提供半导体元件的初级扇出路由，以避免因为过小I/O垫间距所可能导致的未连接接触垫的问题。基底载体作为中介层贴附其上的平台，其中基底载体具有贯穿开口，且中介层通过黏着剂贴附至基底载体，并使半导体元件置放于贯穿开口中，且自贯穿开口显露半导体元件。增层电路邻接基底载体及中介层，并电性连接至中介层，以提供半导体元件的第二级扇出路由，并且具有与下一级组件电路板匹配的终端垫图案阵列。半导体组件可选择性地进一步包括盖板或额外的增层电路，其中盖板或额外的增层电路位于显露的半导体元件上。

在本发明的一实施方面中，本发明提供一种半导体组件的制作方法，其包括以下步骤：提供一半导体元件；提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；提供一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；使用一黏着剂贴附该芯片-中介层堆叠次组件至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；在该芯片-中介层堆叠次组体贴附至该基底载体后，于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；以及选择性地贴附一盖板于该半导体元件上及该基底载体的该第二表面上，或是形成一第二增层电路于该半导体元件上及该基底载体的该第二表面上。

除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。

在本发明的另一实施方面中，本发明提供一种半导体组件，其包括：一半导体元件、一中介层、一基底载体、一第一增层电路、以及选择性的一盖板或一第二增层电路，其中(i)该中介层具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫，该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；(ii)该半导体元件通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；(iii)该基底载体具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；(iv)该芯片-中介层堆叠次组件通过一黏着剂贴附至该基底载体，并且该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；(v)该第一增层电路形成在该中介层的该第一表面上，以及该基底载体的该第一表面上，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；以及(vi)选择性的盖板贴附至该半导体元件及该基底载体的该第二表面上，或是选择性的第二增层电路形成于该半导体元件上及该基底载体的该第二表面上。

本发明的半导体组件制作方法具有许多优点。举例来说，先形成芯片-中介层堆叠次组件后，再贴附至基底载体，其可确保电性连接半导体元件，因此可避免于微盲孔工艺中会遭遇的未连接接触垫的问题。通过芯片-中介层堆叠次组件将半导体元件插入贯穿开口中是特别具有优势的，其原因在于，在工艺中无需严格控制贯穿开口的形状。此外，以两步骤形成连线于半导体元件的互连基板是具有益处的，其原因在于，中介层可提供初级扇出路由，而增层电路则提供上组件与下组件间的进一步扇出路由及水平互连。

本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。

附图说明

参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：

图1及2分别为本发明的第一实施方面中，中介层面板的剖视及顶部立体视图；

图3为本发明的第一实施方面中，将凸块设置于芯片上的剖视图；

图4及5分别为本发明的第一实施方面中，图3芯片电性耦接至图1及2中介层面板的面板组件剖视及顶部立体视图；

图6及7分别为本发明的第一实施方面中，图4及5的面板组件切割后的剖视及顶部立体视图；

图8及9分别为本发明的第一实施方面中，对应于图6及7切离单元的芯片-中介层堆叠次组件的剖视及顶部立体视图；

图10及11分别为本发明的第一实施方面中，基底载体的剖视及底部立体视图；

图12及13分别为本发明的第一实施方面中，将图8及9的芯片-中介层堆叠次组体贴附至图10及11基底载体的剖视及底部立体视图；

图14及15分别为本发明的第一实施方面中，将平衡层、绝缘层、以及金属板设置于图12及13结构上的剖视及底部立体视图；

图16为本发明的第一实施方面中，在图14的结构形成盲孔后的剖视图；

图17为本发明的第一实施方面中，于图16的结构形成导线，以制作完成半导体组件的剖视图；

图18为本发明的第二实施方面中，基底载体的剖视图；

图19为本发明的第二实施方面中，图8芯片-中介层堆叠次组体贴附至图18基底载体的剖视图；

图20为本发明的第二实施方面中，平衡层、绝缘层、以及金属板设置于图19结构的剖视图；

图21为本发明的第二实施方面中，于图20的结构形成盲孔后的剖视图；

图22为本发明的第二实施方面中，于图21的结构形成导线后的剖视图；

图23为本发明的第二实施方面中，于图22的结构形成盖板，以制作完成半导体组件的剖视图；

图24为本发明的第三实施方面中，基底载体的剖视图；

图25为本发明的第三实施方面中，芯片-中介层堆叠次组体贴附至图24基底载体的剖视图；

图26为本发明的第三实施方面中，图25的结构具有填充材料的剖视图；

图27为本发明的第三实施方面中，平衡层、绝缘层、以及金属板设置于图26结构上的剖视图；

图28为本发明的第三实施方面中，于图27的结构形成盲孔后的剖视图；

图29为本发明的第三实施方面中，于图28的结构形成导线后的剖视图；

图30为本发明的第三实施方面中，绝缘层以及金属板设置于图29结构的剖视图；

图31为本发明的第三实施方面中，于图30的结构形成盲孔后的剖视图；

图32为本发明的第一实施方面中，于图31的结构形成导线，以制作完成半导体组件的剖视图；

图33为本发明的第四实施方面中，层压基板的剖视图；

图34及35分别为本发明的第四实施方面中，图33的层压基板形成定位件的剖视及底部立体视图；

图36为本发明的第四实施方面中，具有开口的层压基板剖视图；

图37为本发明的第四实施方面中，图36的层压基板形成定位件的剖视图；

图38为本发明的第四实施方面中，于图34的层压基板形成贯穿开口，以制作完成基底载体的剖视图；

图39为本发明的第四实施方面中，芯片-中介层堆叠次组体贴附至图38基底载体的剖视图；

图40为本发明的第四实施方面中，图39的结构具有填充材料的剖视图；

图41为本发明的第四实施方面中，平衡层、绝缘层、以及金属板设置于图40结构的剖视图；

图42为本发明的第四实施方面中，于图41的结构形成盲孔后的剖视图；以及

图43为本发明的第四实施方面中，于图42的结构形成导线，以制作完成半导体组件的剖视图。

【符号说明】

芯片-中介层堆叠次组件10 半导体组件100 中介层面板11

中介层11’ 第一表面111 第一接触垫112

第二表面113 第二接触垫114 贯孔116

无源元件117 半导体元件13 有源面131

I/O垫132 无源面133 凸块15

底部填充材料16 黏着剂191 半导体组件200

填充材料193 基底载体20 贯穿开口205

金属板21 第一表面201 第二表面203

定位件217 介电层23 导电层24

定位件247 金属层25 开口251

定位件257 半导体组件300 增层电路301

第一增层电路302 第二增层电路303 金属板31

披覆层31’ 平衡层311 绝缘层312

盲孔313 导线315 导电盲孔317

第一金属板32 第一披覆层32’ 平衡层321

第一绝缘层322 第一盲孔323、324 第一导线325

第一导电盲孔327、328 第二金属板33 第二披覆层33’

第二绝缘层332 第二盲孔333、334 金属罩层335

第二导电盲孔337、338 第三金属板34 第三披覆层34’

第三绝缘层342 第三盲孔343 第三导线345

第三导电盲孔347 半导体组件400 盖板41

具体实施方式

在下文中，将提供实施例以详细说明本发明的实施方面。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且作为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。

[实施例1]

图1-17为本发明一实施方面中，一种半导体组件的制作方法图，其包括一中介层、多个半导体元件、一基底载体、以及一增层电路。

如图17所示，半导体组件100包括中介层11’、半导体元件13、基底载体20、以及增层电路301。使用黏着剂191将中介层11’及半导体元件13贴附至基底载体20，并使半导体元件13置放于基底载体20的贯穿开口205中。增层电路301由下方覆盖中介层11’及基底载体20，并且通过第一导电盲孔317电性耦接至中介层11’的第一接触垫112。

图1、3、4、6、8为本发明一实施方面的芯片-中介层堆叠次组件工艺剖视图，图2、5、7、9分别为对应图1、4、6、8的顶部立体视图。

图1及2分别为中介层面板11的剖视及顶部立体视图，其包括第一表面111、与第一表面111相反的第二表面113、第一表面111上的第一接触垫112、第二表面113上的第二接触垫114、以及电性耦接第一接触垫112与第二接触垫114的贯孔116。中介层面板11可为硅中介层、玻璃中介层、陶瓷中介层、石墨中介层、或树脂中介层，其包含导线图案，且该导线图案由第二接触垫114的较细微间距扇出至第一接触垫112的较粗间距。

图3为凸块15设置于半导体元件13上的剖视图。在此实施方面中，该半导体元件13为芯片，其包括有源面131、与有源面131相反的无源面133、以及位于有源面131上的I/O垫132。凸块15设置于半导体元件13的I/O垫132上，并且该凸块可为锡凸柱、金凸柱、或铜凸柱。

图4及5分别为面板组件(panel-scale assembly)的剖视图及顶部立体视图，其是将多个半导体元件13电性耦接至中介层面板11。通过热压、回焊、或热超声波接合技术，可将半导体元件13经由凸块15电性耦接至中介层面板11的第二接触垫114。或者，可先沉积凸块15于中介层面板11的第二接触垫114上，然后半导体元件13再通过凸块15电性耦接至中介层面板11。此外，可选择性地进一步提供底部填充材料16，以填充中介层面板11与半导体元件13间的间隙。

图6及7分别为面板组件切割成各个单件的剖视图及顶部立体视图。面板组件沿着切割线“L”被单离成各个的芯片-中介层堆叠次组件(chip-on-interposer subassembly)10。

图8及9分别为各个的芯片-中介层堆叠次组件10的剖视图及顶部立体视图。在此图中，芯片-中介层堆叠次组件10包括两个半导体元件13，其电性耦接至切割后的中介层11’上。由于中介层11’的第一接触垫112的尺寸及垫间的间隔设计为比芯片的I/O垫132大，故中介层11’能提供半导体元件13的初级扇出路由，以确保下一级增层电路互连具有较高的生产合格率。此外，在互连至下一级互连结构前，中介层11’也提供相邻半导体元件13间的主要电性连接。

图10及11分别为基底载体20的剖视图及底部立体视图，其具有第一表面201、相反的第二表面203、以及贯穿开口205，该贯穿开口205朝垂直方向延伸穿过基底载体20的第一表面201与第二表面203之间。可通过于金属板21中形成贯穿开口205以提供基底载体20。金属板21的厚度可在0.1毫米至10毫米的范围内，并且可由铜、铝、不锈钢、或其合金所制成。基底载体20也可以为非金属材料制成。在此实施方面中，金属板21为厚度0.15毫米的铜板，其接近于0.1毫米芯片及0.05毫米导电凸块的总合厚度。贯穿开口205可通过机械钻孔、或刻蚀技术形成，并且每一贯穿开口205可以具有不同的尺寸。在此实施方面中，每一贯穿开口205具有与随后设置的半导体元件几乎相同的尺寸，或是具有比随后设置的半导体元件稍大的尺寸。

图12及13分别为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图及底部立体视图，其中黏着剂191设置于基底载体20的第一表面201以及中介层11’的第二表面113间，并且接触基底载体20的第一表面201以及中介层11’的第二表面113。半导体元件13插入贯穿开口205中，并且中介层11’位于贯穿开口205外，同时中介层11’与基底载体20的外围边缘保持距离。

图14及15分别为平衡层311、绝缘层312、以及金属板31由下方层压/涂布于中介层11’及基底载体20上的剖视图及底部立体视图。平衡层311接触基底载体20，且自基底载体20朝向下方向延伸，并且侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的外围边缘。绝缘层312接触中介层11’的第一表面111及平衡层311，且朝向下方向覆盖及侧向延伸于中介层11’的第一表面111及平衡层311上。金属板31接触绝缘层312，且由下方覆盖绝缘层312。在此实施方面中，平衡层311具有0.2毫米的厚度，其接近中介层11’的厚度，并且绝缘层312通常具有50微米的厚度。平衡层311及绝缘层312可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。在此实施方面中，金属板31为具有25微米厚度的铜层。

图16为形成盲孔313后的剖视图。盲孔313延伸穿过金属板31及绝缘层312，并且对准中介层11’的第一接触垫112。盲孔313可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用金属掩模以及激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。

参照图17，通过沉积披覆层31’于金属板31上及盲孔313中，然后图案化金属板31以及其上的披覆层31’，以形成位于绝缘层312上的导线315。或者，当前述工艺中未有金属板31层压于绝缘层312上时，绝缘层312可直接金属化以形成导线315。导线315自中介层11’的第一接触垫112朝向下方向延伸，同时侧向延伸于绝缘层312上，并且延伸进入并填满盲孔313，以形成直接接触中介层11’的第一接触垫112的导电盲孔317。因此，导线315可提供X及Y方向的水平信号路由以及穿过盲孔313的垂直路由，以作为中介层11’的信号连接。

披覆层31’可通过各种技术形成单层或多层，其包括电镀、无电电镀、蒸镀、溅射、及其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使绝缘层312与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层以形成导线315，其包括湿法刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出导线315。

为了便于图示，金属板31以及披覆层31’以单一层表示。由于铜为同质披覆，金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。

据此，如图17所示，完成的半导体组件100包括中介层11’、半导体元件13、基底载体20、以及增层电路301。在此图中，增层电路301包括平衡层311、绝缘层312、以及导线315。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中。在此，贯穿开口205中的半导体元件13于向上方向显露，而中介层11’则侧向延伸于贯穿开口205外。增层电路301通过导电盲孔317电性耦接至中介层11’，其中导电盲孔317直接接触中介层11’的第一接触垫112，因此中介层11’与增层电路301间的电性连接无需用到焊接材料。

[实施例2]

图18-23为本发明另一实施方面的另一半导体组件制作方法图，其中该半导体组件具有用于中介层贴附步骤的定位件，以及用于半导体元件散热的盖板。

为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。

图18为基底载体20的剖视图，其具有定位件217以及贯穿开口205。可通过移除金属板21的选定部分，或是通过于金属板21的第一表面201沉积金属材料或塑料材料的图案，以形成定位件217。定位件217通常是通过电镀、刻蚀、或机械切割而制成。据此，定位件217自基底载体20中的平坦表面212朝向下方向延伸，并且可具有5至200微米的厚度。在此实施方面中，厚度50微米的定位件217侧向延伸至基底载体20的外围边缘，并且具有与随后设置的中介层四侧边相符的内周围边缘。

图19为图8芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。中介层11’及半导体元件13贴附至基底载体20，且半导体元件13插入贯穿开口205中，而定位件217则侧向对准且靠近中介层11’的外围边缘。定位件217可控制中介层置放的准确度。定位件217朝向下方向延伸超过中介层11’的第二表面113，并且位于中介层11’的四侧表面外，同时侧向对准中介层11’的四侧表面。由于定位件217侧向靠近且符合中介层11’四侧表面，故其可避免芯片-中介层堆叠次组件10于黏着剂固化时发生任何不必要的位移。中介层11’与定位件217间的间隙优选是在约5至50微米的范围内。中介层的贴附步骤也可以不使用定位件217。虽然无法通过贯穿开口205来控制芯片-中介层堆叠次组件10置放的准确度，但是因为中介层11’具有较大的接触垫尺寸及间距，因此并不会造成随后于中介层11’上形成增层电路时，微盲孔的连接失败。

图20为平衡层311、绝缘层312、以及金属板31由下方层压/涂布于中介层11’及基底载体20上的剖视图。平衡层311接触基底载体20，且自基底载体20朝向下方向延伸，并且侧向覆盖、围绕及共形涂布中介层11’的侧壁，并自中介层11’侧向延伸至该结构的外围边缘。绝缘层312接触金属板31、中介层11’、以及平衡层311，并且提供金属板31与中介层11’间以及金属板31与平衡层311间的坚固机械性接合。

图21为形成盲孔313后的剖视图。盲孔313延伸穿过金属板31及绝缘层312，并且对准中介层11’的第一接触垫112。

图22为形成导线315后的剖视图，其通过沉积披覆层31’于金属板31上及盲孔313中，然后图案化金属板31以及其上的披覆层31’而形成。导线315自中介层11’的第一接触垫112朝向下方向延伸，且侧向延伸于绝缘层312上，并且延伸进入且填满盲孔313，以形成导电盲孔317，其直接接触中介层11’的第一接触垫112，以提供中介层11’的信号路由。

参照图23，填充材料193涂布于贯穿开口205的剩余空间中，且盖板41贴附至半导体元件13及基底载体20。填充材料193围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实质上共平面。然后盖板41通过黏着剂195设置于半导体元件13的无源面133及基底载体20的第二表面203上。盖板41可为铜、铝、不锈钢、或其合金所制成的金属板，并且可作为散热座。在此方面中，黏着剂195通常为导热黏着剂。或者，对于非散热增益的方面，盖板41可为透明材料或色彩改变材料所制成，其用于光元件例如发光二极管或图像传感器。在此实施方面中，盖板41为厚度1毫米的铜板，以作为散热座。

据此，如图23所示，完成的半导体组件200包括中介层11’、半导体元件13、基底载体20、增层电路301、以及盖板41。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，且中介层11’侧向延伸于贯穿开口205外。盖板41覆盖半导体元件13及基底载体20，且半导体元件13及基底载体20热导通至盖板41。基底载体20的定位件217朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。增层电路301通过导电盲孔317电性耦接至中介层11’，其中导电盲孔317直接接触中介层11’的第一接触垫112。

[实施例3]

图24-32为本发明再一实施方面的再一半导体组件制作方法图，该半导体组件包括额外的增层电路，其热性导通至半导体元件以及电性耦接至基底载体。

为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。

图24为基底载体20的剖视图，其具有贯穿开口205以及定位件247。在此图中，基底载体20具有导电层24，其位于贯穿开口205的侧壁上以及介电层23的相反两表面上，且其厚度为0.5毫米。可通过图案沉积将定位件247形成于下方的导电层24上，其中图案沉积的方式包括电镀、无电电镀、蒸镀、溅射及其组合，并同时使用光刻技术。在此实施方面中，定位件247侧向延伸至基底载体20的外围边缘，且其内周围边缘与随后设置的中介层四侧边相符。

图25为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。在此，芯片-中介层堆叠次组件10与图8所示结构类似，差异处仅在于，此图中的中介层11’上仅设有单个覆晶式半导体元件13，且半导体元件13为3D堆叠式芯片。中介层11’及半导体元件13贴附至基底载体20，且半导体元件13插入贯穿开口205中，而定位件247则侧向对准且靠近中介层11’的外围边缘。黏着剂191接触中介层11’的第二表面113以及基底载体20的下方导电层24，并且设置于中介层11’的第二表面113以及基底载体20的下方导电层24间，以提供中介层11’及基底载体20间的机械性接合。定位件247朝向下方向延伸超过中介层11’的第二表面113，并且靠近中介层11’外围边缘，以控制中介层11’置放的准确度。

图26为填充材料193涂布于贯穿开口205剩余空间中的剖视图。填充材料193围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实质上共平面。

图27为平衡层321、第一绝缘层322、以及第一金属板32由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层332及第二金属板33由上方层压/涂布于半导体元件13及基底载体20上的剖视图。平衡层321接触基底载体20的定位件247，且自基底载体20的定位件247朝向下方向延伸，以及侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的外围边缘。第一绝缘层322侧向延伸于中介层11’的第一表面111上以及平衡层321上，且接触第一金属板32、中介层11’、以及平衡层321，并且提供第一金属板32与中介层11’间、以及第一金属板32与平衡层321间的坚固机械性接合。第二绝缘层332侧向延伸于半导体元件13及基底载体20的上方导电层24上，且接触第二金属板33、基底载体20、以及半导体元件13，并且提供第二金属板33与基底载体20间、以及的第二金属板33与半导体元件13间的坚固机械性接合。在此实施方面中，第一绝缘层322及第二绝缘层332通常具有50微米的厚度。平衡层321、第一绝缘层322、以及第二绝缘层332可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。此外，此实施方面的第一金属板32及第二金属板33分别为厚度25微米的铜层。

图28为形成第一盲孔323、324以及第二盲孔333、334后的剖视图。第一盲孔323延伸穿过第一金属板32及第一绝缘层322，并且对准中介层11’的第一接触垫112。额外的第一盲孔324延伸穿过第一金属板32、第一绝缘层322、以及平衡层321，并且对准基底载体20的定位件247。第二盲孔333延伸穿过第二金属板33及第二绝缘层332，并且对准半导体元件13的选定部分。额外的第二盲孔334延伸穿过第二金属板33、第二绝缘层332，并且对准基底载体20的上方导电层24。第一及第二盲孔323、324、333、334可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。

参照图29，通过沉积第一披覆层32’于第一金属板32上及第一盲孔323中，然后图案化第一金属板32以及其上的第一披覆层32’，以形成于第一绝缘层322上的第一导线325。第一导线325自中介层11’的第一接触垫112(或定位件247)朝向下方向延伸，且侧向延伸于第一绝缘层322上，并且延伸进入且填满第一盲孔323、324中，以形成第一导电盲孔327、328，其直接接触中介层11’的第一接触垫112以及基底载体20的定位件247，以提供中介层11’的信号路由以及接地连接。

图29也揭示金属罩层335，其热性连接半导体元件13以及电性连接基底载体20。金属罩层335通过沉积第二披覆层33’于第二金属板33上及第二盲孔333、334中，以形成与半导体元件13热性接触的第二导电盲孔337，以及与基底载体20的上方导电层24电性接触的第二导电盲孔338，其分别作为散热用以及作为接地连接用。金属罩层335自半导体元件13的无源面133或基底载体20的上方导电层24朝向上方向延伸，且侧向延伸于第二绝缘层332上，以填满第二盲孔333、334，可通过第二导电盲孔337、338热性导通至半导体元件13，以及电性连接至基底载体20。

图30为第三绝缘层342及第三金属板34由下方层压/涂布于第一绝缘层322及第一导线325上的剖视图。第三绝缘层342夹置于第一绝缘层322/第一导线325以及第三金属板34间。第三绝缘层342可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且通常具有50微米的厚度。第三金属板34通常为厚度25微米的铜层。

图31为形成第三盲孔343后的剖视图，其显露第一导线325的选定部分。第三盲孔343延伸穿过第三金属板34及第三绝缘层342，并且对准第一导线325的选定部分。与第一及第二盲孔323、324、333、334类似，第三盲孔343可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。

参照图32，通过沉积第三披覆层34’于第三金属板34上及第三盲孔343中，然后图案化第三金属板34以及其上的第三披覆层34’，以将第三导线345形成于第三绝缘层342上。第三导线345自第一导线325朝向下方向延伸，且侧向延伸于第三绝缘层342上，并且延伸进入且填满第三盲孔343中，以形成第三导电盲孔347，其直接接触第一导线325。

据此，如图32所示，完成的半导体组件300包括中介层11’、半导体元件13、基底载体20、第一增层电路302、以及第二增层电路303。在此图中，第一增层电路302包括平衡层321、第一绝缘层322、第一导线325、第三绝缘层342、以及第三导线345；第二增层电路303包括第二绝缘层332及金属罩层335。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用黏着剂191，将芯片-中介层堆叠次组件10贴附基底载体20，并使半导体元件13置放贯穿开口205中，且中介层11’侧向延伸贯穿开口205外。基底载体20的定位件247朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。第一增层电路302通过第一导电盲孔327电性耦接至中介层11’，以作为信号路由。此外，第一增层电路302也通过额外的第一导电盲孔328电性耦接至基底载体20。因此，通过导电层24以及定位件247(其中定位件247电性接触导电层24以及第一增层电路302)，贯穿开口205的金属侧壁可电性连接至第一增层电路302以作为接地连接，以提供半导体元件13的水平方向电磁干扰屏蔽。第二增层电路303通过第二导电盲孔337、338热性导通至半导体元件13以及电性耦接至基底载体20。因此，第二增层电路303的金属罩层335可通过第二导电盲孔337，以散逸半导体元件13的热，且可通过第二导电盲孔338、导电层24、以及与导电层24及第一增层电路302电性接触的定位件247，以电性连接至第一增层电路302作为接地连接，以提供半导体元件13的垂直方向电磁干扰屏蔽。

[实施例4]

图33-43为本发明又一实施方面的又一半导体组件制作方法图，其中基底载体为层压基板所制成。

为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆可合并于此处，且无需再重复相同叙述。

图33及34为本发明一实施方面的定位件工艺剖视图，其形成于介电层上。

图33为层压基板的剖视图，其包括介电层23及金属层25。介电层23通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且在此实施方面中，其具有0.5毫米的厚度。金属层25通常为铜所制成，但也可以使用铜合金或其他材料(例如铝、不锈钢、或其合金)。金属层25厚度可在5至200微米的范围内。在此实施方面中，金属层25为具有50微米厚度的铜板。

图34及35分别为于介电层23上形成定位件257的剖视图及底部立体视图。可通过使用光刻技术及湿法刻蚀，以移除金属层25的选定部分，进而形成定位件257。如图35所示，定位件257由多个金属凸柱组成，且排列成与随后设置的中介层四侧边相符的矩形边框阵列。然而，定位件的图案不限于此，其可具有防止随后设置的中介层发生不必要位移的其他各种图案。举例来说，定位件257可由一连续或不连续的凸条所组成，并与随后设置的中介层四侧边、两对角、或四角相符。

图36及37为于介电层上形成定位件的另一工艺剖视图。

图36为具有一组开口251的层压基板剖视图。该层压基板包括上述的介电层23以及金属层25，并且通过移除金属层25的选定部分以形成开口251。

图37为于介电层23上形成定位件257的剖视图。定位件257可通过将光敏性塑料材料(例如环氧树脂、聚酰亚胺等)或非光敏性材料涂布或印刷于开口251中，接着移除整体金属层25而形成。据此，定位件257由多个树脂凸柱组成，且具有防止随后设置的中介层发生不必要位移的图案。

图38为于基底载体20中形成贯穿开口205的剖视图。贯穿开口205可通过机械钻孔形成，且朝垂直方向延伸穿过介电层23的第一表面201及第二表面203间。

图39为芯片-中介层堆叠次组件10通过黏着剂191贴附至基底载体20的剖视图。在此，芯片-中介层堆叠次组件10与图8所示结构类似，差异处仅在于，此图中的中介层11’上仅设有单个覆晶式半导体元件13，且半导体元件13为3D堆叠式芯片，此外，此实施方面的中介层11’进一步包括嵌埋其中的无源元件117，其电性耦接至第一接触垫112。半导体元件13置放于贯穿开口205中，而中介层11’位于贯穿开口205外，同时中介层11’的第二表面113贴附于介电层23上。黏着剂191接触中介层11’的第二表面113以及基底载体20的第一表面201，且设置于中介层11’的第二表面113以及基底载体20的第一表面201间。定位件257自介电层23朝向下方向延伸，且延伸超过中介层11’的第二表面113，并且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。

图40为填充材料193涂布于贯穿开口205剩余空间中的剖视图。填充材料193围绕半导体元件13，并且于向上方向与半导体元件13及基底载体20实质上共平面。

图41为平衡层321、第一绝缘层322、以及第一金属板32由下方层压/涂布于中介层11’及基底载体20上，以及第二绝缘层332及第二金属板33由上方层压/涂布于半导体元件13以及基底载体20上的剖视图。平衡层321接触及覆盖基底载体20的介电层23以及中介层11’的侧壁。第一绝缘层322侧向延伸于中介层11’及平衡层321上，且接触第一金属板32、中介层11’、及平衡层321，并且提供第一金属板32与中介层11’间、以及第一金属板32与平衡层321间的坚固机械性接合。第二绝缘层332侧向延伸于半导体元件13及基底载体20的第二表面203上，且接触第二金属板33、半导体元件13、以及基底载体20，并且提供第二金属板33与半导体元件13间、以及第二金属板33与基底载体20间的坚固机械性接合。

图42为形成第一及第二盲孔323、333后的剖视图。第一盲孔323延伸穿过第一金属板32及第一绝缘层322，并且对准中介层11’的第一接触垫112。第二盲孔333延伸穿过第二金属板33及第二绝缘层332，并且对准半导体元件13的选定部分。

参照图43，通过沉积第一披覆层32’于第一金属板32上及第一盲孔323中，然后图案化第一金属板32以及其上的第一披覆层32’，以形成位于第一绝缘层322上的第一导线325。第一导线325自中介层11’的第一接触垫112朝向下方向延伸，且侧向延伸于第一绝缘层322上，并且延伸进入并填满第一盲孔323中，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔327，以提供中介层11’的信号路由。

图43也揭示热性连接半导体元件13的金属罩层335，其通过沉积第二披覆层33’于第二金属板33上及第二盲孔333中，以形成与半导体元件13热性接触的第二导电盲孔337，其作为散热用。金属罩层335自半导体元件13朝向上方向延伸，且侧向延伸于第二绝缘层332上，以填满第二盲孔333，可通过第二导电盲孔337热性导通至半导体元件13。

据此，如图43所示，完成的半导体组件400包括中介层11’、半导体元件13、基底载体20、第一增层电路302、以及第二增层电路303。在此图中，第一增层电路302包括平衡层321、第一绝缘层322、以及第一导线325；第二增层电路303包括第二绝缘层332及金属罩层335。通过覆晶工艺，将半导体元件13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。基底载体20包括贯穿开口205，其延伸穿过介电层23。使用黏着剂191，将芯片-中介层堆叠次组件10贴附至基底载体20，并使半导体元件13置放于贯穿开口205中，同时中介层11’侧向延伸于贯穿开口205外。基底载体20的定位件257自介电层23朝向下方向延伸超过中介层11’的第二表面113，并且侧向对准且靠近中介层11’的外围边缘，以控制中介层11’置放的准确度。第一增层电路302通过第一导电盲孔327电性耦接至中介层11’，以提供扇出路由/互连。第二增层电路303通过第二导电盲孔337热性导通至半导体元件13，以作为散热用。

上述的组件仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。一半导体元件可独自使用一贯穿开口，或与其他半导体元件共享一贯穿开口。举例来说，一贯穿开口可容纳单一半导体元件，且基底载体可包括排列成阵列形状的多个贯穿开口以容纳多个半导体元件。或者，单一贯穿开口内能放置数个半导体元件。同样地，一半导体元件可独自使用一中介层，或与其他半导体元件共享一中介层。举例来说，单一半导体元件可电性耦接至一中介层。或者，数个半导体元件可耦接至同一中介层。举例来说，可将四枚排列成2x2阵列的小型半导体元件耦接至一中介层，并且该中介层可包括额外的接触垫，以接收额外元件垫，并提供额外元件垫的路由。增层电路也可以包括额外的导线，以连接该中介层的额外的接触垫。

如上述实施方面所示，本发明建构出一种半导体组件，其可展现较好可靠度，且包括半导体元件、中介层、基底载体、第一增层电路、以及选择性形成的盖板或第二增层电路。

半导体元件通过凸块电性耦接至中介层，以形成芯片-中介层堆叠次组件。半导体元件可为已封装或未封装的芯片。举例来说，半导体元件可为裸晶，或是晶圆级封装芯片等。或者，半导体元件可为3D堆叠芯片。随后芯片-中介层堆叠次组件通过黏着剂贴附至基底载体，其中该黏着剂可先涂布于基底载体的第一表面上，然后当半导体元件插入基底载体的贯穿开口时，黏着剂接触中介层的第二表面。据此，黏着剂可提供中介层及基底载体间的机械性接合。此外，填充材料可选择性地进一步填充贯穿开口中半导体元件与基底载体间的间隙。

基底载体可延伸至半导体组件的外围边缘，以作为芯片-中介层堆叠次组体贴附用的平台。基底载体的厚度优选为0.1毫米至1毫米，并且具有贯穿开口，其中该贯穿开口于基底载体第一表面处的尺寸优选与基底载体第二表面处的尺寸相同。基底载体可为金属材料制成，例如铜、铝、不锈钢、或其合金，但不限于此。因此，金属基底载体可提供半导体元件的侧向电磁屏蔽，其中贯穿开口的金属侧壁围绕该半导体元件。或者，基底载体可为非金属材料制成，例如各种不同的无机或有机绝缘材料，其包括陶瓷、氧化铝(Al₂O₃)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、玻璃、层压环氧树脂、聚酰亚胺包铜层板(polyimide copper-clad laminate)、或其他介电材料。非金属基底载体可选择性地沉积导电层(例如铜层)于贯穿开口的侧壁上，以及其第一表面及第二表面上。据此，基底载体的贯穿开口可具有金属侧壁，以提供贯穿开口中半导体元件的侧向电磁屏蔽。为了提供有效的侧向电磁屏蔽，基底载体的金属侧壁优选是完全覆盖半导体元件的侧表面，且电性连接至第一增层电路以作为接地连接，进而将侧向电磁干扰降至最低。

此外，基底载体可包括位于其第一表面上且自第一表面凸出的定位件，以作为中介层贴附用。在一优选实施方面中，定位件自基底载体的平坦表面朝第一垂直方向延伸，且延伸超过中介层的第二表面。为了方便描述，中介层的第一表面所面对的方向定义为第一垂直方向，中介层的第二表面所面对的方向定义为第二垂直方向。因此，通过定位件侧向对准与靠近中介层的外围边缘，可控制中介层置放的准确度。

具有定位件的基底载体，其中定位件位于贯穿开口的开口端周围，可由下列步骤制成：于金属板中形成贯穿开口；以及通过移除金属板的选定部分，或是通过于金属板上沉积金属或塑料材料的图案，以于贯穿开口的开口端周围形成定位件。具有定位件的基底载体也可以由下列步骤制成：通过移除位于介电层上的金属层选定部分，或是通过于介电层上沉积金属或塑料材料的图案，以于介电层上形成定位件；以及形成延伸穿过介电层的贯穿开口，并使定位件位于贯穿开口的开口端周围。同样地，具有导电层的非金属基底载体(其中导电层位于贯穿开口的侧壁上，以及其第一表面及第二表面上)可通过上述的图案沉积或图案移除工艺，形成定位件于导电层上。

定位件可为金属、光敏性塑料材料或非光敏性材料所制成。举例来说，定位件可实质上由铜、铝、镍、铁、锡或其合金组成。定位件也可以包括环氧树脂或聚酰亚胺，或是由环氧树脂或聚酰亚胺组成。此外，定位件可具有防止中介层发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列。或者，定位件可侧向延伸至基底载体的外围边缘，且其内周围边缘与中介层的外围边缘相符。具体来说，定位件可侧向对准中介层的四侧边，以定义出与中介层形状相同或相似的区域，并且避免中介层的侧向位移。举例来说，定位件可对准并符合中介层的四侧边、两对角、或四角，并且定位件与中介层间的间隙优选于5至50微米的范围内。因此，位于中介层外的定位件可控制芯片-中介层堆叠次组件置放的准确度。此外，设置于贯穿开口周围的定位件优选具有位于5至200微米范围内的高度。

中介层侧向延伸于贯穿开口外，并且可贴附至基底载体，其中该中介层的第二表面贴附至基底载体的平坦表面，该平坦表面邻接贯穿开口的第一开口端，且自贯穿开口的第一开口端侧向延伸。为了方便描述，位于基底载体第一表面的贯穿开口的开口端定义为第一开口端，位于基底载体第二表面的贯穿开口的另一开口端定义为第二开口端。中介层的材料可为硅、玻璃、陶瓷、石墨或树脂材料，其具有50至500微米的厚度，中介层可包含导线图案，且该导线图案由第二接触垫的较细微间距扇出至第一接触垫的较粗间距。据此，中介层能提供半导体元件的第一级扇出路由/互连。此外，因为中介层通常是由高弹性系数材料制成，且该高弹性系数材料具有与半导体元件近似的热膨胀系数(例如，每摄氏3至10ppm)，因此，可大幅降低或补偿热膨胀系数不匹配所导致的芯片及其电性互连处的内部应力。中介层可进一步包括一或多个嵌埋其中的无源元件，且其电性连接至中介层的第一接触垫。

第一增层电路朝第一垂直方向覆盖且接触中介层的第一表面及基底载体的第一表面，并且可提供第二扇出路由/互连。此外，第一增层电路可进一步通过额外导电盲孔电性耦接至基底载体的金属表面，以作为接地连接用。第一增层电路包括平衡层、第一绝缘层、以及一或多个第一导线。平衡层侧向覆盖中介层的侧壁，且第一绝缘层形成于中介层的第一表面及平衡层上。第一导线侧向延伸于第一绝缘层上，并且延伸穿过第一绝缘层中的第一盲孔，以形成与中介层的第一接触垫直接接触的第一导电盲孔，并且其可选择性地与基底载体直接接触。据此，第一导线可直接接触第一接触垫，以提供中介层的信号路由，因此中介层与第一增层电路间的电性连接无需使用焊接材料。假如需要更多的信号路由，第一增层电路可进一步包括额外的绝缘层、额外的盲孔、以及额外的导线。第一增层电路的最外侧导线可容置导电接点，例如焊球，以与下一级组件或另一电子元件(如半导体芯片、塑料封装件、或另一半导体元件)电性传输及机械性连接。

半导体组件可选择性地包括盖板或第二增层电路，以于第二垂直方向覆盖显露的半导体元件以及基底载体。依据本发明的一实施方面，使用黏着剂将盖板贴附至半导体元件及基底载体的第二表面上，其中该黏着剂接触半导体元件及盖板。盖板可为导热板例如金属板，且优选是通过导热黏着剂以贴附至半导体元件及基底载体上，其中该导热黏着剂设置于半导体元件与盖板间、以及基底载体与盖板间。因此，盖板可作为散热座，以有效地散逸半导体元件所产生的热。此外，由金属材料制成的盖板也可以作为屏蔽盖，以提供半导体元件的垂直方向电磁干扰屏蔽。或者，盖板可为透明材料(例如玻璃)或色彩改变材料制成，可用于光元件例如发光二极管或图像传感器。依据本发明的另一实施方面，第二增层电路形成于半导体元件及基底载体的第二表面上，且接触半导体元件及基底载体的第二表面，并且热性导通至半导体元件以作为散热用，或/且电性耦接至基底载体的金属表面以作为接地用。第二增层电路可包括第二绝缘层及金属罩层。第二绝缘层设置于半导体元件及基底载体的第二表面上。金属罩层侧向延伸于第二绝缘层上，且优选为侧向延伸至该组件外围边缘的连续金属层。此外，金属罩层延伸穿过第二绝缘层中的第二盲孔，以形成第二导电盲孔，其中第二导电盲孔可直接接触半导体元件，以提供热性连接，或是直接接触基底载体的金属表面，以提供接地连接。据此，对于第二导电盲孔直接接触半导体元件的方面，第二导电盲孔可作为散热管，以散逸半导体元件所产生的热至第二增层电路的金属罩层。对于第二导电盲孔直接接触基底载体的方面，可通过第二导电盲孔以及电性连接第一增层电路的基底载体，使金属罩层电性连接至第一增层电路，以作为接地连接用，俾可提供有效的垂直方向电磁干扰屏蔽。为了提供有效的垂直方向电磁干扰屏蔽，金属罩层的周界优选是至少侧向延伸至与半导体元件外围边缘一致。举例来说，金属罩层可侧向延伸至与半导体元件的外围边缘于侧向共平面，或侧向朝外延伸超过半导体元件的外围边缘，甚至侧向延伸至组件的外围边缘。据此，自第二垂直方向完全覆盖半导体元件的金属罩层，其可将垂直方向的电磁干扰降至最低。

「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在中介层的第一表面朝向下方向的状态下，基底载体于向上方向覆盖中介层，不论另一元件例如黏着剂是否位于基底载体及中介层间。

「对准」一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及中介层相交时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与中介层相交但不与定位件相交、或与定位件相交但不与中介层相交的假想水平线。同样地，例如第一盲孔对准中介层的第一接触垫。

「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦中介层的位置误差超过最大极限时，则不可能使用激光束对准中介层的预定位置，而导致中介层以及增层电路间的电性连接失败。根据中介层的接触垫的尺寸，于本领域的技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，以确保导电盲孔与中介层的接触垫对准。由此，「定位件靠近中介层的外围边缘」的用语是指中介层的外围边缘与定位件间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。

「电性连接」、以及「电性耦接」的词意指直接或间接电性连接。例如，第一导线直接接触并且电性连接至中介层的第一接触垫，以及第三导线与中介层的第一接触垫保持距离，并且通过第一导线电性连接至中介层的第一接触垫。

「第一垂直方向」及「第二垂直方向」并非取决于组件的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，中介层的第一表面面朝第一垂直方向，且中介层第二表面面朝第二垂直方向，此与组件是否倒置无关。同样地，定位件沿一侧向平面「侧向」对准中介层，此与组件是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件与垂直于第一与第二垂直方向的侧向平面相交。再者，在中介层的第一表面朝上的位置，第一垂直方向为向上方向，第二垂直方向为向下方向；在中介层的第一表面朝下的位置，第一垂直方向为向下方向，第二垂直方向为向上方向。

本发明的半导体组件具有许多优点。举例来说，通过现有的覆晶接合工艺例如热压或回焊，将半导体元件电性耦接至中介层，其可避免使用黏着载体作为暂时接合时，会遭遇位置准确度问题。中介层提供半导体元件的第一级扇出路由/互连，而增层电路则提供第二级扇出路由/互连。由于增层电路形成于具有较大接触垫尺寸及间距的中介层上，与传统的增层电路直接形成在芯片的I/O垫上，并且不具扇出路由的技术相比，前者具有较后者大幅改善的生产合格率。基底载体可提供将中介层贴附至其上的平台，并使半导体元件置放于基底载体的贯穿开口中。定位件可控制中介层置放的准确度。因此，容置半导体元件的贯穿开口，其形状在工艺中不再是需要严格控制的重要参数。中介层以及增层电路直接电性连接，且无需使用焊料，因此有利于展现高I/O值以及高性能。增层电路可提供具有简单电路图案的信号路由，或具有复杂电路图案的可挠性多层信号路由。通过此方法制备成的半导体组件为可靠度高、价格低廉、且非常适合大量制造生产。

本案的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。

在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。

Claims

1.一种半导体组件的制作方法，其特征在于，包含以下步骤：

提供一半导体元件；

提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；

通过多个凸块电性耦接该半导体元件至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；

提供一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；

使用一黏着剂贴附该芯片-中介层堆叠次组件至该基底载体，并使该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外；以及

在该芯片-中介层堆叠次组体贴附至该基底载体后，于该中介层的该第一表面上以及该基底载体的该第一表面上形成一第一增层电路，其中该基底载体包括一定位件，其位于该基底载体的该第一表面上且自该第一表面凸出，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的外围边缘并延伸超过该中介层的该第二表面，以贴附至该基底载体，且该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫。

2.根据权利要求1所述的方法，其中该电性耦接该半导体元件至该中介层的该些第二接触垫的步骤以面板规模进行，并且在该贴附该芯片-中介层堆叠次组件至该基底载体的步骤前执行一单片化步骤，以分离各个的芯片-中介层堆叠次组件。

3.根据权利要求1所述的方法，其特征在于，包含下述步骤：贴附一盖板于该半导体元件上及该基底载体的该第二表面上。

4.根据权利要求1所述的方法，其特征在于，包含下述步骤：形成一第二增层电路于该半导体元件上及该基底载体的该第二表面上，其中该第二增层电路通过该第二增层电路的多个第二导电盲孔，以热性导通至该半导体元件或电性耦接至该基底载体。

5.根据权利要求1所述的方法，其中该第一增层电路包含多个额外的第一导电盲孔，以电性耦接至该基底载体。

6.一种半导体组件，其特征在于，通过下述步骤制成：

提供一半导体元件；

7.一种半导体组件，其特征在于，包含：

一半导体元件；

一中介层，其具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫，该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；

一基底载体，其具有一第一表面、相反的一第二表面、以及延伸穿过该基底载体的该第一表面与该第二表面间的一贯穿开口；以及

一第一增层电路，其形成于该中介层的该第一表面上及该基底载体的该第一表面上，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫，

其中该半导体元件通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；

该基底载体包括一定位件，其位于该基底载体的该第一表面上并自该第一表面凸出，且该定位件侧向对准与靠近该中介层的外围边缘，并延伸超过该中介层的该第二表面；且

该芯片-中介层堆叠次组件通过一黏着剂贴附至该基底载体，并且该半导体元件插入该贯穿开口中，且该中介层侧向延伸于该贯穿开口外。

8.根据权利要求7所述的半导体组件，其特征在于，包含一盖板，其贴附至该半导体元件及该基底载体的该第二表面。

9.根据权利要求7所述的半导体组件，其特征在于，包含一第二增层电路，其形成于该半导体元件上及该基底载体的该第二表面上，其中该第二增层电路通过该第二增层电路的多个第二导电盲孔，以热性导通至该半导体元件或电性耦接至该基底载体。

10.根据权利要求7所述的半导体组件，其中该第一增层电路包含多个额外的第一导电盲孔，以电性耦接至该基底载体。