[go: up one dir, main page]

CN104701187A - 半导体装置以及其制备方法 - Google Patents

半导体装置以及其制备方法 Download PDF

Info

Publication number
CN104701187A
CN104701187A CN201410568376.2A CN201410568376A CN104701187A CN 104701187 A CN104701187 A CN 104701187A CN 201410568376 A CN201410568376 A CN 201410568376A CN 104701187 A CN104701187 A CN 104701187A
Authority
CN
China
Prior art keywords
interposer
chip
heat sink
cavity
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410568376.2A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridge Semiconductor Corp
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/449,201 external-priority patent/US20150115433A1/en
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of CN104701187A publication Critical patent/CN104701187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W72/0198
    • H10W72/877
    • H10W74/00
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明是有关于一种半导体装置的制备方法,该半导体装置是具有一嵌埋于该散热座中的芯片,且该芯片是电性连接至一复合基板。根据一较佳实施态样,该方法的特征是在于使用黏着剂将一芯片-中介层组件贴附于一散热座上,该芯片是插入该散热座的凹穴中。该散热座是提供散热功能,且该中介层是提供该芯片一热膨胀系数(CTE)相符合的界面以及第一层级的扇出(fan-out)路由。

Description

半导体装置以及其制备方法
技术领域
本发明是关于一种半导体装置,尤指一种具有嵌埋于散热座的芯片且电性连接至一复合基板的半导体装置,以及其制备方法。
背景技术
融合移动性、通讯以及计算技术的电子装置,挑战了半导体封装产业中的热学、电学、外型、以及可靠性。尽管于文献中已提出多种嵌埋半导体芯片于电路板或于模塑料中的方法,然而仍有许多性能相关缺陷。举例而言,由美国专利号第8,742,589、8,735,222、8,679,963、及8,453,323所揭露的装置中,由于嵌埋的芯片所产生的热能无法通过热绝缘材料(如层压板或模塑料)而适当的排出,因此导致性能降低的问题。
此外,所述装置是利用微孔作为嵌埋芯片的电性连接,由于芯片(例如,硅的热膨胀系数约为2.6×10-6K-1)以及增层膜层(例如,环氧层压板的热膨胀系数约为15×10-6K-1)之间的热膨胀系数不匹配,而于内连接方面存在着高度压力问题。当芯片中的电路密度上升时,该芯片所产生的热能亦会上升,从而于操作周期中会产生大幅度温度变化的问题,而此处的热不匹配可能使得芯片具有高度的内部压力,最终导致芯片的破裂、分层、以及装置故障。
于上述所制备组体结构中,另一明显的缺陷是其嵌埋的芯片可能于封装或层压过程中位移,而由于芯片位移导致微孔金属化不完全,如美国专利号第8,501,544及7,935,893中所描述,其是进一步降低了电性连接质量,因而降低了所制备组体的可靠度以及良率。
基于上述的理由,以及于下文中所述的其他理由,目前亟需发展一种新的装置,以及于不使用于I/O接垫的微孔内连接嵌埋芯片下,改善芯片级的可靠性,并限制使用模塑料以及层压板,以避免芯片过热的现象造成装置电性表现方面的严重问题。
发明内容
本发明是有鉴于以上的情形而发展,本发明的主要目的在于提供一种半导体装置,其中一芯片是通过多个凸块与一低热膨胀系数(CTE)的中介层相互连接,以解决热膨胀系数不匹配、以及芯片与内连接线路之间的位置辨识问题,从而可提高半导体装置的产率以及其可信度。
本发明的另一目的是在于提供一半导体装置,其芯片是封装于一散热座中,以有效的散出该芯片所产生的热能,从而可提升该装置的信号完整性以及其电性表现。
根据前文所述的目的,本发明是提出一种具有芯片、散热座、以及一复合基板的半导体装置,该复合基板是包括一无机中介层以及一树脂增层电路。包覆该芯片的该散热座,是提供该芯片一散热途径,通过凸块与该芯片内连接的该热膨胀系数补偿(CTE-compensated)无机中介层,是提供该芯片第一层级的扇出路由,藉此可避免该芯片内部压力以及由热膨胀系数不匹配而导致的连接垫的断线。相邻于该散热座以及该中介层的该树脂增层电路,是提供第二层级的扇出路由,且具有一图案化阵列的端子接垫,以匹配另一层级的组体线路板。
本发明提供了一种半导体装置的制备方法,其步骤包括:提供一芯片;提供一无机中介层,该无机中介层是包括多个贯穿孔、一第一表面、一第二表面,其是相反于该第一表面、多个第一接触垫,其是于该第一表面上、以及多个第二接触垫,其是于该第二表面上,其中,该贯穿孔是电性连接该第一接触垫以及该第二接触垫;通过多个凸块将该芯片电性连接至该无机中介层的该第一接触垫上,以提供一芯片-中介层组件;提供一散热座,该散热座具有一凹穴;使用一黏着剂将该芯片一中介层组件贴附于该散热座上,且该芯片是插入该凹穴中,该无机中介层是侧向延伸超过该凹穴;接着形成一增层电路于该散热座以及该无机中介层的该第二表面上,其中,该增层电路是通过该增层电路的多个导电盲孔以电性连接至该无机中介层的该第二接触垫。
除非另有具体说明、或所述步骤间使用“接着”的用语、或所述步骤是必须于一特定的顺序进行,上述步骤的顺序并无受限于上文的排序,且可根据所需的设计而变化或重新排序。
另一方面,本发明是提供一半导体设备,其包括一芯片、一黏着剂、一散热座、以及一包括一无机中介层以及一增层电路的复合基板,其中,(i)该芯片是通过多个凸块以电性连接该芯片至该无机中介层的第一表面上的第一接触垫,且该芯片是位于该散热座的凹穴中;(ii)该无机中介层是侧向延伸超过该凹穴,且该无机中介层的该第一表面是贴附于该散热座的一平坦表面上,该平坦表面是相邻于该凹穴开口且由该凹穴开口侧向延伸;(iii)该黏着剂是接触该芯片与该散热座、以及该无机中介层与该散热座,且介于该芯片与该散热座之间、以及介于该无机中介层以及该散热座之间;以及(iv)该增层电路是设置于该散热座以及该中介层的一第二表面上,并通过该增层电路的一导电盲孔电性连接至该无机中介层的该第二表面上的该第二接触垫,其中,该第二表面是相反于该第一表面。
根据本发明的半导体装置的制备方法具有多种优点,举例而言,于贴附于该散热座之前先形成该芯片-中介层组件,可确保该芯片稳固的连接至该中介层上,而可避免微孔工艺中固有的断线问题(disconnection)。通过芯片-中介层组件而将该芯片插入至该凹穴中特别具有优势,该凹穴的形状或深度、或者用于接合该芯片所需的该黏着层的量,不须精密调控于特定参数。此外,形成该复合基板的两步骤是有益于沉积增层电路时,该中介层可保护该嵌埋芯片。
在下文中,将提供实施例以详细说明本发明的实施态样。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。
附图说明
参考随附附图,本发明可通过下述较佳实施例的详细叙述更加清楚明了,其中:
图1及2是分别为本发明实施例1的中介层面板的剖面图及俯视图。
图3是根据本发明实施例1的于其上设置有凸块的芯片的剖面图。
图4及5是分别为根据本发明实施例1,由图3所示的芯片电性连接至图1及2所示的中介层面板的面板规模组体的剖面图及俯视图。
图6及7是分别为根据本发明实施例1,如图4及图5所示的面板规模组体的切割状态的剖面图及俯视图。
图8及9是分别为根据本发明实施例1,对应至图6及7所示的切割单元的芯片-中介层组件的剖面图及俯视图。
图10及11是分别为根据本发明实施例1的散热座的剖面图及底视图。
图12及13是分别为根据本发明实施例1中,将黏着剂分散至如图10及11所示的散热座上的剖面图及底视图。
图14及15是分别为根据本发明实施例1中,将图8及9所示的芯片-中介层组件贴附于图12及13所示的散热座上的剖面图及底视图。
图16及17是分别为根据本发明实施例1中,提供另一黏着剂于图14及图15所示的结构的剖面图及底视图。
图18及19是分别为根据本发明实施例1中,将图16及17所示的结构中多余的黏着剂移除的剖视图及底视图。
图20是根据本发明实施例1中,将层叠的层设置于图18所示的结构上的剖面图。
图21是根据本发明实施例1中,设置盲孔于图20所示的结构中的剖面图。
图22是根据本发明实施例1中,设置导线于图21所示的结构中的剖面图。
图23是根据本发明实施例1中,将层叠的层设置于图22所示的结构上的剖面图。
图24是根据本发明实施例1中,设置盲孔于图23所示的结构中的剖面图。
图25是根据本发明实施例1中,设置导线于图24所示的结构上,以完成半导体装置的剖面图。
图26是根据本发明实施例2的散热座的剖面图。
图27是根据本发明实施例2中,将黏着剂分散于如图26所示的散热座中的剖面图。
图28是根据本发明实施例2中,将图8所示的芯片-中介层组件贴附于图27所示的散热座上的剖视图。
图29是根据本发明实施例2中,将另一黏着剂设置于图28所示的结构上的剖视图。
图30是根据本发明实施例2中,将图29所示的结构中剩余的黏着剂移除的剖面图。
图31是根据本发明实施例2中,将层叠的层设置于图30所示的结构上的剖面图。
图32是根据本发明实施例2中,设置盲孔于图31所示的结构中的剖面图。
图33是根据本发明实施例2中,设置导线于图32所示的结构上,以完成半导体装置的剖面图。
图34是根据本发明实施例3中一层叠基板的剖面图。
图35是根据本发明实施例3中,于图34所示的结构形成配置导件的剖面图。
图36是根据本发明实施例3中一具有开口的层叠基板的剖面图。
图37是根据本发明实施例3中,于图36所示的结构形成配置导件的剖面图。
图38是根据本发明实施例3中,设置一凹穴于图35所示的层叠结构以完成散热座的剖面图。
图39是根据本发明实施例3中,将芯片-中介层组件贴附于图38所示的散热座上的剖面图。
图40是根据本发明实施例3中,设置一层叠的层于图39所示的结构上的剖面图。
图41是根据本发明实施例3中,设置盲孔于图40所示的结构中的剖面图。
图42是根据本发明实施例3中,设置导线于图41所示的结构上以完成半导体装置的剖面图。
图43是根据本发明实施例4中,具有配置导件于金属板上的结构剖面图。
图44是根据本发明实施例4中,设置基底层于图43所示的金属板上以完成散热座的剖面图。
图45是根据本发明实施例4中,将芯片-中介层组件贴附于图44所示的散热座上的剖面图。
图46是根据本发明实施例4中,设置层叠的层于图45所示的结构上的剖面图。
图47是根据本发明实施例4中,设置盲孔于图46所示的结构中的剖面图。
图48是根据本发明实施例4中,设置导线于图47所示的结构上以完成半导体装置的剖面图。
具体实施方式
在下文中,将提供实施例以详细说明本发明的实施态样。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是,所述随附附图为简化的附图,附图中所示的组件数量、形状、以及尺寸可根据实际条件而进行修改,且组件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用,且不背离本发明所定义的精神与范畴的条件下,可进行各种变化以及调整。
实施例1
图1-25是本发明一较佳实施例的一半导体装置的制备方法示意图,其中,该半导体装置是包括芯片、散热座、以及包括无机中介层以及树脂增层电路的复合基板。
如图25所示,该半导体装置110是包括一无机中介层11’、芯片13、一散热座20、以及一树脂增层电路30。该无机中介层11’以及该芯片13是使用第一黏着剂191以及第二黏着剂193贴附于该散热座20上,其中该芯片13是嵌埋于该散热座20的凹穴211中。该增层电路30是由下方覆盖该无机中介层11’以及该散热座20,且通过第一导电盲孔317而电性连接至该无机中介层11’的第二接触垫114。
图1、3、4、6、及8是根据本发明一实施态样中,制备一芯片-中介层组件的剖面示意图,以及图2、5、7、及9是分别为图1、4、6、及8的上视图。
图1及2是分别为一中介层面板11的剖面图及俯视图,其是包括一第一表面111、一第二表面113,其是相反于该第一表面111、第一接触垫112,是于该第一表面111上、第二接触垫114,是于该第二表面113上、以及贯穿孔116,其是电性连接该第一接触垫112以及该第二接触垫114。该中介层面板11是由高弹力系数的无机材料所构成,例如硅、玻璃、陶瓷、或石墨,且包括一图案化的线路,是由该第一接触垫112的细微间距扇出至该第二接触垫114的粗间距。
图3是设置有凸块15的芯片13的剖面示意图。该芯片13包括一主动面131、一非主动面133,其是相反于该主动面131、以及一I/O接垫132于该主动面131上。该凸块15是设置于该芯片13的该I/O接垫132上,且可为锡球、金柱、或铜柱。
图4及5是分别为一面板规模组体的剖面图以及上视图,其中芯片13是电性连接至该中介层面板11上。可使用凸块15并通过热压缩法、回流焊接、或热超声波接合法,将芯片13电性连接至该中介层面板11的第一接触垫112。或者,该凸块15可先行沉积至该中介层面板11的该第一接触垫112上,且接着通过该凸块15将芯片13电性连接至该中介层面板11上。此外,可进一步提供填充胶16以填充该中介层面板11以及该芯片13之间的缝隙。
图6及7是分别为将该面板规模组体切割为独立单块的剖面图以及上视图。该面板规模组体是沿着切割线L以切割成单一的该芯片-中介层组件10。
图8及9是分别为该单一的芯片-中介层组件10的剖面图以及上视图。在此附图中,该芯片-中介层组件10是包括两个芯片13,其是电性连接至经切割的中介层11’上。中介层11’的第二接触垫114的尺寸以及接垫间距,是设置为大于该芯片I/O接垫132的尺寸以及接垫间距,该中介层11’可提供一该芯片13第一层级的扇出路由,以确保下一层级的增层电路连接有高产率。此外,该中介层11’于连接至下一层级的结构之前,亦先行提供了相邻芯片13之间的电性连接。
图10及11是分别为具有一凹穴211的散热座20的剖面图以及底视图。该散热座20可通过于一金属板21中形成一凹穴211而制备,该金属板21的厚度可为0.1mm至10mm,且可包括铜、铝、不锈钢、或其合金。在此实施例中,该金属板21是一厚度为2mm的铜层。每一凹穴211可具有不同的尺寸以及凹穴深度。该凹穴深度的范围可为0.05mm至1.0mm。在此附图中,该凹穴211是0.26mm(以容纳具有0.05mm凸块的0.2mm的芯片)。
图12及13是分别为第一黏着剂191分散于凹穴211中的散热座20的剖面图以及底视图。该第一黏着剂191通常为一热传导黏着剂,且分散于该凹穴211的底部。
图14及15是使用该第一黏着剂191将该芯片-中介层组件10贴附于该散热座20上的结构剖面图以及底视图。该芯片13是插入该凹穴211中,且该中介层11’是超过该凹穴211并与该散热座20的外围边缘保持距离。
图16及17是分别为以第二黏着剂193填充该中介层11’以及该散热座20之间的空隙,并延伸进入该凹穴211中的结构剖面图以及底视图。该第二黏着剂193通常为一电绝缘性填充物,且分散进入该中介层11’以及该散热座20之间的空隙,以及于该凹穴211中剩余的空间。因此,该第一黏着剂191是提供了该芯片13以及该散热座20之间的机械性连结以及热连接,以及,该第二黏着剂193是提供该芯片13与该散热座20之间、以及该中介层11’与该散热座20之间的机械性连结。
图18及19是移除自该中介层11’以及该散热座20之间流出的多余黏着剂的结构剖面图以及底视图。或者,可省略移除多余黏着剂的步骤,且其多余的黏着剂是成为后续该增层电路的一部分。
图20是从向下方向层叠/涂布一平衡层311、一第一绝缘层312、以及一第一金属层31于该中介层11’以及该散热座20上的结构剖面图。该平衡层311是从向下方向接触该散热座20,且由该散热座20朝向下方向延伸,并侧向覆盖、围绕、且同型披覆于该中介层11’的侧壁,以及自该中介层11’侧向延伸至该结构的外围边缘。该第一绝缘层312是于向下方向接触且覆盖该中介层11’的该第二表面113以及该平衡层311,且由该中介层11’的该第二表面113以及该平衡层311侧向延伸。该第一金属层31是由下方接触且覆盖该第一绝缘层312。在此附图中,该平衡层311具有0.2mm的厚度,其是接近该中介层11’的厚度;以及,该第一绝缘层312通常具有50微米的厚度。该平衡层311以及该第一绝缘层312可由环氧树脂、玻璃-环氧树脂、聚酰亚胺等所构成。于本实施例中,该第一金属层是一厚度为25微米的铜层。
图21是具有第一盲孔313的结构剖面示意图。该第一盲孔313是延伸穿过该第一金属层31以及该第一绝缘层312,且对齐于该中介层11’的该第二接触垫114。该第一盲孔313可通过各种技术形成,其包括激光钻孔、等离子体蚀刻及光刻技术,且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能,或者,可使用金属光罩以及扫描式激光束。举例来说,可先蚀刻铜板以制造一金属窗口后再照射激光。
参照图22,第一导线315是形成于该第一绝缘层312上,其是通过沉积一第一被覆层31’于该第一金属层31上以及沉积进入该第一盲孔313中,接着图案化该第一金属层31以及其上的该第一被覆层31’。或者,于前述的工艺中,当未将第一金属层31层叠于该第一绝缘层312上时,可直接金属化该第一绝缘层312以形成该第一导线315。该第一导线315是由该第一绝缘层312朝向下方向延伸,于该第一绝缘层312上侧向延伸,并于向上方向延伸进入该第一盲孔313以形成第一导电盲孔317,该第一导电盲孔317是直接接触该中介层11’的该第二接触垫114。因此,该第一导线315可提供X或Y方向两者的水平信号路由,以及通过该第一盲孔313提供垂直信号路由,并作为该中介层11’的电性连接。
第一被覆层31’可利用各种技术以沉积单层或多层结构,其方法包括电镀、无电电镀、蒸镀、溅镀及其组合。举例来说,首先将该结构浸入活化剂溶液中,使第一绝缘层312与无电镀铜产生触媒反应,接着以无电电镀方式被覆一薄铜层作为晶种层,然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者,于晶种层上沉积电镀铜层前,该品种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度,即可使用各种技术图案化被覆层,以形成第一导线315,其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与定义出第一导线315的蚀刻光罩(图未示)的组合。
为了便于说明,第一金属层31及其上的第一被覆层31’是以单一层表示,由于铜为同质被覆,金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉,然而第一被覆层31’及第一绝缘层312之间的界线则清楚可见。
图23是将一第二绝缘层322以及一第二金属层32层压/涂布于该第一绝缘层312以及该第一导线315上的结构剖面示意图。该第二绝缘层322是介于该第一绝缘层312/该第一导线315与该第二金属层32之间,且可由环氧树脂、玻璃-环氧树脂、聚酰亚胺等所构成,且通常具有50微米的厚度。于本实施例中,该第二金属层32是一厚度为25微米的铜层。较佳地,该第一绝缘层312以及该第二绝缘层322是由相同的材料所构成。
图24是具有第二盲孔323以显露该第一导线315的选定部位的结构剖面示意图。该第二盲孔323是延伸穿过该第二金属层32以及该第二绝缘层322。如同该第一盲孔313,该第二盲孔323可通过各种技术形成,其包括激光钻孔、等离子体蚀刻及光刻技术,且通常具有50微米的直径。较佳地,该第一盲孔313以及该第二盲孔323具有相同的尺寸。
参照图25,通过沉积一第二被覆层32’于该第二金属层32上以及沉积进入该第二盲孔323,接着图案化该第二金属层32以及形成于其上的该第二被覆层32’,将第二导线325形成于该第二绝缘层322上。或者,当于先前工艺中未将第二金属层32层叠于该第二绝缘层322上时,可直接金属化该第二绝缘层322以形成该第二导线325。该第二导线325是自该第二绝缘层322朝向下方向延伸,于该第二绝缘层322上侧向延伸,且于向上方向延伸进入该第二盲孔323以形成与该第一导线315电性接触的第二导电盲孔327。较佳地,该第一导线315以及该第二导线325是由相同的材料而构成且具有相同的厚度。
因此,如图25所示,所完成的半导体装置110是包括一无机中介层11’、芯片13、一散热座20、以及一树脂增层电路30。在此附图中,该增层电路30是包括一平衡层311、一第一绝缘层312、第一导线315、一第二绝缘层322、以及第二导线325。该芯片13是通过外延工艺而电性连接至一预制的中介层11’上,以制备一芯片-中介层组件10。使用第一及第二黏着剂191、193将该芯片-中介层组件10贴附于该散热座20上,其中该芯片13是坐落于该凹穴211中,且该中介层11’是侧向延伸超过该凹穴211。该第一黏着剂191是提供该芯片13与该散热座20之间的机械性连接以及热传导,且该第二黏着剂193是提供该芯片与该散热座20之间、以及该中介层11’以及该散热座20之间的机械性连接。该增层电路30是电性连接至该中介层11’,其是通过该第一导电盲孔317与该中介层11’的该第二接触垫114直接接触,且其间不具有焊料。因此,该芯片13的互连路由(routing interconnection)是由包含该无机中介层11’以及该树脂增层电路30的复合基板所提供,且该芯片13以及该复合基板的该无机中介层11’之间的热膨胀系数匹配接口,可改善其装置的可靠性。
实施例2
图26-33是根据本发明的另一实施态样中,制备具有设置于该凹穴上的配置导件,以作为中介层的配置导件,以及与该散热座接触的额外的导电盲孔的另一半导体装置的制备方法剖面示意图。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图26是一具有围绕于该凹穴211的开口的配置导件213的散热座20的剖面图。该配置导件213可通过移除该金属板21的选定部分或通过图案化沉积一金属或塑料材料于该金属板21上而形成。通常可通过被覆、蚀刻、或机械性钻孔以形成该配置导件213。因此,该配置导件213是自相邻于该凹穴开口的该散热座20的该平坦表面212朝向下方向延伸,且其厚度可为5至200微米。在此实施例中,厚度为50微米的该配置导件213是侧向延伸至该散热座20的外围边缘,且其内围边缘是与于后续设置的中介层的四个侧面相符。
图27是一第一黏着剂191分散于其凹穴211中的散热座20剖面图。该第一黏着剂191通常为一热传导黏着剂,且分散于该凹穴211底部。
图28是使用该第一黏着剂191将该芯片-中介层组件10贴附于该散热座20上的剖面示意图。该中介层11’以及该芯片13是贴附于该散热座20上,该芯片13是插入该凹穴211中,且该配置导件213是侧向对齐且靠近该中介层11’的外围边缘。该配置导件213是提供了该中介层准确的配置位置。该配置导件213是于向下方向延伸超过该中介层11’的该第一表面111,且位于该中介层11’上方,并于侧向方向侧向对齐该中介层11’的四个侧表面。当该配置导件213是于侧向方向靠近于该中介层11’的四个侧表面,且与该中介层11’的四个侧表面相符合时,防止因黏着剂固化而导致的该芯片-中介层组件10的任何不必要位移。较佳地,该中介层11’与该配置导件213之间的间隙为约5至50微米。该中介层11’的贴附亦可不使用配置导件213。虽然因该凹穴的尺寸及深度难以控制,无法精确地提供该芯片-中介层组件10的配置位置,然由于该中介层11’的大接触垫尺寸及大间距,故不至于使后续于该中介层11’上形成增层电路的工艺中导致微孔连接错误。
图29是该第二黏着剂193填充于该中介层11’以及散热座20之间空隙,且更延伸进入该凹穴211的结构剖面图。该第二黏着剂193是通常是一电性绝缘的填充胶,且分散至该中介层11’与该散热座20间的间隙,以及该凹穴211中的剩余空间。
图30是移除溢流至该配置导件213上的多余黏着剂的剖面图。或者,可省略移除多余黏着剂的步骤,所述多余的黏着剂是成为后续设置的该增层电路的一部分。
图31是一平衡层311、一第一绝缘层312、以及一第一金属层31层叠/涂布于该中介层11’以及该散热座20上的结构剖面图。该平衡层311接触该散热座20,且自该散热座20朝向下方向延伸,并侧向覆盖及同型披覆于该中介层11’的侧壁,更自该中介层11’侧向延伸至该结构的外围边缘。该第一绝缘层312接触并提供该第一金属层31与该中介层11’之间、以及该第一金属层31与该平衡层311之间的机械性连接。
图32是具有第一盲孔313、314的结构剖面图。该第一盲孔313是延伸穿过该第一金属层31以及该第一绝缘层312,并对齐于该中介层11’的该第二接触垫114。此外,额外的第一盲孔314是延伸穿过该第一金属层31、该第一绝缘层312、以及该平衡层311,且对齐于该散热座20的选定部分。
参照图33,第一导线315是形成于该第一绝缘层312上,其是通过沉积一第一被覆层31’于该第一金属层31上以及沉积进入该第一盲孔313、314中,接着图案化该第一金属层31以及其上的该第一被覆层31’而制备。该第一导线315是自该第一绝缘层312朝向下方向延伸,于该第一绝缘层312上侧向延伸,且于向上方向延伸进入该第一盲孔313、314中以形成该第一导电盲孔317、318,该第一导电盲孔317、318是直接接触该中介层11’的该第二接触垫114以及该散热座20的选定部分。因此,该第一导线315可提供该中介层11’的信号路由以及该散热座20的接地连接。
据此,如图33所示,所完成的半导体装置120是包括依无机中介层11’、芯片13、散热座20、以及树脂增层电路30。在此附图中,该增层电路30包括一平衡层311、一第一绝缘层312、以及第一导线315。该芯片13是通过外延工艺而电性连接至一预制的中介层11’上,以制备一芯片-中介层组件10。使用第一及第二黏着剂191、193将该芯片-中介层组件10贴附于该散热座20上,其中该芯片13是坐落于该凹穴211中,且该中介层11’是侧向延伸超过该凹穴211。该第一黏着剂191是提供该芯片13与该散热座20之间的机械性连接以及热传导,且该第二黏着剂193是提供该芯片13与该散热座20之间、以及该中介层11’以及该散热座20之间的机械性连接。该散热座20的配置导件213是于向下方向延伸超过该中介层11’的该第一表面111,且靠近该中介层11’的外围边缘以提供该中介层11’精确的设置位置。该增层电路30是通过该第一导电盲孔317、318电性连接至该中介层11’与该散热座20,该第一导电盲孔317、318与该中介层11’的该第二接触垫114以及该散热座20的选定部位直接接触。
实施例3
图34-42是根据本发明的又一实施态样中,制备具有层叠基板作为散热座的又一半导体装置的制备方法剖面示意图。
为了简要说明的目的,于上述实施例中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图34及35是根据本发明,于一层叠基板的介电层上形成一配置导件的剖面示意图。
图34是包括一金属板21、一介电层23、以及一金属层25的层叠基板的剖面图。该介电层23是设置于该金属板21以及该金属层25之间。该介电层23通常是由环氧树脂、玻璃环氧树脂、聚酰亚胺等而制备,且具有50微米的厚度。该金属层25通常为铜,但亦可使用铜合金或其他材料(如铝、不锈钢、或其合金)。该金属层25的厚度可为5至200微米。在此实施例中,该金属层25是一厚度为50微米的铜板。
图35是该配置导件253形成于该介电层23上的结构剖面图。该配置导件253可通过光刻法或湿式蚀刻移除该金属层25的选定部位而形成。于此实施例中,该配置导件253包括一矩形阵列的多个金属凸柱,是与后续设置的中介层的四个侧表面相符合。然而,该配置导件的图形并不受限于此,且可为各种图形,以避免后续设置的中介层不必要的位移。举例而言,该配置导件253可包括一连续或不连续的条板,且与后续设置的中介层的四个侧面、两个对角相符合。
图36及37是另一种于一层叠基板的介电层上形成一配置导件的方法剖面示意图。
图36是具有一组开口251的层叠基板剖面图。如上所述,该层叠基板包括一金属板21、一介电层23、以及一金属层25,且该开口251是通过移除该金属层25的选定部分而形成。
图37是将配置导件253形成于该介电层23上的剖面图。该配置导件253可通过分散或印刷一光敏性塑料(如环氧、聚酰亚胺)于或非光敏性材料于该开口251之中,接着移除整体金属层25所形成。在此,该配置导件253包括多个树脂凸柱并具有一图形,以避免后续设置的中介层不必要的位移。
图38是具有一凹穴211的该散热座20。该凹穴211是延伸穿过该介电层23且更延伸进入该金属板21。
图39是使用一黏着剂194将一芯片-中介层组件10贴附于该散热座20上的剖面示意图。于此图中,除了其是以单一芯片13外延装设于该中介层11’上以外,该芯片-中介层组件10是与图5所示相似。该芯片13是位于该凹穴211中,且该中介层11’是位于该凹穴之上,且其第一表面111是贴附于该介电层23上。该芯片13是通过分散该黏着剂194于该凹穴211的底部,接着插入该芯片-中介层组件10的芯片13于该凹穴211中,以装设于该散热座20上。该黏着剂194(通常为热传导黏着剂,而非电性绝缘黏着剂)是于该凹穴211中,且经该芯片13压缩,朝上流至该芯片13以及该凹穴211侧壁间的间隙,且溢流至该介电层23的平坦表面上。因此,该黏着剂194是围绕该嵌埋的该芯片13,且挤出的部分亦作为贴附该中介层11’的黏着剂。该配置导件253是自该介电层23延伸,且于向上方向延伸超过该中介层11’的该第一表面111,且靠近该中介层11’的外围边缘,以提供该中介层11’精确的配置位置。
图40是平衡层311、第一绝缘层312、以及第一金属层31层叠/涂布于该中介层11’及该散热座20上的结构剖面图。该平衡层311是接触且覆盖该散热座20的介电层23以及该中介层11’侧壁。该第一绝缘层312接触且提供该第一金属层31与该中介层11’之间、以及该第一金属层31与该平衡层311之间的机械性连接。
图41是提供具有第一盲孔313的结构剖面图。该第一盲孔313是延伸穿过该第一金属层31以及该第一绝缘层312,且对齐该中介层11’的第二接触垫114。
参照图42,该第一导线315是形成于该第一绝缘层312上,其是通过沉积一第一被覆层31’于该第一金属层31上以及沉积进入该第一盲孔313中,接着图案化该第一金属层31以及其上的该第一被覆层31’而制备。该第一导线315是自该第一绝缘层312朝向上方向延伸,于该第一绝缘层312上侧向延伸,且于向下方向延伸进入该第一盲孔313中以形成该第一导电盲孔317,该第一导电盲孔317是直接接触该中介层11’的该第二接触垫114。因此,该第一导线315可提供该中介层11’的信号路由。
据此,如图42所示,所完成的半导体装置130是包括一无机中介层11’、一芯片13、一散热座20、以及一树脂增层电路30。该芯片13是通过外延工艺而电性连接至一预制的中介层11’上,以制备一芯片-中介层组件10。该散热座20包括一凹穴211,该凹穴211是延伸穿过该介电层23,且延伸进入该金属板21。该芯片-中介层组件10是使用黏着剂194而贴附于该散热座20上,其中该芯片13是坐落于该凹穴211中,且该中介层11’是侧向延伸超过该凹穴211。该黏着剂194是围绕该嵌埋的芯片13,且其挤出的部分是接触且介于该中介层11’的该第一表面与该介电层23之间,以作为贴覆中介层11’的黏着剂。该散热座20的配置导件253是自该介电层23朝向上方向延伸,且延伸超过该中介层11’的该第一表面111,且靠近该中介层11’的外围边缘,以提供该中介层精确的设置位置。该增层电路30是通过与该中介层11’的该第二接触垫114直接接触的该第一导电盲孔317而电性连接至该中介层11’。
实施例4
图4348是根据本发明的另一实施态样中,制备于散热座的凹穴中具有一配置导件的半导体装置的方法示意图。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图43是于金属板21上形成配置导件213的结构剖面图。于本实施例中,该金属板21是厚度为1mm的铜层。该配置导件213可通过移除该金属板21的选定部分或通过图案化沉积一金属或塑料材料于该金属板21上而形成。在此实施例中,该配置导件213是包括一矩形阵列的多个金属凸柱,是与后续设置的中介层的四个侧表面相符合。然而,该配置导件的图形并不受限于此,且可为各种图形,以避免后续设置的中介层不必要的位移。
图44是包括该配置导件213插入该基底层22的一通孔221的散热座20的剖面图。该基底层22是层压于该金属板21上,其中该配置导件213是对齐且插入该基底层22的通孔221。该基底层22可由环氧、双马来酰亚胺-三嗪(BT)、聚酰亚胺等树脂,或树脂/玻璃复合物所构成。在此附图中,该基底层22的厚度为0.21mm,以符合0.15mm的芯片以及0.05mm的凸块。因此,一凹穴211可由于该金属板21上的该基底层22的该通孔221而定义,且该配置导件213是位于该凹穴211的底部。
图45是使用黏着剂194将一芯片-中介层组件10贴附于该散热座20上的结构剖面图。该中介层11’以及该芯片13是贴附于该散热座20上,且该芯片13是插入该凹穴211中,且该配导件213是侧向对齐该芯片13的外围边缘。该黏着剂194是围绕嵌埋的该芯片13,且其挤出的部分是接触且介于该中介层11’及该基底层22之间。该配置导件213是自该凹穴211的底部朝向上方向延伸,且延伸超过该芯片13的非主动面133,并靠近该芯片13的外围边缘,以提供该芯片-中介层组件10精确的设置位置。
图46是平衡层311、第一绝缘层312以及第一金属层31层叠/涂布于该中介层11’以及该散热座20上的结构剖面图。该平衡层311接触且覆盖该散热座20的该基底层22以及该中介层11’的侧壁。该第一绝缘层312接触且提供该第一金属层31与该中介层11’之间、以及该第一金属层31与该平衡层311之间的机械性连接。
图47是提供一第一盲孔313的结构剖面图。该第一盲孔313是延伸穿过该第一金属层31以及该第一绝缘层312,且对齐于该中介层11’的该第二接触垫114。
参照图48,第一导线315是通过沉积一第一被覆层31’于该第一金属层31上以及沉积进入该第一盲孔313中,接着图案化该第一金属层31以及形成于其上的该第一被覆层31’,而形成于该第一绝缘层312。该第一导线315是自该第一绝缘层312朝向上方向延伸,且于该第一绝缘层312上侧向延伸,并于向下方向延伸进入该第一盲孔313以形成第一导电盲孔317,该第一导电盲孔317是与该中介层11’的该第二接触垫114直接接触。
据此,如图48所示,所完成的半导体装置140是包括一有机中介层11’、一芯片13、一散热座20、以及一树脂增层电路30。该芯片13是通过外延工艺而电性连接至一预制的中介层11’上,以制备一芯片-中介层组件10。使用一黏着剂194将该芯片-中介层组件10贴附于该散热座20上,其中该芯片13是坐落于该凹穴211中,且该配置导件213是侧向对齐并靠近该芯片13的外围边缘。该黏着剂194是接触且提供该中介层11’与该散热座20之间,以及该散热座20与该芯片13之间的机械性连接。该增层电路30是经由该第一导电盲孔317而电性连接至该中介层11’并提供其扇出的路由/内连接路径。
上述的组体仅为说明范例,本发明尚可透过其他多种实施例实现。此外,上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用。该芯片可与其他芯片共享或不共享凹穴。举例而言,单一凹穴可容纳单一芯片,而散热座可包括多个阵列排列的凹穴,以容纳多个芯片。或者,多个芯片可被设置在单一个凹穴中,因此,一芯片与其他芯片可共享或不共享中介层,例如,一芯片可电性连接至一中介层,或者,多个芯片可连接至一中介层上。举例而言,可将四个2x2矩阵小芯片附着至中介层上,且该中介层可包含额外的接触垫,以接收及分配额外的芯片垫。此外,该增层电路可包括额外的导线以容纳中介层额外的接触垫。
如上述的实施例,一独特的半导体装置可展现优异的散热性能以及可靠度,该半导体装置是包括一芯片、一散热座、一黏着剂、以及包括一无机中介层以及一增层电路的由两步骤制备的复合基板。
该芯片可为已封装或未封装芯片。此外,该半导体组件可为裸芯片或晶圆级封装芯片(wafer level packaged die)等。
该散热座可延伸置该装置的外围边缘以提供该芯片、该无机中介层、以及该增层电路的机械性支撑。于一较佳实施例中,该散热座是包括一金属板,以提供嵌埋的芯片必要的散热路径。该金属板的厚度可为0.1mm至10mm。该金属板的材料的选择应考虑到其散热特性,并可包括铜、铝、不锈钢、或其合金。该散热座可为单层或多层结构,并包括延伸进入该金属板的一凹穴,或者由位于金属板上的一基底层的通孔而定义。举例而言,该散热座可为具有定义于其中的一凹穴的金属板,以及自该凹穴开口侧向延伸的一平坦表面。或者,该散热座可为一层叠的基板,其包括一金属板以及一介电层,并具有一延伸穿过该介电层并沿伸进入该金属板的凹穴。此外,该散热座可包括一金属板以及一具有通孔的基底层,且其凹穴是由该金属板上的基底层的通孔所定义。因此,由芯片所产生的热能可经由凹穴底部的金属板所提供的热接触表面而散失。具有凹穴定义于金属板中的散热座,该凹穴的金属侧壁亦可作为凹穴金属底部以外的额外散热接触表面。
此外,该散热座可还包括一配置导件于该凹穴上或于该凹穴中以提供该中介层的设置贴附。当散热座中该配置导件是于该凹穴之上时,该配置导件是自相邻于凹穴的该散热座的平坦表面朝该第二垂直方向延伸,并延伸超过该中介层的该第一表面(为了方便描述,该中介层的该第一表面所面朝的方向是定义为第一垂直方向,而该中介层的该第二表面所面朝的方向是定义为第二垂直方向)。另一方面,当散热座中该配置导件是于该凹穴中时,该配置导件是自该凹穴底部的金属板平坦表面朝该第二垂直方向延伸,并于第二垂直方向延伸超过该外延的非主动面。因此,该配置导件是侧向对齐并靠近该中介层或该芯片的外围边缘,以提供该中介层准确的配置位置。
该配置导件可由金属、光敏性塑料材料、或非光敏性材料所构成。举例来说,该配置导件可包含铜、铝、镍、铁、锡或其合金。该配置导件亦可包括环氧树脂或聚酰亚胺或由环氧树脂或聚酰亚胺构成。此外,该配置导件可具有避免该中介层或该芯片不必要位移的形状。例如,该配置导件可包括一连续或不连续的条板或一阵列的突柱,或者,该配置导件可侧向延伸至该散热座的外围边缘,且具有与该中介层或该芯片的外围边缘相符合的内缘边缘。具体而言,该配置导件可侧向对齐该中介层或该芯片的四个侧表面,以定义一与该中介层或该芯片形状相同或相似的区域,以避免该中介层或该芯片的侧向位移。举例而言,该配置导件可沿着该中介层或该芯片的四个侧面、两个对角、或四个角落对齐,并与其相符合,且该中介层与该配置导件之间、或该芯片与该配置导件之间的间隙是较佳为约5至50微米的范围内。因此,位于该中介层或该芯片上的该配置导件可提供该芯片-中介层组件准确的配置位置。此外,该配置导件是较佳具有5至200微米的高度。
于该散热座的该凹穴中,其开口可具有较底部大的直径或尺寸,并具有一0.05mm至1.0mm的深度。举例而言,该凹穴可为平底锥形(cut-offconical)或金字塔型,自该凹穴的底部朝其开口于第二垂直方向延伸时,其半径或尺寸随的增加。或者,该凹穴可为均一直径的圆柱形。该凹穴的开口或其底部也可为圆形、正方形、或矩形。
该黏着剂可被分散至该凹穴的底部,且当插入芯片于该凹穴中时,部分的黏着剂被挤出该凹穴。据此,该黏着剂可接触并围绕于该散热座的凹穴中的该嵌埋芯片,且其被挤出的部分黏着剂可接触并介于该中介层的该第一表面以及该散热座的该平坦表面之间,该平坦表面是自该凹穴开口侧向延伸。或者,一热传导黏着剂可分散至该凹穴底部,且当插入该芯片于该凹穴中时存在于该凹穴中。一第二黏着剂(通常为电绝缘性填充物)可分散且填充于该凹穴中的剩余空间,并延伸至该中介层的该第一表面以及该散热座的平坦表面间的空间,该散热座的该平坦表面是自该凹穴开口侧向延伸。据此,该第一黏着剂提供了该芯片与该散热座之间的机械性连接以及导热连接,而该第二黏着剂是提供该中介层与该散热座之间的机械性连接。
该无机中介层是侧向延伸超过该凹穴,且可贴覆至该散热座的平坦表面,该散热座的该平坦表面是相邻该凹穴开口,且该无机中介层的第一表面面朝该散热座。该无机中介层可由硅、玻璃、陶瓷、或石墨等材料所构成,且具有50至500微米的厚度,并可包含一导线图案,由该第一接触垫的细微间距扇出至该第二接触垫的粗间距。据此,该中介层可提供该芯片的第一层级的扇出路由/内连接。此外,该无机中介层通常由高弹性模数的材料所构成,并具有与该芯片相符的线性热膨胀系数(CTE)(例如,氮化铝的热膨胀系数约为5.3×10-6K-1,硼硅玻璃的热膨胀系数约为3.3×10-6K-1),因此可大幅补偿或降低由于膨胀系数不匹配所导致芯片内的压力以及其电性内连接的断线。
该增层电路是沉积相邻于该中介层的第二表面以及该散热座,且可提供第二层级的扇出路由/内连接。此外,该增层电路可更通过额外的导电盲孔电性连接至该散热座的该金属表面,以提供接地。该增层电路包括一平衡层、一绝缘层、以及一或多个导线。该平衡层是沉积于该散热座上,且侧向覆盖该中介层的侧壁。该绝缘层是沉积于该中介层的第二表面以及该平衡层上。该导线是于该绝缘层上侧向延伸,并于该绝缘层中延伸穿过一或多个盲孔,以形成一或多个导电盲孔,其直接接触该中介层的该第二接触垫以及选择性地接触该散热座。据此,该导线可直接与该第二接触垫接触以提供该中介层的信号路由,从而,该中介层以及该增层电路之间的电性连接可不具焊料。
若有需要,该增层电路可还包括额外的绝缘层、额外的盲孔、以及额外的导线。该增层电路最外层的导线可具有一图案化阵列的端子接垫,以提供另一层级的组体或另一如半导体芯片、塑料封装结构、或另一半导体组体的电子装置的电性连接。因此,可使用如金或锡球等多种连接介质(如该增层电路的端子接垫),使得下一层级的组体或另一电子装置可电性连接至嵌埋的芯片。
于本文中,“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如,在中介层的凹穴面朝向上方向的状态下,该金属板是于向上方向覆盖该芯片,不论是否有另一组件(如:黏着剂)位于该金属板以及该芯片之间。
“对齐”一词意指组件间的相对位置,不论组件之间是否彼此保持距离或邻接,或一组件插入且延伸进入另一组件中。例如,当假想的水平线贯穿该配置导件及中介层时,配置导件是侧向对齐于该中介层,不论配置导件与中介层之间是否具有其他被假想线贯穿的组件,且不论是否具有另一贯穿中介层但不贯穿配置导件、或另一贯穿配置导件但不贯穿中介层的假想水平线。同样地,第一盲孔是对齐该中介层的该第二接触垫。
“靠近”一词意指组件间的间隙的宽度不超过最大可接受范围。如本领域已知通识,当配置导件以及中介层间的间隙不够窄时,由于中介层于间隙中的横向位移而导致中介层的位置误差可能会超过可接受的最大误差限制,一旦中介层的位置误差超过最大极限时,则不可能使用激光束对准接触垫,而导致中介层以及增层电路间的电性连接错误。因此,根据中介层的尺寸大小,于本领域的技术人员可经由试误法以确认中介层与配置导件间的间隙的最大可接受范围,从而确保接触垫对准中介层的预定位置。由此,“配置导件靠近中介层的外围边缘”、及“配置导件靠近芯片的外围边缘”的用语是指中介层的外围边缘与配置导件间、或与芯片的间隙是窄到足以防止中介层的位置误差超过可接受的最大误差限制。
“设置”、“层叠”、“附着”、及“贴附”一语包含接触与非接触单一或多个支撑组件。例如,中介层是设置于散热座上,不论中介层是实际接触散热座、或与散热座以一黏着剂相隔。
“电性连接”一词意指直接或间接电性连接。例如,第一导线提供了端子接垫和中介层的第二接垫间的电性连接,其不论第一导线是否邻接端子接垫、或经由额外的导线电性连接至第二导线。
“第一垂直方向”及“第二垂直方向”并非取决于装置的定向,凡熟悉此项技艺的人士即可轻易了解其实际所指的方向。例如,该中介层的第一表面是面朝第一垂直方向,且中介层的第二表面是面朝第二垂直方向,此与装置是否倒置无关。同样地,定位件是于一侧向平面「侧向」对准散热座,此与线路板是否倒置、旋转或倾斜无关。因此,该第一及第二垂直方向是彼此相反且垂直于侧面方向,且侧向对准的组件是在垂直于第一与第二垂直方向的侧向平面相交。再者,当中介层的第二表面是面朝向上方向时,第一垂直方向为向下方向,且第二垂直方向为向上方向;当中介层的第二表面是面朝向下方向时,第一垂直方向为向上方向,第二垂直方向为向下方向。
本发明的半导体装置具有多项优点。举例而言,通过如热压或回流焊接等已知的外延接合方法将芯片电性连接至中介层上,可避免已知方法中使用黏着载体作为暂时性的接合时,固有的配置位置准确度的问题。该中介层一般是由高弹性模数的无机材料所构成,以提供嵌埋芯片的第一层级的扇出路由/内连接,而树脂增层电路是提供第二层级的扇出路由/内连接。当增层电路是形成于具有大尺寸以及间距空间的中介层上时,相较于一般将增层电路形成于芯片的I/O垫上,且不具有扇出路由的形式时,其产路可大幅的提升。该配置导件可提供中介层精确的配置位置,因此,用于容纳嵌埋的芯片的凹穴的形状以及深度不须精确的被控制。散热座可提供嵌埋芯片的散热、电磁屏蔽、以及防潮,并提供芯片、中介层、以及增层电路的机械性的支撑。中介层以及增层电路之间为直接电性连接,而不具焊料,是有利于高I/O值以及高性能的应用。由此方法所制备的装置可靠度高、价格平实且极适合量产。
本案的制作方法具有高度适用性,且是以独特、进步的方式结合运用各种成熟的电性连结及机械性连结技术。此外,本案的制作方法不需昂贵工具即可实施。因此,相较于传统封装技术,此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是为例示之用,其中所述实施例可能会简化或省略本技术领域已熟知的组件或步骤,以免模糊本发明的特点。同样地,为使附图清晰,附图亦可能省略重复或非必要的组件及组件符号。

Claims (9)

1.一种半导体装置的制备方法,其步骤包括:
提供一芯片;
提供一无机中介层,该无机中介层包括多个贯穿孔、一第一表面、一第二表面,其相反于该第一表面、多个第一接触垫,其于该第一表面上、以及多个第二接触垫,其于该第二表面上,其中,所述贯穿孔电性连接所述第一接触垫以及所述第二接触垫;
通过多个凸块将该芯片电性连接至该无机中介层的所述第一接触垫上,以提供一芯片-中介层组件;
提供一散热座,该散热座具有一凹穴;
使用一黏着剂将该芯片-中介层组件贴附于该散热座上,且该芯片插入该凹穴中,该无机中介层侧向延伸超过该凹穴;接着
形成一增层电路于该散热座以及该无机中介层的该第二表面上,其中,该增层电路通过该增层电路的多个导电盲孔以电性连接至该无机中介层的所述第二接触垫。
2.如权利要求1所述的半导体装置的制备方法,其中,将该芯片电性连接至该中介层的所述第一接触垫上的步骤于一面板规模上进行,并将该芯片-中介层组件贴附于该散热座的步骤前执行单一化步骤,以分离多个单一芯片-中介层组件。
3.如权利要求1所述的半导体装置的制备方法,其中,该散热座还包括一于该凹穴上的配置导件,且该芯片-中介层组件贴附于该散热座,该配置导件侧向对齐该无机中介层的外围边缘且靠近该无机中介层的外围边缘。
4.如权利要求3所述的半导体装置的制备方法,其中,提供该散热座的步骤包括:
提供一金属板;
形成该凹穴于该金属板中;以及
通过移除该金属板的一选定部分、或通过图案化沉积一金属或一塑料材料于该金属板上,形成该配置导件于围绕该凹穴的一开口。
5.如权利要求3所述的半导体装置的制备方法,其中,提供该散热座的步骤包括:
提供一层叠基板,其包括一介电层以及一金属板;
通过移除于该介电层上的一金属板的一选定部分、或者通过图案化沉积一金属或一塑料材料于该介电层上,以形成该配置导件于该介电层上;以及
形成该凹穴,该凹穴延伸穿过该介电层,且选择性地延伸进入该金属板。
6.如权利要求1所述的半导体装置的制备方法,其中,该散热座还包括一于该凹穴中的配置导件,且该芯片-中介层组件是贴附于该散热座上,该配置导件侧向对齐该芯片的外围边缘并靠近该芯片的外围边缘。
7.如权利要求6所述的半导体装置的制备方法,其中,提供该散热座的步骤包括:
提供一金属板;
通过移除该金属板的一选定部分、或通过图案化沉积一金属或一塑料材料于该金属板上,以形成该配置导件于该金属板的一表面;以及
提供一基底层于该金属板上,且该配置导件位于该基底层的一通孔中。
8.如权利要求1所述的半导体装置的制备方法,其中,形成该增层电路的步骤包括:通过该增层电路的额外的导电盲孔以电性连接该散热座至该增层电路。
9.一种半导体装置,其包括以下步骤的方法而制备:
提供一芯片;
提供一无机中介层,该无机中介层是包括多个贯穿孔、一第一表面、一第二表面,其相反于该第一表面、多个第一接触垫,其于该第一表面上、以及多个第二接触垫,其于该第二表面上,其中,所述贯穿孔电性连接所述第一接触垫以及所述第二接触垫;
通过多个凸块将该芯片电性连接至该无机中介层的所述第一接触垫上,以提供一芯片-中介层组件;
提供一散热座,该散热座具有一凹穴;
使用一黏着剂将该芯片-中介层组件贴附于该散热座上,且该芯片插入该凹穴中,该无机中介层侧向延伸超过该凹穴;接着
形成一增层电路于该散热座以及该无机中介层的该第二表面上,其中,该增层电路是通过该增层电路的多个导电盲孔以电性连接至该无机中介层的所述第二接触垫。
CN201410568376.2A 2013-10-25 2014-10-23 半导体装置以及其制备方法 Pending CN104701187A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361895506P 2013-10-25 2013-10-25
US61/895,506 2013-10-25
US14/449,201 2014-08-01
US14/449,201 US20150115433A1 (en) 2013-10-25 2014-08-01 Semiconducor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN104701187A true CN104701187A (zh) 2015-06-10

Family

ID=53348176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410568376.2A Pending CN104701187A (zh) 2013-10-25 2014-10-23 半导体装置以及其制备方法

Country Status (2)

Country Link
CN (1) CN104701187A (zh)
TW (1) TW201517224A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210275A (zh) * 2015-02-18 2017-09-26 高通股份有限公司 用于热耗散的系统、装置和方法
CN107230640A (zh) * 2016-03-24 2017-10-03 钰桥半导体股份有限公司 具散热座及双增层电路的散热增益型半导体组件及其制法
CN108109974A (zh) * 2016-11-25 2018-06-01 钰桥半导体股份有限公司 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN109698170A (zh) * 2017-10-24 2019-04-30 长鑫存储技术有限公司 一种半导体封装结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121768B2 (en) * 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI904695B (zh) * 2024-05-28 2025-11-11 矽品精密工業股份有限公司 電子封裝件及其製法與中介板結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A2 (en) * 1982-11-27 1984-06-13 Prutec Limited Interconnection of integrated circuits
US20020074641A1 (en) * 2000-12-15 2002-06-20 Steven Towle Microelectronic package having a bumpless laminated interconnection layer
US6559536B1 (en) * 1999-12-13 2003-05-06 Fujitsu Limited Semiconductor device having a heat spreading plate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A2 (en) * 1982-11-27 1984-06-13 Prutec Limited Interconnection of integrated circuits
US6559536B1 (en) * 1999-12-13 2003-05-06 Fujitsu Limited Semiconductor device having a heat spreading plate
US20020074641A1 (en) * 2000-12-15 2002-06-20 Steven Towle Microelectronic package having a bumpless laminated interconnection layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210275A (zh) * 2015-02-18 2017-09-26 高通股份有限公司 用于热耗散的系统、装置和方法
CN107230640A (zh) * 2016-03-24 2017-10-03 钰桥半导体股份有限公司 具散热座及双增层电路的散热增益型半导体组件及其制法
CN108109974A (zh) * 2016-11-25 2018-06-01 钰桥半导体股份有限公司 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN108109974B (zh) * 2016-11-25 2019-09-24 钰桥半导体股份有限公司 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN109698170A (zh) * 2017-10-24 2019-04-30 长鑫存储技术有限公司 一种半导体封装结构及其制造方法

Also Published As

Publication number Publication date
TW201517224A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN104576409B (zh) 中介层上设有面对面芯片的半导体元件及其制作方法
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
CN104810320B (zh) 半导体组件及其制作方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
CN103594444B (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN104701187A (zh) 半导体装置以及其制备方法
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN104349593A (zh) 具有散热垫及电性突柱的散热增益型线路板
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN108235559A (zh) 具有隔离件及桥接件的线路板及其制法
TW202544934A (zh) 半導體裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150610